JPH0457514A - Electromagnetic wave suppression type integrated circuit - Google Patents

Electromagnetic wave suppression type integrated circuit

Info

Publication number
JPH0457514A
JPH0457514A JP2168935A JP16893590A JPH0457514A JP H0457514 A JPH0457514 A JP H0457514A JP 2168935 A JP2168935 A JP 2168935A JP 16893590 A JP16893590 A JP 16893590A JP H0457514 A JPH0457514 A JP H0457514A
Authority
JP
Japan
Prior art keywords
output
electromagnetic wave
circuit
inverter
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2168935A
Other languages
Japanese (ja)
Inventor
Kazunori Nagasaki
長崎 和徳
Masahiro Nomura
昌弘 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2168935A priority Critical patent/JPH0457514A/en
Publication of JPH0457514A publication Critical patent/JPH0457514A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To suppress an electromagnetic wave radiating externally from the inside of the circuit and to reduce noise due to electromagnetic wave interference by connecting 1st and 2nd output means in parallel and using an output control means so as to control the output state of the 2nd output means. CONSTITUTION:When an output control means 10 activates the output state of a 2nd output means 12, an output signal OUT fed from an internal circuit is outputted to an output terminal via 1st and 2nd output means 11,12. On the other hand, after the output signal OUT is made stable, the output control means 10 inactivates the output state of the 2nd output means 12 and an output signal fed from the internal circuit is outputted to the output terminal 7 via the 1st output means 11. Thus, an electromagnetic wave radiating from the output terminal 7 is minimized and noise due to electromagnetic wave interference is reduced.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は外部に放射される電磁波干渉ノイズを抑制し、
同一システム上に種々の集積回路を組み込む場合に好適
の電磁波抑制型集積回路に関する。
[Detailed Description of the Invention] [Industrial Application Fields] The present invention suppresses electromagnetic interference noise radiated to the outside,
The present invention relates to an electromagnetic wave suppressing integrated circuit suitable for incorporating various integrated circuits into the same system.

[従来の技術] 近年、各種システムの大型化に伴って種々の集積回路が
同一システム上に組み込まれており、今後もこの傾向は
更に進むものと予想される。
[Prior Art] In recent years, as various systems have become larger, various integrated circuits have been incorporated into the same system, and this trend is expected to further advance in the future.

第3図は従来の集積回路の一例として発振回路を示す回
路図である。
FIG. 3 is a circuit diagram showing an oscillation circuit as an example of a conventional integrated circuit.

この第3図に示すように、入力端子1から入力される入
力信号XTAL 1は、抵抗8並びにPチャネルトラン
ジスタ3及びNチャネルトランジスタ4からなるトラン
スファゲートを介してNORゲート7の一方の入力端に
入力される。また、入力信号XTALIは抵抗8及びイ
ンバータ30を介してNORゲート7の前記一方の入力
端にフィードバックされると共に、抵抗8及びNチャネ
ルトランジスタ6を介して接地GNDに供給される。
As shown in FIG. 3, the input signal XTAL 1 input from the input terminal 1 is input to one input terminal of the NOR gate 7 via a resistor 8 and a transfer gate consisting of a P channel transistor 3 and an N channel transistor 4. is input. Further, the input signal XTALI is fed back to the one input terminal of the NOR gate 7 via the resistor 8 and the inverter 30, and is also supplied to the ground GND via the resistor 8 and the N-channel transistor 6.

制御信号5TOPはPチャネルトランジスタ3及びNチ
ャネルトランジスタ6の各ゲートに入力されると共に、
インバータ5を介してNチャネルトランジスタ4のゲー
トに入力される。また、制御信号5TOPはNORゲー
ト7の他方の入力端に入力される。入力端子2から入力
される入力信号XTAL2は抵抗9を介してNORゲー
ト7の前記一方の入力端に入力される。
The control signal 5TOP is input to each gate of the P-channel transistor 3 and the N-channel transistor 6, and
It is input to the gate of N-channel transistor 4 via inverter 5 . Further, the control signal 5TOP is input to the other input terminal of the NOR gate 7. The input signal XTAL2 inputted from the input terminal 2 is inputted to the one input terminal of the NOR gate 7 via the resistor 9.

このように構成される従来の発振回路においては、制御
信号5TOPをローレベルにして、トランジスタ3,4
をオン状態にし、トランジスタ6をオフ状態にすること
により、NORゲート7から出力信号OUTを発振する
。この場合、出力信号OUTの発振が安定するまでに所
定の時間が必要であるため、フィードバック用のインバ
ータ30にはドライブ能力が比較的大きいものを使用す
る必要がある。
In the conventional oscillation circuit configured as described above, the control signal 5TOP is set to low level, and the transistors 3 and 4 are
By turning on the transistor 6 and turning off the transistor 6, the output signal OUT is oscillated from the NOR gate 7. In this case, since a predetermined time is required until the oscillation of the output signal OUT becomes stable, it is necessary to use an inverter 30 for feedback with a relatively large drive capacity.

[発明が解決しようとする課題] しかしながら、上述した従来の発振回路では、発振が安
定した後においてフィードバック用のインバータ30の
ドライブ能力が必要以上に大きいため、出力信号OUT
の変化が急峻である。このように信号の変化が急峻であ
るため、回路内で発生する電磁波が出力端子からそのま
ま放射されてしまうという欠点がある。而して、このよ
うな集積回路を同一システム上に複数個組み込んだ場合
、個々の集積回路から電磁波が放射され、電磁波干渉に
よるノイズによって他の電子機器に誤動作を誘発すると
いう問題点がある。
[Problems to be Solved by the Invention] However, in the conventional oscillation circuit described above, after the oscillation is stabilized, the drive capacity of the feedback inverter 30 is larger than necessary, so that the output signal OUT
The change is steep. Since the signal changes abruptly in this way, there is a drawback that electromagnetic waves generated within the circuit are directly radiated from the output terminal. When a plurality of such integrated circuits are incorporated into the same system, there is a problem in that electromagnetic waves are emitted from each integrated circuit, and noise caused by electromagnetic wave interference induces malfunctions in other electronic devices.

本発明はかかる問題点に鑑みてなされたものであって、
回路内から外部に放射される電磁波を抑制することがで
き、電磁波干渉によるノイズを低減することができる電
磁波抑制型集積回路を提供することを目的とする。
The present invention has been made in view of such problems, and includes:
It is an object of the present invention to provide an electromagnetic wave suppressing integrated circuit that can suppress electromagnetic waves radiated from inside the circuit to the outside, and that can reduce noise caused by electromagnetic wave interference.

[課題を解決するための手段] 本発明に係る電磁波抑制型集積回路は、内部回路と出力
端子との間に接続され論理ゲートにより構成される第1
の出力手段と、この第1の出力手段と並列に接続され論
理ゲートにより構成される第2の出力手段と、この第2
の出力手段の出力状態を制御する出力制御手段とを有す
ることを特徴とする。
[Means for Solving the Problems] The electromagnetic wave suppressing integrated circuit according to the present invention has a first circuit connected between an internal circuit and an output terminal and configured by a logic gate.
a second output means connected in parallel with the first output means and constituted by a logic gate;
and output control means for controlling the output state of the output means.

[作用コ 本発明においては、第1の出力手段はドライブ能力が比
較的小さい論理ゲートにより構成し、第2の出力手段は
ドライブ能力が比較的大きい論理ゲートにより構成する
ことが好ましい。出力制御手段により前記第2の出力手
段の出力状態をアクティブにした場合、内部回路から供
給される出力信号は前記第1及び前記第2の出力手段を
介して出力端子に出力される。この場合、ドライブ能力
が大きいので、信号発振直後のように、出力信号が安定
する迄の不安定な時期にも十分に対応することができる
。一方、出力信号が安定した後は、そのままではドライ
ブ能力が高過ぎるため、出力信号の変化が急峻になる。
[Operations] In the present invention, it is preferable that the first output means is constituted by a logic gate with a relatively small drive capacity, and the second output means is constituted by a logic gate with a relatively large drive capacity. When the output state of the second output means is activated by the output control means, the output signal supplied from the internal circuit is output to the output terminal via the first and second output means. In this case, since the drive capability is large, it is possible to sufficiently cope with an unstable period until the output signal stabilizes, such as immediately after signal oscillation. On the other hand, after the output signal becomes stable, the drive ability is too high as it is, so the change in the output signal becomes steep.

そこで、出力信号が安定した後は、前記出力制御手段に
より前記第2の出力手段の出力状態をインアクティブに
する。これにより、内部回路から供給される出力信号は
前記第1の出力手段を介して前記出力端子に出力される
。この場合は、前記第1の出力手段のドライブ能力が比
較的小さいので、出力信号の急峻な変化を緩和すること
ができ、出力端子から放射される電磁波を最小限に抑制
することができる。従って、電磁波干渉によるノイズを
大幅に低減することができ、このような電磁波干渉によ
るノイズによって他の電子機器に誤動作が誘発されるこ
とを防止できる。
Therefore, after the output signal becomes stable, the output state of the second output means is made inactive by the output control means. Thereby, the output signal supplied from the internal circuit is outputted to the output terminal via the first output means. In this case, since the drive ability of the first output means is relatively small, it is possible to alleviate a sharp change in the output signal, and it is possible to suppress electromagnetic waves radiated from the output terminal to a minimum. Therefore, noise caused by electromagnetic interference can be significantly reduced, and malfunctions of other electronic devices can be prevented from being caused by such noise caused by electromagnetic interference.

[実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。
[Embodiments] Next, embodiments of the present invention will be described with reference to the accompanying drawings.

第1図は本発明の第1の実施例に係る発振回路を示す回
路図である。なお、第1図において第3図と同一物には
同一符号を付してその部分の詳細な説明は省略する。
FIG. 1 is a circuit diagram showing an oscillation circuit according to a first embodiment of the present invention. In FIG. 1, the same parts as in FIG. 3 are designated by the same reference numerals, and detailed explanations of those parts will be omitted.

この第1図に示すように、本実施例は第3図におけるイ
ンバータ30の替わりに制御ユニット10を接続して構
成される発振回路である。制御ユニット10は以下のよ
うに構成されている。即ち、インバータ11は抵抗8と
NORゲート7との間に接続されている。このインバー
タ11は発振維持のための最小限のドライブ能力を有す
るものを使用する。一方、フィードバック用のクロック
ドインバータ12はインバータ11と並列に接続されて
いて、外部から供給される制御信号MODEによりその
出力状態が制御されるようになっている。また、このク
ロックドインバータ12はドライブ能力が比較的大きい
。この場合、クロックドインバータ12は、制御信号M
ODEが“1′ルベルのときにアクティブとなり、制御
信号MODEが“O”レベルのときにインアクティブと
なる。
As shown in FIG. 1, this embodiment is an oscillation circuit constructed by connecting a control unit 10 instead of the inverter 30 in FIG. 3. The control unit 10 is configured as follows. That is, the inverter 11 is connected between the resistor 8 and the NOR gate 7. The inverter 11 used has the minimum driving ability to maintain oscillation. On the other hand, the clocked inverter 12 for feedback is connected in parallel with the inverter 11, and its output state is controlled by a control signal MODE supplied from the outside. Further, this clocked inverter 12 has a relatively large drive capacity. In this case, the clocked inverter 12 receives the control signal M
It becomes active when ODE is at "1'level" and becomes inactive when control signal MODE is at "O" level.

また、制御信号MODEは、発振回路の発振が安定する
までは“1”レベルであり、発振が安定した後は“0”
レベルである。
Furthermore, the control signal MODE is at the "1" level until the oscillation of the oscillation circuit is stabilized, and after the oscillation is stabilized, it is at the "0" level.
level.

次に、このように構成される発振回路の動作について説
明する。
Next, the operation of the oscillation circuit configured as described above will be explained.

制御信号MODEは発振回路の発振が安定するまでは“
1”レベルであるから、この期間、クロックドインバー
タ12がアクティブとなり、制御ユニット10の出力は
インバータ11とクロックドインバータ12とを並列接
続したものの出力となる。このため、発振開始時の発振
が安定するまでの所定時間においては、この発振回路は
ドライブ能力が比較的大きく、出力信号OUTの不安定
に十分対応することができる。一方、発振回路の出力信
号OUTが安定した後においては、制御信号MODEが
“0”レベルになり、クロックドインバータ12がイン
アクティブとなって、制御ユニット10の出力はインバ
ータ11の出力と等しくなる。この場合に、インバータ
11としては発振維持のための最小限のドライブ能力の
ものを使用しているので、信号の急峻な変化を緩和する
ことができる。
The control signal MODE remains “until the oscillation of the oscillation circuit stabilizes.
1" level, the clocked inverter 12 becomes active during this period, and the output of the control unit 10 becomes the output of the inverter 11 and clocked inverter 12 connected in parallel. Therefore, the oscillation at the start of oscillation is During the predetermined time until the oscillation circuit stabilizes, this oscillation circuit has a relatively large drive capacity and can sufficiently cope with the instability of the output signal OUT.On the other hand, after the output signal OUT of the oscillation circuit stabilizes, the control The signal MODE becomes "0" level, the clocked inverter 12 becomes inactive, and the output of the control unit 10 becomes equal to the output of the inverter 11. In this case, the inverter 11 has a minimum Since it uses a drive capacity of

従って、本実施例によれば、制御信号MODEによって
クロックドインバータ12の出力状態を制御することに
より、発振が安定するまでの期間においては十分なドラ
イブ能力が得られ、発振安定後においては信号の変化に
より出力端子から放射されてしまう高周波成分を最小限
に抑制することができる。これにより、電磁波干渉によ
るノイズを大幅に低減することができ、このノイズによ
って他の電子機器に誤動作が誘発されることを防止でき
る。
Therefore, according to this embodiment, by controlling the output state of the clocked inverter 12 using the control signal MODE, sufficient drive capability can be obtained during the period until the oscillation is stabilized, and after the oscillation is stabilized, the signal High frequency components radiated from the output terminal due to the change can be suppressed to a minimum. As a result, noise caused by electromagnetic interference can be significantly reduced, and malfunctions of other electronic devices due to this noise can be prevented.

第2図は本発明の第2の実施例に係る出力バッファ回路
を示す回路図である。本実施例は従来の一般的な出力バ
ッファ回路のドライバ用のインバータを、第1の実施例
と同様にして、制御ユニット20に置き換えたものであ
る。
FIG. 2 is a circuit diagram showing an output buffer circuit according to a second embodiment of the present invention. In this embodiment, the conventional general output buffer circuit driver inverter is replaced with a control unit 20 in the same manner as in the first embodiment.

第2図に示すように、制御ユニット20はインバータ2
1とクロックドインバータ22とを並列接続して構成さ
れている。そして、クロックドインバータ22は制御信
号MODEによりその出力状態が制御されるようになっ
ている。内部回路(図示せず)から供給されるデータ信
号DATAはインバータ21.22に共通入力され、イ
ンバータ21.22の出力が出力端子25に出力される
As shown in FIG. 2, the control unit 20
1 and a clocked inverter 22 are connected in parallel. The output state of the clocked inverter 22 is controlled by the control signal MODE. Data signals DATA supplied from an internal circuit (not shown) are commonly input to inverters 21 and 22, and the outputs of inverters 21 and 22 are output to output terminal 25.

また、電源VDD及び接地GNDと出力端子25との間
には夫々ダイオード23.24が相互に逆方向に接続さ
れている。
Furthermore, diodes 23 and 24 are connected between the power supply VDD and the ground GND and the output terminal 25 in opposite directions.

このように構成される出力バッファ回路においては、第
1の実施例と同様にして、クロックドインバータ22と
してはドライブ能力が比較的大きいものを使用し、イン
バータ11としては必要最小限のドライブ能力を有する
ものを使用する。そして、電磁波干渉によるノイズを考
慮しなくてもよい場合は、制御信号MODEを“1”レ
ベルにしてクロックドインバータ22をアクティブにす
る。一方、ノイズ対策を講じる必要がある場合は、制御
信号MODEを“0”レベルにしてクロックドインバー
タ22をインアクティブにする。これにより、必要に応
じて、出力信号の変化によって出力端子25から放射さ
れる高周波成分を最小限に抑制することができ、電磁波
干渉によるノイズを大幅に低減することができる。
In the output buffer circuit configured as described above, as in the first embodiment, the clocked inverter 22 is configured to have a relatively large drive capacity, and the inverter 11 is configured to have the minimum required drive capacity. Use what you have. If it is not necessary to consider noise due to electromagnetic interference, the control signal MODE is set to "1" level to activate the clocked inverter 22. On the other hand, if it is necessary to take measures against noise, the control signal MODE is set to "0" level to make the clocked inverter 22 inactive. Thereby, the high frequency components radiated from the output terminal 25 due to changes in the output signal can be suppressed to a minimum as necessary, and noise due to electromagnetic wave interference can be significantly reduced.

[発明の効果コ 以上説明したように本発明によれば、第1の出力手段と
第2の出力手段とを並列に接続し、出力制御手段により
前記第2の出力手段の出力状態を制御するから、回路内
から外部に放射される電磁波を抑制することができ、電
磁波干渉によるノイズを低減することができる。これに
より、電磁波干渉のノイズより他の電子機器に誤動作が
誘発されることを防止でき、信頼性が高い集積回路を提
供することができる。
[Effects of the Invention] As explained above, according to the present invention, the first output means and the second output means are connected in parallel, and the output state of the second output means is controlled by the output control means. Therefore, electromagnetic waves radiated from inside the circuit to the outside can be suppressed, and noise caused by electromagnetic wave interference can be reduced. As a result, it is possible to prevent other electronic devices from malfunctioning due to electromagnetic interference noise, and it is possible to provide a highly reliable integrated circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例に係る発振回路を示す回
路図、第2図は本発明の第2の実施例に係る出力バッフ
ァ回路を示す回路図、第3図は従来の発振回路を示す回
路図である。 1.2;入力端子、3;Pチャネルトランジス夕、4.
6;Nチャネルトランジスタ、5.11゜21,30;
インバータ、7;NORゲート、8゜9;抵抗、10,
20;制御ユニット、工2,22;クロックドインバー
タ、23.24;ダイオード、25;出力端子 1.2゜ 3゜ 4.6i 5.30i 8,9i λ万端I Pナヤλルトランヅスタ N呼ヤ21叶ルンスタ イ〉バーク NORり一一ト 抵jrL
FIG. 1 is a circuit diagram showing an oscillation circuit according to a first embodiment of the present invention, FIG. 2 is a circuit diagram showing an output buffer circuit according to a second embodiment of the present invention, and FIG. 3 is a circuit diagram showing a conventional oscillation circuit. FIG. 2 is a circuit diagram showing a circuit. 1.2; input terminal; 3; P channel transistor; 4.
6; N-channel transistor, 5.11°21,30;
Inverter, 7; NOR gate, 8° 9; Resistor, 10,
20; Control unit, 2, 22; Clocked inverter, 23. 24; Diode, 25; Output terminal 1.2゜3゜4.6i 5.30i 8,9i Kanorunstai〉Bark NOR Riichito resist jrL

Claims (1)

【特許請求の範囲】[Claims] (1)内部回路と出力端子との間に接続され論理ゲート
により構成される第1の出力手段と、この第1の出力手
段と並列に接続され論理ゲートにより構成される第2の
出力手段と、この第2の出力手段の出力状態を制御する
出力制御手段とを有することを特徴とする電磁波抑制型
集積回路。
(1) A first output means connected between the internal circuit and the output terminal and constituted by a logic gate; and a second output means connected in parallel with the first output means and constituted by a logic gate. , and output control means for controlling the output state of the second output means.
JP2168935A 1990-06-27 1990-06-27 Electromagnetic wave suppression type integrated circuit Pending JPH0457514A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2168935A JPH0457514A (en) 1990-06-27 1990-06-27 Electromagnetic wave suppression type integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2168935A JPH0457514A (en) 1990-06-27 1990-06-27 Electromagnetic wave suppression type integrated circuit

Publications (1)

Publication Number Publication Date
JPH0457514A true JPH0457514A (en) 1992-02-25

Family

ID=15877273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2168935A Pending JPH0457514A (en) 1990-06-27 1990-06-27 Electromagnetic wave suppression type integrated circuit

Country Status (1)

Country Link
JP (1) JPH0457514A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399996A (en) * 1993-08-16 1995-03-21 At&T Global Information Solutions Company Circuit and method for minimizing electromagnetic emissions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399996A (en) * 1993-08-16 1995-03-21 At&T Global Information Solutions Company Circuit and method for minimizing electromagnetic emissions

Similar Documents

Publication Publication Date Title
JP2780365B2 (en) Substrate potential generation circuit
US8054138B2 (en) Multi-oscillator circuit with variable power supply
JPH05266661A (en) Voltage generating circuit generating substrate voltage and boosting voltage
JP3879892B2 (en) Semiconductor memory device
JP2004222248A (en) Input/output buffer for providing analog/digital input mode
KR100384396B1 (en) Improved data output buffer
JPH0823268A (en) Signal driving circuit
EP0838898B1 (en) Dual-mode oscillator circuit
JP3233318B2 (en) Logic circuit
JPH0457514A (en) Electromagnetic wave suppression type integrated circuit
JP2834034B2 (en) Semiconductor device
JP2567163B2 (en) Semiconductor integrated circuit
US4564954A (en) Noise reduction circuit of synthetic speech generating apparatus
US5751175A (en) Control of clock signal in semiconductor device
JPH06105850B2 (en) CMOS crystal oscillator circuit
JP3089408B2 (en) Reset signal control circuit for one-chip microcomputer
JP3147955B2 (en) Semiconductor device
US11159155B1 (en) Leakage control of multi-chip module and method thereof
JP3879881B2 (en) Mode setting circuit for semiconductor memory device
KR0182949B1 (en) Power-up driving method
JP3843720B2 (en) Constant voltage output device
JP2993534B2 (en) Semiconductor device with termination function
JPS6248922B2 (en)
JPH04267607A (en) Drive circuit for oscillation
JPH0685535A (en) Oscillation circuit