JPH0457408A - Variable phase circuit - Google Patents
Variable phase circuitInfo
- Publication number
- JPH0457408A JPH0457408A JP2166819A JP16681990A JPH0457408A JP H0457408 A JPH0457408 A JP H0457408A JP 2166819 A JP2166819 A JP 2166819A JP 16681990 A JP16681990 A JP 16681990A JP H0457408 A JPH0457408 A JP H0457408A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- output
- signal
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000010354 integration Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、可変位相回路、特にクロック信号等の位相を
外部制御信号により、連続的にかつ任意に可変できる可
変位相回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a variable phase circuit, and particularly to a variable phase circuit that can continuously and arbitrarily vary the phase of a clock signal or the like by an external control signal.
[従来の技術]
信号の位相を変化させるまたは調整する方法としては、
抵抗、コンデンサ、若しくはインダクタンス等の受動素
子で構成される位相シフト回路を用いるのが一般的であ
る0例えば、第6図に示すように、抵抗Rとコンデンサ
CI、及び抵抗R2とコンデンサC2で構成した2つの
積分回路を直列に接続し、その接続点に加えた45°入
力に対して、各積分回路出力から位相のシフトした波形
を得るものである。[Prior Art] As a method of changing or adjusting the phase of a signal,
It is common to use a phase shift circuit composed of passive elements such as resistors, capacitors, or inductances. For example, as shown in Fig. 6, a phase shift circuit composed of resistor R and capacitor CI, and resistor R2 and capacitor C2 is used. The two integrating circuits are connected in series, and in response to a 45° input applied to the connection point, a phase-shifted waveform is obtained from the output of each integrating circuit.
また、能動素子を用いた位相シフト回路(可変位相回路
)は、インピーダンスを変化させることにより位相を変
化させるのが一般的である。Further, a phase shift circuit (variable phase circuit) using an active element generally changes the phase by changing the impedance.
デイレーライン(遅延線)を用いて変化させる方法もあ
る。これはストリップライン等の分布定数線路を用いて
、これらの長さを変えることにより行う(第7図)、同
様に同軸ゲーブルの長さ変えることにより、位相を変化
させることもできる。There is also a method of changing using a delay line. This is done by using distributed constant lines such as strip lines and changing their lengths (FIG. 7). Similarly, by changing the lengths of coaxial cables, the phase can also be changed.
またディジタル信号の場合には、ゲート回路等へ信号を
通すことにより、ゲート回路の伝搬遅延時間を利用して
、入力信号の位相をその分遅らせることができる。従っ
て、ゲート回路の接続段数を変化させることにより、遅
延時間即ち位相を変化させることができる(第8図)。Furthermore, in the case of a digital signal, by passing the signal through a gate circuit or the like, the phase of the input signal can be delayed by that amount by utilizing the propagation delay time of the gate circuit. Therefore, by changing the number of connected gate circuits, the delay time, that is, the phase can be changed (FIG. 8).
[発明が解決しようとする課題]
しかし、第6図に示すような、コンデンサやインダクタ
ンス等の受動素子を用いた位相シフト回路の場合、その
位相を変化させるためには、各受動素子の値を変化させ
ることが必要である。そのためには、素子を違った定数
のものと交換するか、あるいは可変素子(ボリューム等
)を用いて調整する方法しか無く、調整が難しいばかり
か、広い範囲に亘って変化させることも困難である。ま
たコンデンサやインダクタンスは、小型化の要請に応え
るIC化に向かない。[Problems to be Solved by the Invention] However, in the case of a phase shift circuit using passive elements such as capacitors and inductances as shown in Fig. 6, in order to change the phase, it is necessary to change the value of each passive element. It is necessary to change. The only way to do this is to replace the element with one with a different constant, or to adjust it using a variable element (volume, etc.), which is not only difficult to adjust, but also difficult to vary over a wide range. . Furthermore, capacitors and inductances are not suitable for use in ICs to meet the demand for miniaturization.
次に、能動素子を用いた位相シフト回路では、インピー
ダンスを変化させて行うため、インピーダンスの変化を
嫌う回路には適用することかできない、また位相シフト
量のリニアリティーか悪いという欠点がある。Next, phase shift circuits using active elements have the disadvantage that they cannot be applied to circuits that do not like changes in impedance because they change the impedance, and that the linearity of the amount of phase shift is poor.
更に、ストリップラインや同軸ゲーブル等の分布定数線
路の長さを変えて位相を調整する方法では、位相シフト
量を連続的に変化させることか困難であり、また大きな
シフト量を得ない場合には、その分の長さを必要とし、
小型化が困難である。Furthermore, with the method of adjusting the phase by changing the length of a distributed constant line such as a stripline or coaxial cable, it is difficult to continuously change the amount of phase shift, and if a large amount of shift cannot be obtained, , requires that much length,
Difficult to downsize.
また、絶対時間の遅延しかできないなめ、例えば位相を
10’ずらしたい場合、信号の周波数毎に遅延時間を計
算し、長さを変えなければならない煩わしさがある。ま
た、外部信号により位相シフト量を制御できない。Further, since only absolute time delays are possible, for example, if you want to shift the phase by 10', you have to calculate the delay time for each signal frequency and change the length, which is a hassle. Furthermore, the amount of phase shift cannot be controlled by an external signal.
第8図に示すゲート回路の伝搬遅延時間により位相をシ
フトさせる方法では、シフト量をステップ的にしか変化
することができず、また温度、電源電圧等の使用条件や
ゲート回路の製造条件(プロセスばらつき)等により、
位相シフト量が変化してしまうという欠点がある。In the method shown in Figure 8, in which the phase is shifted by the propagation delay time of the gate circuit, the amount of shift can only be changed in steps. Due to variations in
There is a drawback that the amount of phase shift changes.
本発明の目的は、前記した従来の位相シフト或いは位相
可変技術の欠点を解消し、位相を連続的かつ大幅に可変
でき、しかもその量を外部信号により制御することがで
きる、新規な可変位相回路を捷供することにある。An object of the present invention is to provide a novel variable phase circuit that eliminates the drawbacks of the conventional phase shift or phase variable techniques described above, and that allows the phase to be varied continuously and significantly, and furthermore, the amount can be controlled by an external signal. The goal is to offer.
[課題を解決するための手段]
本発明の可変位相回路は、入力信号を線形積分する積分
回路と、この積分回路の積分出力を基準電圧と比較して
出力信号を出力する第1および第2の比較器と、この出
力信号をセット、リセット信号とするセット、リセット
端子を有するフリップフロップとを備え、上記基準電圧
の一方を加減して、フリップフロップ回路の出力の位相
シフト量を制御する構成のものである。[Means for Solving the Problems] The variable phase circuit of the present invention includes an integrator circuit that linearly integrates an input signal, and first and second integrator circuits that compare the integrated output of the integrator circuit with a reference voltage and output an output signal. a comparator, and a flip-flop having a set and reset terminal that uses this output signal as a set and reset signal, and controls the amount of phase shift of the output of the flip-flop circuit by adjusting one of the reference voltages. belongs to.
上記積分回路を構成する容量には、ダイオードの接合容
量又はバリキャップを用いて積分回路の時定数を変化さ
せるように構成することができる。The integration circuit may be constructed so that the time constant of the integration circuit is changed by using a diode junction capacitance or a varicap as the capacitance forming the integration circuit.
また、比較器の基準電圧の他方を加減して、フリップフ
ロップ回路の出力のデユーティ−比を制御する構成とす
ることかできる。Furthermore, the other reference voltage of the comparator may be adjusted to control the duty ratio of the output of the flip-flop circuit.
[作用コ
本発明の可変位相回路は、位相を変化させるなめ、入力
信号を積分した信号を外部制御信号たる可変基準電圧と
比較し、その出力をセット、リセット端子を有するフリ
ップフロップ回路へ入力する。外部制御信号により、位
相シフト量を制御でき、更には出力のデユーティ−を任
意に制御できる可変位相回路であるため、位相調整が容
易であり、また位相変化量も大幅に向上する。[Operation] The variable phase circuit of the present invention changes the phase, compares a signal obtained by integrating the input signal with a variable reference voltage that is an external control signal, and inputs the output to a flip-flop circuit having set and reset terminals. . Since it is a variable phase circuit in which the amount of phase shift can be controlled by an external control signal and furthermore the duty of the output can be arbitrarily controlled, phase adjustment is easy and the amount of phase change can be greatly improved.
尚、比較器、フリップフロップ回路の伝搬遅延時間が、
絶対時間として位相に加わる。位相変化範囲は90〜1
80°であるが、立ち上がり、立ち下がり時間が大きい
と90°、180°近くで動作しなくなる。In addition, the propagation delay time of the comparator and flip-flop circuit is
Added to the phase as absolute time. Phase change range is 90~1
Although the angle is 80°, if the rise and fall times are long, it will not work near 90° or 180°.
[実施例]
本発明の実施例を第1図に示す。この可変位相回路は、
基本的にはトランジスタ等の能動素子を用いて構成され
る。[Example] An example of the present invention is shown in FIG. This variable phase circuit is
Basically, it is constructed using active elements such as transistors.
この可変位相回路は、入力信号を線形積分する積分回路
1と、2個の可変基準電圧源(制u4電圧源)Vl、V
2と、積分器#Ilの積分出力すをこの基準電圧v1と
比較して出力信号Cを得る比較器2と、同じく積分出力
すを基準電圧v2と比較して出力信号dを得る比較器3
と、この比較結果を受けるセット・リセット端子を有す
るフリップフロップ4とで構成される。比較器2の出力
信号Cはフリップフロッグ4のセット信号として、比較
器3の出力信号dはリセット信号として使用される。This variable phase circuit consists of an integrating circuit 1 that linearly integrates an input signal, and two variable reference voltage sources (control u4 voltage sources) Vl, V
2, a comparator 2 that compares the integral output of the integrator #Il with this reference voltage v1 to obtain an output signal C, and a comparator 3 that also compares the integral output S with the reference voltage v2 to obtain an output signal d.
and a flip-flop 4 having a set/reset terminal for receiving the comparison result. The output signal C of the comparator 2 is used as a set signal for the flip-flop 4, and the output signal d of the comparator 3 is used as a reset signal.
積分器1は、オペアンプAと、抵抗RS、 Rf、コン
デンサCfにより構成する。この時定数はCfとRfで
決まり、f=1/2πCf Rfとなる。The integrator 1 is composed of an operational amplifier A, resistors RS, Rf, and a capacitor Cf. This time constant is determined by Cf and Rf, and becomes f=1/2πCf Rf.
この積分器1の出力すは、比較器2.3の非反転入力端
子(+側端子)へそれぞれ入力される。The outputs of the integrator 1 are input to the non-inverting input terminals (+ side terminals) of the comparators 2 and 3, respectively.
各々の比較器2.3により、制御電圧V1.V2と積分
器の出力信号とを比較し、結果をフリップフロップ4の
セット端子Sとリセット端子Rへ入力する。Each comparator 2.3 determines the control voltage V1. V2 is compared with the output signal of the integrator, and the result is input to the set terminal S and reset terminal R of the flip-flop 4.
フリップフロップ4は、Dタイプのマスク・スレーブ・
フリップフロップであり、第2図に示す真理衣に従って
動作し、結果はQ、Q端子がら出力e、fとして現れる
。Flip-flop 4 is a D-type mask slave.
It is a flip-flop and operates according to the logic shown in FIG. 2, and the results appear as outputs e and f from the Q and Q terminals.
次に動作について説明する。Next, the operation will be explained.
第3図は、上記可変位相回路(第1図)に入力信号とし
て方形波が入力された場合の各部の波形を示す。(a>
は可変位相回路の入力端子aに入力される方形波信号、
(b)は可変位相回路のb点に表れる積分電圧波形、(
c)(d)は比較器2.3の出力波形、そして(e)は
フリップ70ツブ4のQ出力eの波形を示す。FIG. 3 shows waveforms at various parts when a square wave is input as an input signal to the variable phase circuit (FIG. 1). (a>
is a square wave signal input to input terminal a of the variable phase circuit,
(b) is the integrated voltage waveform appearing at point b of the variable phase circuit, (
c) (d) shows the output waveform of the comparator 2.3, and (e) shows the waveform of the Q output e of the flip 70 tube 4.
積分器1の出力すに生じる三角波の振幅(ピーク・ピー
ク値)を2Voとし、制御電圧VI V2の基準を、こ
の三角波の振幅の中央、即ち三角波の平均値とする。The amplitude (peak-to-peak value) of the triangular wave generated at the output of the integrator 1 is set to 2Vo, and the reference for the control voltage VIV2 is set to the center of the amplitude of this triangular wave, that is, the average value of the triangular wave.
まず、b点に表れる積分電圧(第3図(b))、即ち比
較器1.比較器2の非反転入力(+側入力)は、可変位
相回路の入力端子aに入力される方形波信号(第3図(
a))に同期した歪みのない三角波となる。歪みのない
三角波とすることにより、外部制tX]電圧Vl、V2
による比較制御が可能となる。First, the integrated voltage appearing at point b (FIG. 3(b)), that is, the comparator 1. The non-inverting input (+ side input) of the comparator 2 is a square wave signal input to the input terminal a of the variable phase circuit (see Fig. 3).
It becomes an undistorted triangular wave synchronized with a)). By making it a triangular wave without distortion, external control tX] voltages Vl, V2
Comparison control becomes possible.
この2つの比較器2,3のうち、一方の比較器2の出力
(第3図(C))の立上りエツジは、(a)の入力信号
の立ち上がりエツジに対して、90°+90°x (V
l /Vo )たけ遅れる。即ち、外部制御電圧v1が
小さいと遅延量は少なく、外部制御電圧が大きいと遅延
量が大きくなる。即ち、位相を90°〜180°まで可
変できる。Of these two comparators 2 and 3, the rising edge of the output of one comparator 2 (Fig. 3 (C)) is 90° + 90° x ( V
l/Vo) to be far behind. That is, when the external control voltage v1 is small, the amount of delay is small, and when the external control voltage is large, the amount of delay is large. That is, the phase can be varied from 90° to 180°.
他方の比較器3においては、外部制御電圧V2を、V2
=−Vlとすることにより、出力Cに対し、1度18
0°ずれた信号dが得られる(第3図(d))。In the other comparator 3, the external control voltage V2 is set to V2
= -Vl, the output C is 18 degrees
A signal d shifted by 0° is obtained (FIG. 3(d)).
そこで、両比較器2.3に発生した信号Cとdを7リツ
プフロツプのセット端子S、リセット端子Rに入力する
ことにより、第2図に示す真理衣に従って、e、f点よ
り結果を出力する。e点の出力結果を第3図(e)に示
す。Therefore, by inputting the signals C and d generated in both comparators 2.3 to the set terminal S and reset terminal R of the 7-lip-flop, the results are output from points e and f according to the truth shown in Fig. 2. . The output result at point e is shown in FIG. 3(e).
0点の出力において位相は既に遅延しているが、信号の
デユーティ−比が位相により変化してしまう、従って、
位相を遅延させてもデユーティ−比の変化しない信号を
得る場合には、第1図に示すように、第2の比較器3と
、フリップフロップ4及び制御#電圧v2を用い、V2
の電圧を制御することにより、デユーティ−比を調整す
る。Vl =−V2の時、デユーティ−比は50%とな
る。Although the phase is already delayed at the output of the 0 point, the duty ratio of the signal changes depending on the phase. Therefore,
In order to obtain a signal whose duty ratio does not change even if the phase is delayed, as shown in FIG.
The duty ratio is adjusted by controlling the voltage. When Vl = -V2, the duty ratio is 50%.
位相変化量は、Vlが o<vi <voの範囲で可変
でき、従って約90’〜18o゛まで可変できる。従っ
て、この回路を4段以上接続できることによりO°〜3
60°の位相調整も可能となる。The amount of phase change can be varied within the range of o<vi<vo, and therefore can be varied from about 90' to 18o. Therefore, by connecting this circuit in four or more stages, O°~3
Phase adjustment of 60° is also possible.
上記第1図に示した積分器1.比較器2.3は、差動増
幅回路によっても構成することができる。Integrator 1 shown in FIG. 1 above. Comparator 2.3 can also be constituted by a differential amplifier circuit.
それを第4図に示す。This is shown in Figure 4.
また第1図、第4図中のコンデンサCfは、第5図に示
すようなダイオードの接合容量を用いて、そのダイオー
ドに印加する電圧を制御することで容量を可変する構成
としても良い。またバリキャップを用いても同様の効果
が得られる。このようにすると、外部電圧により広範囲
な周波数に渡って、時定数を最適に制御することができ
る。従って、積分器、比較器、フリップフロップをモノ
リシックIC化することができる。Further, the capacitor Cf in FIGS. 1 and 4 may have a structure in which the capacitance is varied by using the junction capacitance of a diode as shown in FIG. 5 and controlling the voltage applied to the diode. A similar effect can also be obtained by using a varicap. In this way, the time constant can be optimally controlled over a wide range of frequencies using an external voltage. Therefore, the integrator, comparator, and flip-flop can be made into a monolithic IC.
[発明の効果]
以上述べたように、本発明によれば、受動素子や能動素
子による位相イシフト回路では成し得ない、位相シフト
量の連続的変化を可能とし、広い入力周波数範囲に渡っ
て同じ位相可変幅を持ち、且つ外部から容易に位相シフ
ト量を制御することができる。[Effects of the Invention] As described above, according to the present invention, it is possible to continuously change the amount of phase shift, which cannot be achieved with a phase shift circuit using passive elements or active elements, and to change the amount of phase shift over a wide input frequency range. They have the same phase variable width and can easily control the phase shift amount from the outside.
また、回路を容易にモノリシックIC化することができ
、従来の位相シフトに比べ大幅に小型化でき、電源電圧
変動、ICプロセス変動に対してもバラツキの少ない可
変位相回路を実現できる。Further, the circuit can be easily made into a monolithic IC, and can be significantly miniaturized compared to conventional phase shifters, and a variable phase circuit can be realized that has less variation in response to power supply voltage fluctuations and IC process fluctuations.
従ってこの可変位相回路は、例えば、光通信用クロック
とデータの位相調整用として適する。Therefore, this variable phase circuit is suitable for adjusting the phase of clock and data for optical communication, for example.
第1図は本発明による可変位相回路の一実施例を示す図
、第2図はそのDタイプ・マスタースレーブ・フリップ
フロップの真理衣を示す図、第3図は本発明による可変
位相回路に方形波が入力された場合の各部の信号波形を
示す図、第4図は本発明による他の実施例を示す図、第
5図はダイオード接合容量の一例図、第6図は従来の受
動素子を用いた位相シフト回路図、第7図は従来のデイ
レーラインを用いた位相シフト回路図、第8図は従来の
ゲート回路による位相遅延方法を示した図である。
図中、1は積分器、2.3は比較器、4はフリップフロ
ップを示す。
特許出願人 日立電線株式会社
代理人弁理士 絹 谷 信 雄
第1図
領分器
比較器
比較器
第2図
第3図
第4図
第5図
第6図
第7図
第8図FIG. 1 is a diagram showing an embodiment of the variable phase circuit according to the present invention, FIG. 2 is a diagram showing the true structure of the D-type master-slave flip-flop, and FIG. 3 is a diagram showing an embodiment of the variable phase circuit according to the present invention. 4 is a diagram showing another embodiment of the present invention, FIG. 5 is an example of diode junction capacitance, and FIG. 6 is a diagram showing a conventional passive element. FIG. 7 is a diagram of the phase shift circuit used, FIG. 7 is a diagram of a phase shift circuit using a conventional delay line, and FIG. 8 is a diagram showing a phase delay method using a conventional gate circuit. In the figure, 1 is an integrator, 2.3 is a comparator, and 4 is a flip-flop. Patent Applicant Hitachi Cable Co., Ltd. Patent Attorney Nobuo Kinutani Figure 1 Separator Comparator Comparator Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Figure 7 Figure 8
Claims (1)
の積分出力を基準電圧と比較して出力信号を出力する第
1及び第2の比較器と、この出力信号をセット、リセッ
ト信号とするセット、リセット端子を有するフリップフ
ロップとを備え、上記基準電圧の一方を加減して、フリ
ップフロップ回路の出力の位相シフト量を制御するよう
にしたことを特徴とする可変位相回路。 2、上記積分回路を構成する容量にダイオードの接合容
量又はバリキャップを用いて積分回路の時定数を変化さ
せるように構成した請求項1記載の可変位相回路。 3、上記基準電圧の他方を加減して、フリップフロップ
回路の出力のデューティー比を制御することを特徴とす
る請求項1記載の可変位相回路。[Claims] 1. An integrating circuit that linearly integrates an input signal, first and second comparators that compare the integrated output of this integrating circuit with a reference voltage and output an output signal, and A variable phase shifter comprising: a flip-flop having a set terminal, a set terminal for a reset signal, and a reset terminal, and the amount of phase shift of the output of the flip-flop circuit is controlled by adjusting one of the reference voltages. circuit. 2. The variable phase circuit according to claim 1, wherein the time constant of the integrating circuit is changed by using a diode junction capacitance or a varicap as the capacitor constituting the integrating circuit. 3. The variable phase circuit according to claim 1, wherein the duty ratio of the output of the flip-flop circuit is controlled by adjusting the other of the reference voltages.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2166819A JPH0457408A (en) | 1990-06-27 | 1990-06-27 | Variable phase circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2166819A JPH0457408A (en) | 1990-06-27 | 1990-06-27 | Variable phase circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0457408A true JPH0457408A (en) | 1992-02-25 |
Family
ID=15838254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2166819A Pending JPH0457408A (en) | 1990-06-27 | 1990-06-27 | Variable phase circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0457408A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6847243B2 (en) | 2000-07-21 | 2005-01-25 | Nec Electronics Corporation | Clock controlling method and circuit |
-
1990
- 1990-06-27 JP JP2166819A patent/JPH0457408A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6847243B2 (en) | 2000-07-21 | 2005-01-25 | Nec Electronics Corporation | Clock controlling method and circuit |
US6900680B2 (en) | 2000-07-21 | 2005-05-31 | Nec Electronics Corporation | Clock controlling method and circuit |
US6965259B2 (en) | 2000-07-21 | 2005-11-15 | Nec Electronics Corporation | Clock controlling method and circuit |
US7034592B2 (en) | 2000-07-21 | 2006-04-25 | Nec Electronics Corporation | Clock controlling method and circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5039893A (en) | Signal delay device | |
US4988960A (en) | FM demodulation device and FM modulation device employing a CMOS signal delay device | |
US5808498A (en) | At frequency phase shifting circuit for use in a quadrature clock generator | |
US4873491A (en) | Phase shift circuit utilizing a variable time delay line | |
US5306971A (en) | Binary controlled digital tapped delay line | |
US4801827A (en) | Adjustable delay element for digital systems | |
JPH02262714A (en) | Duty control circuit device | |
EP1384324B1 (en) | A cmos circuit with constant output swing and variable time delay for a voltage controlled oscillator | |
US4879530A (en) | Monolithically integratable phase shifter VCO | |
EP0940908B1 (en) | Oscillator | |
JPH0457408A (en) | Variable phase circuit | |
US7642867B2 (en) | Simple technique for reduction of gain in a voltage controlled oscillator | |
US7327997B2 (en) | High order trans-impedance filter with a single operational amplifier | |
US6177822B1 (en) | Variable phase shifting circuit manufactured in simple integrated circuit | |
JP2930305B2 (en) | Phase shift type oscillation circuit | |
KR100358358B1 (en) | Upconversion mixer for improving dc offset by high pass filtering characteristic | |
US20070229174A1 (en) | Calibration loop, filter circuit and related method capable of automatically adjusting center frequency of a filter | |
US6127873A (en) | Feedforward circuit structure with programmable zeros for providing programmable group delay of a wide signal band | |
US6255881B1 (en) | High tunability CMOS delay element | |
KR100465912B1 (en) | Quadrature signal generator | |
CN110868158B (en) | Miniaturized radio frequency oscillator with wide linear frequency modulation range | |
CN211352165U (en) | Voltage-controlled delay circuit | |
CN218526309U (en) | Double-charge-pump PLL circuit | |
KR100331571B1 (en) | Quadrature clock generator having 90 degree phase shifter | |
US5952877A (en) | Integrated resistor for continuous time signal processing applications |