KR100358358B1 - Upconversion mixer for improving dc offset by high pass filtering characteristic - Google Patents
Upconversion mixer for improving dc offset by high pass filtering characteristic Download PDFInfo
- Publication number
- KR100358358B1 KR100358358B1 KR1020000003866A KR20000003866A KR100358358B1 KR 100358358 B1 KR100358358 B1 KR 100358358B1 KR 1020000003866 A KR1020000003866 A KR 1020000003866A KR 20000003866 A KR20000003866 A KR 20000003866A KR 100358358 B1 KR100358358 B1 KR 100358358B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- frequency
- signal
- current converter
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0047—Offset of DC voltage or frequency
Abstract
본 발명은 고속의 동작 영역에서 DC 오프셋 특성을 개선하여 저 전력을 실현하며, 하나의 낮은 대역에서 다른 높은 대역으로 신호 주파수를 변환할 수 있게 하는 고 대역통과 특성에 의해 DC 오프셋 특성을 개선한 주파수 혼합기 회로를 제공하는 것을 목적으로 한다.The present invention improves the DC offset characteristic in a high speed operating region to realize low power, and improves the DC offset characteristic by a high band pass characteristic that enables the signal frequency to be converted from one low band to another high band. It is an object to provide a mixer circuit.
상기 목적을 달성하기 위한 본 발명은, 고속 동작 영역의 주파수 합성을 위한 주파수 혼합기 회로에 있어서, 외부로부터 공급받은 입력 신호 및 기준 전원을 차동 형태의 입력 전압 신호와 기준 전압으로 변환하는 입력 신호 및 기준 전원 공급부(10); 상기 입력 신호 및 기준 전원 공급부(10)로부터 공급된 차동 형태의 입력 전압 신호를 증폭하는 연산증폭기 특성을 포함하여 차동 출력 전류로 변환하는 전압-전류 변환부(20); 상기 전압-전류 변환부(20)로부터의 입력 신호 주파수와 외부로부터 인가받은 클럭 신호의 주파수를 혼합하여 변환하는 주파수 혼합부(30) 및; 상기 주파수 혼합부(30)로부터 주파수가 변환된 전류를 공급받아 출력 부하 저항을 통한 출력 전압 신호를 발생하는 출력 신호 발생부(40)를 포함하여 이루어지고, 상기 전압-전류 발생기(20)에서 연산증폭기(21) 회로와 전압-전류 변환기(22) 사이에 접속된 고 대역 특성부의 고 대역 특성에 의해 전압 이득 및 DC 오프셋을 축소하고 이에 따른 차동 출력 전류를 발생하는 것을 특징으로 하여 구성된다.In order to achieve the above object, the present invention provides a frequency mixer circuit for frequency synthesis in a high-speed operating region, the input signal and reference for converting an input signal and a reference power source supplied from an external into an input voltage signal and a reference voltage in a differential form. A power supply unit 10; A voltage-current converter 20 for converting the input signal and the input voltage signal of the differential type supplied from the reference power supply unit 10 into a differential output current including an operational amplifier characteristic for amplifying the input signal; A frequency mixer 30 for mixing and converting an input signal frequency from the voltage-current converter 20 and a frequency of a clock signal applied from the outside; And an output signal generator 40 which receives the frequency-converted current from the frequency mixer 30 and generates an output voltage signal through an output load resistance, and calculates the voltage in the voltage-current generator 20. The high band characteristic of the high band characteristic section connected between the amplifier 21 circuit and the voltage-to-current converter 22 reduces the voltage gain and the DC offset and generates a differential output current accordingly.
Description
본 발명은 아날로그 신호 처리에 있어 집적회로로 구현되는 고속 동작의 주파수 혼합기 회로에 관한 것으로서, 구체적으로는 고속의 동작 영역에서 DC 오프셋 특성을 개선하여 저 전력을 실현하며, 하나의 낮은 대역에서 다른 높은 대역으로 신호 주파수를 변환할 수 있게 하는 고 대역통과 특성에 의해 DC 오프셋 특성을 개선한 주파수 혼합기 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high speed operation frequency mixer circuit implemented as an integrated circuit in analog signal processing. Specifically, the present invention provides low power by improving DC offset characteristics in a high speed operating region, and achieves high power in one low band and another high. The present invention relates to a frequency mixer circuit in which the DC offset characteristic is improved by a high bandpass characteristic that enables the signal frequency to be converted into a band.
종래 소자의 동작 속도가 빠르고 상호 컨덕턴스(transconductance)가 큰 BJT나 MESFET 등의 소자 기술을 사용하여 고속의 주파수 혼합기를 구현하는 것이 일반적인 경향이었다.It has been common practice to implement high-speed frequency mixers using device technologies such as BJT and MESFETs, which have high operating speeds and high transconductance.
그러나, 점차로 집적 회로 소자 기술이 발전됨에 따라 집적도에 유리한 MOS 트랜지스터를 사용하여 이와 같은 주파수 혼합기를 구현하여야 하는 필요성이 증대하고 있지만, MOS 소자의 경우, 소자의 속도 및 상호 컨덕턴스가 상대적으로 낮기 때문에 종래의 회로 기술을 사용하게 되면 고속 동작을 구현하기가 어려워지며, 전력 소모가 증가하게 된다.However, as the integrated circuit device technology is gradually developed, the necessity of implementing such a frequency mixer using an MOS transistor that is advantageous for integration is increasing. However, in the case of the MOS device, the speed and the mutual conductance of the device are relatively low. Using circuit technology makes it difficult to achieve high-speed operation and increases power consumption.
또한, MOS 소자의 경우는 낮은 출력 임피던스를 갖는 부하(load)에 대하여 원하는 주파수의 동작 영역 및 선형성이 가능하게 하기 위해서는 별도의 부가 부품을 사용하여야한다.In addition, in the case of the MOS device, a separate additional component must be used to enable an operating range and linearity of a desired frequency with respect to a load having a low output impedance.
특히, 하나의 낮은 대역에서 다른 높은 대역으로 신호 주파수를 변환할 수 있게 하는 역할을 하는 무선 통신 단말기의 송신부에서의 주파수 혼합기는, 인접하는 디지털-아날로그 신호변환기 및 주파수 여과기 등의 회로에서의 DC 성분이 그대로 인가되어 DC 오프셋 특성의 열화를 가져오는 문제점들이 있게된다.In particular, the frequency mixer at the transmitter of a wireless communication terminal, which serves to convert signal frequencies from one low band to another high band, is a DC component in circuits such as adjacent digital-to-analog signal converters and frequency filters. This is applied as it is, there are problems that lead to deterioration of the DC offset characteristics.
이로부터, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 고 대역 통과특성을 이용하여 DC 오프셋을 최소화함으로써 외부의 입력 신호 전압 값에 영향을 받지 않고 양호한 DC 오프셋 특성을 가지며 그 구조가 간단하여 전력소모가 적은 집적 회로로 구현되는 고속 동작의 주파수 혼합기 회로의 제공을 목적으로 한다.From this, the present invention has been made to solve the problems of the prior art as described above, by minimizing the DC offset using a high band pass characteristic has a good DC offset characteristics without being affected by external input signal voltage value It is an object of the present invention to provide a high speed operation frequency mixer circuit implemented in an integrated circuit with low power consumption due to its simple structure.
도 1 은 본 발명에 따른 주파수 혼합기 회로의 기본 구조도이고,1 is a basic structural diagram of a frequency mixer circuit according to the present invention,
도 2 는 도 1 의 주파수 혼합기 회로의 기본 구조도중, 전압-전류 변환부에 포함된 폴디드(folded) 구조의 연산증폭기 회로를 구체적으로 도시한 것이고,FIG. 2 is a detailed view illustrating an operational amplifier circuit of a folded structure included in a voltage-current converter of the frequency mixer circuit of FIG. 1;
도 3 은 도 1 의 주파수 혼합기 회로의 기본 구조도중, 연산증폭기를 제외한 전압-전류 변환부 및 이와 접속되는 주파수 혼합부를 구체적인 회로로 도시한 것이고,FIG. 3 is a circuit diagram illustrating a voltage-current converter excluding an operational amplifier and a frequency mixer connected thereto in a basic circuit diagram of the frequency mixer circuit of FIG.
도 4 는 도 3 의 전압-전류 변환부의 보다 구체적인 회로가 주파수 혼합부와 접속된 상태를 도시한 것이다.4 illustrates a state in which a more specific circuit of the voltage-current converter of FIG. 3 is connected to a frequency mixing unit.
*. 도면의 주요 부분에 대한 부호의 설명*. Explanation of symbols for the main parts of the drawings
10 : 입력 신호 및 기준 전압 공급부10: input signal and reference voltage supply
20 : 전압-전류 변환부20: voltage-current converter
30 : 주파수 합성부30: frequency synthesizer
40 : 출력 신호 발생부40: output signal generator
상기한 목적을 달성하기 위하여 본 발명은, 고속 동작 영역의 주파수 합성을 위한 주파수 혼합기 회로에 있어서, 외부로부터 공급받은 입력 신호 및 기준 전원을 차동 형태의 입력 전압 신호와 기준 전압으로 변환하는 입력 신호 및 기준 전원 공급부(10); 상기 입력 신호 및 기준 전원 공급부(10)로부터 공급된 차동 형태의 입력 전압 신호를 증폭하는 연산증폭기 특성을 포함하여 차동 출력 전류로 변환하는 전압-전류 변환부(20); 상기 전압-전류 변환부(20)로부터의 입력 신호 주파수와외부로부터 인가받은 클럭 신호의 주파수를 혼합하여 변환하는 주파수 혼합부(30) 및; 상기 주파수 혼합부(30)로부터 주파수가 변환된 전류를 공급받아 출력 부하 저항을 통한 출력 전압 신호를 발생하는 출력 신호 발생부(40)를 포함하여 이루어지고, 상기 전압-전류 발생부(20)에서 연산증폭기(21) 회로와 전압-전류 변환기(22) 사이에 접속된 고 대역 특성부의 고 대역 특성에 의해 전압 이득 및 DC 오프셋을 축소하고 이에 따른 차동 출력 전류를 발생하는 것을 특징으로 하여 구성된다.In order to achieve the above object, the present invention provides a frequency mixer circuit for frequency synthesis in a high speed operation region, the input signal for converting the input signal and the reference power supplied from the outside into an input voltage signal and a reference voltage of the differential type and A reference power supply 10; A voltage-current converter 20 for converting the input signal and the input voltage signal of the differential type supplied from the reference power supply unit 10 into a differential output current including an operational amplifier characteristic for amplifying the input signal; A frequency mixer 30 for mixing and converting an input signal frequency from the voltage-current converter 20 and a frequency of a clock signal applied from the outside; Including the output signal generator 40 for receiving the frequency-converted current from the frequency mixing section 30 to generate an output voltage signal through the output load resistance, the voltage-current generator 20 The high band characteristic of the high band characteristic portion connected between the operational amplifier 21 circuit and the voltage-to-current converter 22 reduces the voltage gain and the DC offset, and generates a differential output current accordingly.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 1 은 본 발명에 따른 주파수 혼합기 회로의 기본 구조도이고, 도 2 는 도 1 의 주파수 혼합기 회로의 기본 구조도중, 전압-전류 변환부(20)에 포함된 폴디드(folded) 구조의 연산증폭기 회로로 구체적으로 도시한 것이고, 도 3 은 도 1 의 주파수 혼합기 회로의 기본 구조도중, 연산증폭기(21) 회로를 제외한 전압-전류 변환부 및 이와 접속되는 주파수 혼합부를 구체적인 회로로 도시한 것이고, 도 4 는 도 3 의 전압-전류 변환부의 보다 구체적인 회로가 주파수 혼합부와 접속된 상태를 도시한 것이다.FIG. 1 is a basic structural diagram of a frequency mixer circuit according to the present invention, and FIG. 2 is a operational amplifier circuit having a folded structure included in the voltage-current converter 20 in the basic structural diagram of the frequency mixer circuit of FIG. 1. 3 illustrates a voltage-current converter except for the operational amplifier 21 circuit and a frequency mixer connected thereto in a basic circuit diagram of the frequency mixer circuit of FIG. 1, and FIG. 4. 3 illustrates a state in which a more specific circuit of the voltage-current converter of FIG. 3 is connected to the frequency mixer.
본 발명의 주파수 혼합기 회로는, 입력 신호 및 기준 전원 공급부(10), 전압-전류 변환부(20), 주파수 혼합부(30), 및 출력 신호 발생부(40)로 크게 나누어 진다.The frequency mixer circuit of the present invention is largely divided into an input signal and a reference power supply unit 10, a voltage-current converter 20, a frequency mixer 30, and an output signal generator 40.
입력 신호 및 기준 전원 공급부(10)는 외부로부터 입력 신호 및 기준 전원을 공급받아 전압-전류 변환부(20)에 차동 형태의 입력 전압 신호를 공급한다.The input signal and the reference power supply 10 receive an input signal and a reference power from the outside to supply the input voltage signal in a differential form to the voltage-current converter 20.
전압-전류 변환부(20)는 폴디드(folded) 구조로 된 하나의 연산증폭기(21) 및 전류원 트랜지스터와 조절 저항렬 및 소오스 폴로워 트랜지스터로 구성되어, 입력 신호 및 기준 전원 공급부(10)로부터 차동 형태의 입력 전압 신호와 기준 전압를 공급받아 되돌림 저항, 조절 저항렬의 비 및 밀러(Miller) 커패시터(또는 반전 커패시터)의 연결에 의해 오프셋 전압을 최소화하고 이에 해당하는 차동 출력 전류를 발생하여 주파수 혼합부(30)에 공급한다.The voltage-current converter 20 is composed of a single operational amplifier 21 having a folded structure, a current source transistor, a regulating resistor string and a source follower transistor, and the input signal and the reference power supply unit 10 are provided. The input voltage signal and the reference voltage of the differential type are supplied to reduce the offset voltage and generate the corresponding differential output current by combining the return resistor, the ratio of the regulating resistor, and the Miller capacitor (or inverting capacitor). It supplies to the part 30.
주파수 혼합부(30)는 외부로부터 높은 주파수의 클럭 신호(VLO)를 인가받아 입력신호에 대해 더블 밸런스드(double balanced) 형태의 구조에 의해 주파수를 혼합하여 변환한다.The frequency mixer 30 receives a clock signal VLO having a high frequency from the outside and mixes and converts frequencies by a double balanced structure with respect to the input signal.
출력 신호 발생부(40)는 주파수 혼합부(30)로부터 주파수가 변환된 전류를 공급받아 출력 부하 저항을 통한 출력 전압 신호를 발생한다.The output signal generator 40 receives a frequency-converted current from the frequency mixer 30 to generate an output voltage signal through the output load resistor.
본 발명의 동작을 보다 상세히 살펴보면, 도 3 의 본 발명에 사용되는 입력신호(Vin)가 먼저 입력 신호 및 기준 전원 공급부(10)의 DC 결합 커패시터 C₁및 C₁' 를 통해 외부로부터 전압-전류 변환부(20)의 입력으로 인가된다.Looking at the operation of the present invention in more detail, the input signal (Vin) used in the present invention of Figure 3 first through the DC coupling capacitors C 'and C' of the input signal and the reference power supply 10 from the outside voltage-current converter Is applied as an input of (20).
입력 신호 및 기준 전원 공급부(10)의 출력 신호는 전압-전류 변환부(20)의 입력 전압 신호로 차동 형태로 인가되어 전압-전류 변화부의 입력단 증폭기(21)에 의해 신호가 증폭된다. 이때, 입력 신호 및 기준 전원 공급부(10)와 전압-전류 변환부(20)사이에서 입력단 커패시터 C₁및 C₁', 되돌림 커패시터 C₂및 C₂' 와 되돌림 저항 R₂및 R₂' 그리고 조절 저항렬 Rc = {(k-1)R₁ + R₁} 의 연결 접속에 의해 전압 이득 및 DC 오프셋을 축소한다.The input signal and the output signal of the reference power supply unit 10 are differentially applied to the input voltage signal of the voltage-current converter 20 to amplify the signal by the input terminal amplifier 21 of the voltage-current change unit. At this time, between the input signal and the reference power supply 10 and the voltage-to-current converter 20, the input capacitors C₁ and C₁ ', the return capacitors C₂ and C₂' and the return resistors R₂ and R₂ 'and the regulating resistor array Rc = {( k-1) R₁ + R₁} to reduce the voltage gain and DC offset.
즉, 전압-전류 변환부(20)에서 폴디드 구조로 된 연산증폭기(21)의 최초의 입력단과 전압-전류 변환기(22)의 출력단 사이의 임피던스에 의한 전달 함수는 다음의 수학식 1과 같게된다.That is, the transfer function by impedance between the first input terminal of the operational amplifier 21 having the folded structure in the voltage-current converter 20 and the output terminal of the voltage-current converter 22 is expressed by Equation 1 below. do.
여기서,,here, ,
이다.to be.
수학식 1 은 고 대역 통과 특성을 가지므로 DC 성분을 제거하는 것을 의미한다.Equation 1 means that the DC component is removed because it has a high band pass characteristic.
또한, C₁= C₂= 1, sC₂+ 1/(R2+(k-1)R1= 0 로 하면 s = 1/R₂C₂이므로 되돌림되는 저항 및 커패시터의 크기에 따라 통과대역을 정할 수 있다.In addition, if C₁ = C₂ = 1, sC₂ + 1 / (R 2 + (k-1) R 1 = 0, s = 1 / R₂C₂, so the passband can be determined according to the size of the resistor and capacitor returned.
도 3 에서의 전압-전류 변환부(20)의 출력단에 연결된 조절 저항 렬 Rc 는 (k-1)R₁와 R₁의 일정 비로 태핑(tapping)하여 이들 저항에 흐르는 전류의 크기를 조절하여 뒷 단의 주파수 혼합부(30)에 차동 형태의 전류를 공급함으로써 외부의 클럭 신호와 출력 전류 신호에 대해 그 주파수를 혼합한다.The regulating resistor column Rc connected to the output terminal of the voltage-to-current converter 20 in FIG. 3 taps at a constant ratio of (k-1) R₁ and R₁ to adjust the magnitude of the current flowing through these resistors. By supplying a differential type current to the frequency mixing section 30, the frequency is mixed with respect to the external clock signal and the output current signal.
즉, 커먼 모드(common mode) 전압 VCM 에 대하여 조절 저항 렬에서 1/k 지점에서의 DC 전압 크기 Vo' 는 Vo 에 대하여 다음의 수학식 2와 같게 된다.That is, the DC voltage magnitude Vo 'at the 1 / k point in the regulating resistance column with respect to the common mode voltage VCM becomes as shown in Equation 2 below for Vo.
이 때, 흐르는 전류는 다음의 수학식 3과 같게된다.At this time, the flowing current becomes as shown in Equation 3 below.
또 전체 조절 저항 렬의 1/2 저항크기인 Rc 에 흐르는 전류의 크기는 다음의 수학식 4와 같게된다.In addition, the magnitude of the current flowing in Rc, which is half the resistance of the entire regulating resistance column, is expressed by Equation 4 below.
여기서 Rc =kR₁이다.Where Rc = kR '.
여기서, 조절 저항 렬은 커패시터에 의한 밀러(Miller) 커패시터 혹은 저항에 의한 역 밀러(inverse Miller)로서 위의 배수 k 에 따라 구체적으로 실시할 수 있다.Here, the regulating resistor array may be specifically implemented according to the above multiple k as a Miller capacitor by a capacitor or an inverse Miller by a resistor.
따라서, 조절 저항 렬의 크기에 따라 인가되는 DC 전압을 최소화하여 출력 전류를 발생하여 주파수 혼합부(30)로 인가함으로써 DC 오프셋 특성을 개선할 수있다는 장점을 가지고 있다.Accordingly, the DC offset characteristic can be improved by minimizing the DC voltage applied according to the size of the control resistor column to generate the output current and apply the generated current to the frequency mixer 30.
주파수 혼합부(30)의 출력 전류는 더블 밸런스드(double balanced)구조에 의해 클럭과 전류 주파수 혼합이 되고 출력 신호 발생부(40)에 인가되어 출력 부하 저항 RL 및 RL' 에 의해 출력 전압 신호가 된다.The output current of the frequency mixing section 30 is mixed with the clock and current frequency by a double balanced structure, and is applied to the output signal generating section 40 to become an output voltage signal by the output load resistors RL and RL '. .
도 4 는 전압-전류 변환기의 구체적인 회로로서 전류 및 입출력 전압의 관계는 다음의 수학식 5 및 수학식 6 과 같게된다.4 is a specific circuit of the voltage-to-current converter, and the relationship between the current and the input / output voltage is as shown in Equations 5 and 6 below.
위에서 양호한 실시 예에 근거하여 이 발명을 설명하였지만, 이러한 실시 예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시 예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화 예나 변경 예 또는 조절 예를 모두 포함하는 것으로 해석되어야 할 것이다.While the invention has been described above based on the preferred embodiments thereof, these embodiments are intended to illustrate rather than limit the invention. It will be apparent to those skilled in the art that various changes, modifications, or adjustments to the above embodiments can be made without departing from the spirit of the invention. Therefore, the protection scope of the present invention will be limited only by the appended claims, and should be construed as including all such changes, modifications or adjustments.
이상과 같이 본 발명에 의하면, DC 오프셋 특성을 개선하여 주파수 혼합기의 성능을 안정화할 수 있으며, 주변에 연결되는 필터 또는 디지털-아날로그 신호변환기로부터 인가될 수 있는 클럭 피드 드루(feedthrough) 성분을 최소화 할 수 있다. 또한, CMOS 회로기술로 소비전력을 최소화 할 수 있다.According to the present invention as described above, it is possible to stabilize the performance of the frequency mixer by improving the DC offset characteristics, and to minimize the clock feedthrough components that can be applied from a filter or a digital-analog signal converter connected to the periphery. Can be. In addition, CMOS circuit technology can minimize power consumption.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003866A KR100358358B1 (en) | 2000-01-27 | 2000-01-27 | Upconversion mixer for improving dc offset by high pass filtering characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003866A KR100358358B1 (en) | 2000-01-27 | 2000-01-27 | Upconversion mixer for improving dc offset by high pass filtering characteristic |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010076615A KR20010076615A (en) | 2001-08-16 |
| KR100358358B1 true KR100358358B1 (en) | 2002-10-25 |
Family
ID=19641885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000003866A KR100358358B1 (en) | 2000-01-27 | 2000-01-27 | Upconversion mixer for improving dc offset by high pass filtering characteristic |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100358358B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101013381B1 (en) | 2008-11-20 | 2011-02-14 | 한양대학교 산학협력단 | Frequency mixer |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574470B1 (en) * | 2004-06-21 | 2006-04-27 | 삼성전자주식회사 | Linear mixer containing current amplifiers |
| KR100763845B1 (en) | 2006-04-25 | 2007-10-05 | 삼성전자주식회사 | Apparatus for dc offset cancellation |
| KR101043416B1 (en) * | 2010-06-07 | 2011-06-22 | 한국과학기술원 | Mixer and driving method thereof |
| TWI692197B (en) * | 2018-12-07 | 2020-04-21 | 立積電子股份有限公司 | Mixer module |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02274106A (en) * | 1989-04-17 | 1990-11-08 | Matsushita Electric Ind Co Ltd | Mixer circuit |
| EP0565299A1 (en) * | 1992-04-07 | 1993-10-13 | Hughes Aircraft Company | Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits |
-
2000
- 2000-01-27 KR KR1020000003866A patent/KR100358358B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02274106A (en) * | 1989-04-17 | 1990-11-08 | Matsushita Electric Ind Co Ltd | Mixer circuit |
| EP0565299A1 (en) * | 1992-04-07 | 1993-10-13 | Hughes Aircraft Company | Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101013381B1 (en) | 2008-11-20 | 2011-02-14 | 한양대학교 산학협력단 | Frequency mixer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010076615A (en) | 2001-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100374929B1 (en) | Mixer | |
| US5768700A (en) | High conversion gain CMOS mixer | |
| JP3318725B2 (en) | Analog filter circuit | |
| US6549074B2 (en) | Transconductance amplifier, filter using the transconductance amplifier and tuning circuitry for transconductance amplifier in the filter | |
| WO1991007814A1 (en) | Fully differential cmos power amplifier | |
| US7348911B2 (en) | Common mode management between a current-steering DAC and transconductance filter in a transmission system | |
| KR101470509B1 (en) | A low voltage mixter with improved gain and linearity | |
| EP1704649A1 (en) | Versatile baseband signal input current splitter | |
| KR100358358B1 (en) | Upconversion mixer for improving dc offset by high pass filtering characteristic | |
| US7425868B2 (en) | Apparatus and method for canceling DC output offset | |
| US4947135A (en) | Single-ended chopper stabilized operational amplifier | |
| US8274320B2 (en) | Signal processing circuit with improved linearity | |
| US8588721B2 (en) | Dual mode receiver channel select filter | |
| EP0589676B1 (en) | Variable voltage to current conversion circuit | |
| US7327997B2 (en) | High order trans-impedance filter with a single operational amplifier | |
| JP2005528836A (en) | Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal | |
| US7782127B2 (en) | Multi-mode reconstruction filter | |
| JP4393926B2 (en) | Mixer circuit | |
| KR100456238B1 (en) | Frequency up conversion mixer of CMOS device | |
| KR20060090032A (en) | Ultra wide band filter for using cross-coupled transistor pair | |
| US11128258B2 (en) | Mixer circuitry | |
| JP3885874B2 (en) | Filter circuit using equivalent inductor circuit | |
| JP2001339275A (en) | Filter circuit and detecting circuit using the same | |
| Elwan et al. | A novel digitally controlled CMOS current follower for low voltage low power applications | |
| US20060211397A1 (en) | Analogue mixer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130923 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140926 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150925 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160927 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170927 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 17 |