JPH0455971A - バスアービタ - Google Patents
バスアービタInfo
- Publication number
- JPH0455971A JPH0455971A JP16725490A JP16725490A JPH0455971A JP H0455971 A JPH0455971 A JP H0455971A JP 16725490 A JP16725490 A JP 16725490A JP 16725490 A JP16725490 A JP 16725490A JP H0455971 A JPH0455971 A JP H0455971A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- priority order
- circuit
- bus
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000750 progressive effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は複数のデバイス間でデータ伝送を行う場合に、
バス獲得要求の出されたデバイスにバスを割り付けるバ
スアービタに関する。
バス獲得要求の出されたデバイスにバスを割り付けるバ
スアービタに関する。
従来の技術
従来のバスアービタには、次の２つの方法のものが存在
している。
している。
第１の方法を用いたバスアービタはデバイスに固有の優
先順位を割り付けるものであり、第２の方法を用いたバ
スアービタはデバイスの優先順位を可変にし、最新にバ
スを獲得したデバイスの優先順位を最下位にするもので
ある。
先順位を割り付けるものであり、第２の方法を用いたバ
スアービタはデバイスの優先順位を可変にし、最新にバ
スを獲得したデバイスの優先順位を最下位にするもので
ある。
上記第１の方法は、バス獲得要求に優先順位があらかじ
め定められているため、アーとりは高い優先順位のバス
獲得要求に対して使用許可を発行するように構成されて
いる。
め定められているため、アーとりは高い優先順位のバス
獲得要求に対して使用許可を発行するように構成されて
いる。
また、上記第２の方法は、使用許可をフィードバックし
、最新４こ使用を許可されたデバイスの優先順を最下位
にし、それ以外のデバイスの優先順を１つ繰り上げるよ
うに構成されている。このため、アーとりは常に全デバ
イスの優先順位を記憶しておく必要がある。
、最新４こ使用を許可されたデバイスの優先順を最下位
にし、それ以外のデバイスの優先順を１つ繰り上げるよ
うに構成されている。このため、アーとりは常に全デバ
イスの優先順位を記憶しておく必要がある。
第３図（ａ） 、 （ｂ）は上記した第２の方法を用い
たバスアービタにおける優先順の状態遷移の一例を示す
図である。第３図（ａ）は、バス獲得要求前におけるデ
バイスＡ−Ｈの優先順位を示す図である。第３図（ｂ）
は、デバイスＣでバス獲得要求が発生し、アービタがデ
バイスＣに使用許可を発行した後の優先順位を示す図で
ある。第３図（ａ）。
たバスアービタにおける優先順の状態遷移の一例を示す
図である。第３図（ａ）は、バス獲得要求前におけるデ
バイスＡ−Ｈの優先順位を示す図である。第３図（ｂ）
は、デバイスＣでバス獲得要求が発生し、アービタがデ
バイスＣに使用許可を発行した後の優先順位を示す図で
ある。第３図（ａ）。
（ｂ）から明らかなように、使用許可を与えられたデバ
イスＣの優先順は最下位になり、デバイスＣより優先度
の低かったデバイスＤとデバイスＥの優先順が上がり、
それぞれ１つずつ高位に配置されている。
イスＣの優先順は最下位になり、デバイスＣより優先度
の低かったデバイスＤとデバイスＥの優先順が上がり、
それぞれ１つずつ高位に配置されている。
発明が解決しようとする課題
しかしながら、上記第１の方法では、デバイスごとの優
先度が均一でないため、上位のデバイスにバスを占有さ
れ、下位のデバイスがバスの使用権を得難いという問題
があった。
先度が均一でないため、上位のデバイスにバスを占有さ
れ、下位のデバイスがバスの使用権を得難いという問題
があった。
また、上記第２の方法では、優先度は平均化するが、全
デバイスの優先順を記憶し、必要に応じて書き換えるた
め、ハードウェアが複雑で大きくなるという問題があっ
た。
デバイスの優先順を記憶し、必要に応じて書き換えるた
め、ハードウェアが複雑で大きくなるという問題があっ
た。
本発明はこのような従来の問題を解決するものであり、
小さなハードウェアで、バス獲得の優先度を平均化する
ことのできる優れたバスアービタを提供することを目的
とするものである。
小さなハードウェアで、バス獲得の優先度を平均化する
ことのできる優れたバスアービタを提供することを目的
とするものである。
課題を解決するための手段
本発明は上記目的を達成するために、使用許可が与えら
れたデバイスの優先順を最高位とし、該デバイスと比べ
て優先順が低いデバイスを、その中では優先順を変更す
ることなく、最高位に続く高位に配し、該デバイスと比
べて優先順が高いデバイスを、その中では優先順を変更
することなく下位に配するように、優先順の順おくりを
する機能を設け、簡単なハードウェアでデバイスの優先
度を平均化するようにしたものである。
れたデバイスの優先順を最高位とし、該デバイスと比べ
て優先順が低いデバイスを、その中では優先順を変更す
ることなく、最高位に続く高位に配し、該デバイスと比
べて優先順が高いデバイスを、その中では優先順を変更
することなく下位に配するように、優先順の順おくりを
する機能を設け、簡単なハードウェアでデバイスの優先
度を平均化するようにしたものである。
作用
したがって、本発明によれば、バス獲得要求が受信され
ると、バス獲得優先順が順おくすされるため、デバイス
の優先度を平均化することができる。
ると、バス獲得優先順が順おくすされるため、デバイス
の優先度を平均化することができる。
実施例
第１ｒＩｆＪは、本発明の実施例の構成を示すものであ
る。第１図において、１はデバイスから出力されるバス
獲得要求信号Ｓを入力するための受信回路であり、優先
順付与回路２に接続されている。
る。第１図において、１はデバイスから出力されるバス
獲得要求信号Ｓを入力するための受信回路であり、優先
順付与回路２に接続されている。
優先順付与回路２は、使用許可を与えるデバイスを法定
する判定回路３に接続されている０判定回路３は、デバ
イス番号を記憶して出力するラッチ回路４に接続されて
いる。ラッチ回路４は、外部（図示せず）に接続され、
使用の許可されたデバイス番号ＤＮを出力し、かつバス
獲得度を決める順おくり回路５に接続されている。順お
くり回路５は、優先順付与回路２に接続されている。
する判定回路３に接続されている０判定回路３は、デバ
イス番号を記憶して出力するラッチ回路４に接続されて
いる。ラッチ回路４は、外部（図示せず）に接続され、
使用の許可されたデバイス番号ＤＮを出力し、かつバス
獲得度を決める順おくり回路５に接続されている。順お
くり回路５は、優先順付与回路２に接続されている。
次に上記実施例の動作について説明する。上記実施例に
おいて、受信回路１はデバイスからのバス獲得要求信号
Ｓを受信すると、要求のあったデバイスのデバイス番号
を優先順付与回路２に対して出力する。優先順付与回路
２は、順おくり回路５より入力した優先度をもとに、バ
ス獲得要求のあったデバイスの優先順を判定回路３に対
して出力する６判定回路３は、バス獲得要求のあったデ
バイスの中から一番優先順の高いデバイスに対してバス
の使用許可を与え、そのデバイス番号ＤＮをラッチ回路
４に対して出力する。ラッチ回路４は、バスの使用を許
可されたデバイスのデバイス番号ＤＮを外部に出力する
と共に、順おくり回路５に対して出力する。順おくり回
路５は、使用許可がおりたデバイスのデバイス番号ＤＮ
をもとにして、優先度を順お（すし、優先度を優先順付
与回路３に対して出力する。
おいて、受信回路１はデバイスからのバス獲得要求信号
Ｓを受信すると、要求のあったデバイスのデバイス番号
を優先順付与回路２に対して出力する。優先順付与回路
２は、順おくり回路５より入力した優先度をもとに、バ
ス獲得要求のあったデバイスの優先順を判定回路３に対
して出力する６判定回路３は、バス獲得要求のあったデ
バイスの中から一番優先順の高いデバイスに対してバス
の使用許可を与え、そのデバイス番号ＤＮをラッチ回路
４に対して出力する。ラッチ回路４は、バスの使用を許
可されたデバイスのデバイス番号ＤＮを外部に出力する
と共に、順おくり回路５に対して出力する。順おくり回
路５は、使用許可がおりたデバイスのデバイス番号ＤＮ
をもとにして、優先度を順お（すし、優先度を優先順付
与回路３に対して出力する。
順おくり回路５の順お（り方法について次に説明する。
順おくり方法は、その前提としてあらかじめ全デバイス
の優先順位を決めてお（、そして、アービタが、バス獲
得要求信号Ｓを受信し、バス使用許可のおりたデバイス
番号を出力すると、使用許可のおりたデバイスの優先度
を最高位に配置し、かつ使用許可のおりたデバイスより
も下位にあったデバイスの優先度を、その順位関係を保
持したまま、最高位以降の優先度に繰り上げる。使用許
可のおりたデバイスより高位にあったデバイスの優先度
は、使用許可のおりる前の優先順位で最下位にあったデ
バイスの下に順次繰り下がる。
の優先順位を決めてお（、そして、アービタが、バス獲
得要求信号Ｓを受信し、バス使用許可のおりたデバイス
番号を出力すると、使用許可のおりたデバイスの優先度
を最高位に配置し、かつ使用許可のおりたデバイスより
も下位にあったデバイスの優先度を、その順位関係を保
持したまま、最高位以降の優先度に繰り上げる。使用許
可のおりたデバイスより高位にあったデバイスの優先度
は、使用許可のおりる前の優先順位で最下位にあったデ
バイスの下に順次繰り下がる。
上記した順おくり方法を式で表すと、デバイスＭ個のう
ち現在の優先順ｍ番めのデバイスの新しい優先度Ｙは、
使用許可デバイスの現在の優先順をｎとすると、次の（
１）、（２）式で表現される。
ち現在の優先順ｍ番めのデバイスの新しい優先度Ｙは、
使用許可デバイスの現在の優先順をｎとすると、次の（
１）、（２）式で表現される。
ｍ≧ｎ ならば Ｙ＝ｍ−ｎ＋ １ ＝−（１）ｍ＜
ｎ ならば Ｙ＝ｍ−ｎ＋Ｍ ・・−（２）次に、第
２図（ａ）、（ｂ）を用いて上記した優先順位の状態遷
移について、具体的に説明する。第２図（ａ）はバス獲
得要求信号受信前の優先順であり、第２図（ｂ）は使用
許可デバイス番号ＤＮ出力後の優先順を示している。５
つのデバイスＡ−Ｅの優先順が、図示するように、Ａ、
Ｂ、Ｃ，Ｄ。
ｎ ならば Ｙ＝ｍ−ｎ＋Ｍ ・・−（２）次に、第
２図（ａ）、（ｂ）を用いて上記した優先順位の状態遷
移について、具体的に説明する。第２図（ａ）はバス獲
得要求信号受信前の優先順であり、第２図（ｂ）は使用
許可デバイス番号ＤＮ出力後の優先順を示している。５
つのデバイスＡ−Ｅの優先順が、図示するように、Ａ、
Ｂ、Ｃ，Ｄ。
Ｅとなっている状態において、デバイスＣに使用許可が
おりると、優先順が更新されて、デバイスＣが最高位と
なり、デバイスＤ、Ｅと順次繰り上がる。その後に、更
新前にデバイスＣより高位にあったデバイスＡ、Ｂと続
く。
おりると、優先順が更新されて、デバイスＣが最高位と
なり、デバイスＤ、Ｅと順次繰り上がる。その後に、更
新前にデバイスＣより高位にあったデバイスＡ、Ｂと続
く。
このように、上記実施例によれば、受信回路ｌが、バス
獲得要求信号Ｓを受信する度に、優先度の順お（りが行
われるため、優先度を平均化することができるという効
果を有する。また、本アービタは、 ５Ｔ＝ｎのとき、 ＲＱ（ｎ）＝１ ならば、 ＢＧ＝ｎ−（３）という
簡単な式で表すことができる。上記（３）。
獲得要求信号Ｓを受信する度に、優先度の順お（りが行
われるため、優先度を平均化することができるという効
果を有する。また、本アービタは、 ５Ｔ＝ｎのとき、 ＲＱ（ｎ）＝１ ならば、 ＢＧ＝ｎ−（３）という
簡単な式で表すことができる。上記（３）。
（４）式において、ＳＴは使用許可を与えられたデバイ
スのデバイス番号（ＤＮ）、すなわちアービタの出力で
あり、ｍはバス獲得要求信号Ｓ＜出力したデバイスの番
号、すなわちアービタの入力であり、ＢＧは判定後のデ
バイスの番号、すなわち使用許可判定回路３の出力であ
る。 （１）、（Ｚ）式から明らかなように、優先順は
以前の状態と関係なく、使用許可を与えたデバイスの番
号からのみ生成するため、（３）、（４）式に示すよう
に、入力と出力と出力のフィードバックとによって、ア
ービタを構成することができる。したがって、ハードウ
ェアを小さく、簡単にできるという利点を有し、Ｍ個の
バス獲得要求信号Ｓを受は付けるアービタは、Ｍが小さ
い場合には、（Ｍ ＋ ｌｏｇｉＭ ）本の入力線とｌ
ｏｇ、Ｍ本の出力線をもつ読み出しメモリ１個又は一般
的なＰＬＤ１個により実現でき、さらにＭが大きい場合
には、（Ｍ／ ｎ ＋ ｌｏｇ＝Ｍ ）本の入力線とｌ
ｏｇｉＭ本の出力線をもつ読み出しメモリｎ個又は一般
的なＰＬＤをｎ個用いることにより、本アービタを実現
できるという優れた効果を有する。
スのデバイス番号（ＤＮ）、すなわちアービタの出力で
あり、ｍはバス獲得要求信号Ｓ＜出力したデバイスの番
号、すなわちアービタの入力であり、ＢＧは判定後のデ
バイスの番号、すなわち使用許可判定回路３の出力であ
る。 （１）、（Ｚ）式から明らかなように、優先順は
以前の状態と関係なく、使用許可を与えたデバイスの番
号からのみ生成するため、（３）、（４）式に示すよう
に、入力と出力と出力のフィードバックとによって、ア
ービタを構成することができる。したがって、ハードウ
ェアを小さく、簡単にできるという利点を有し、Ｍ個の
バス獲得要求信号Ｓを受は付けるアービタは、Ｍが小さ
い場合には、（Ｍ ＋ ｌｏｇｉＭ ）本の入力線とｌ
ｏｇ、Ｍ本の出力線をもつ読み出しメモリ１個又は一般
的なＰＬＤ１個により実現でき、さらにＭが大きい場合
には、（Ｍ／ ｎ ＋ ｌｏｇ＝Ｍ ）本の入力線とｌ
ｏｇｉＭ本の出力線をもつ読み出しメモリｎ個又は一般
的なＰＬＤをｎ個用いることにより、本アービタを実現
できるという優れた効果を有する。
発明の効果
本発明は上記実施例より明らかなように、優先順の更新
を簡単化したものであり、ハードウェアを小型化できる
という利点を有する。さらに、バス獲得要求信号を受信
する度に、優先順を更新するため、デバイスごとの優先
度を平均化することができるという効果を有する。
を簡単化したものであり、ハードウェアを小型化できる
という利点を有する。さらに、バス獲得要求信号を受信
する度に、優先順を更新するため、デバイスごとの優先
度を平均化することができるという効果を有する。
第１図は本発明の実施例におけるバスアービタの構成を
示すブロック図、第２図（ａ） 、 （ｂ）は第１図に
示すバスアーとりにおけるバス獲得に関する優先順の状
態遷移を示す説明図、第３図（ａ） 、 （ｂ）は従来
のバスアーとりにおけるバス獲得に関する優先順の状態
遷移を示す説明図である。 １・・・受信回路、２・・・優先順付与回路、３・・・
判定回路、４・・・ラッチ回路、５山順おくり回路。 代理人 弁理士 粟野重孝 はが１名 第１図 第２図 第 図 （ａ）
示すブロック図、第２図（ａ） 、 （ｂ）は第１図に
示すバスアーとりにおけるバス獲得に関する優先順の状
態遷移を示す説明図、第３図（ａ） 、 （ｂ）は従来
のバスアーとりにおけるバス獲得に関する優先順の状態
遷移を示す説明図である。 １・・・受信回路、２・・・優先順付与回路、３・・・
判定回路、４・・・ラッチ回路、５山順おくり回路。 代理人 弁理士 粟野重孝 はが１名 第１図 第２図 第 図 （ａ）
Claims (1)
- （１）複数のデバイスから出力されるバス獲得要求信号
を受信して、バス獲得信号を出力したデバイスの番号を
出力する受信手段と、受信手段から入力されたデバイス
番号が指示するデバイスの優先順を参照して出力する優
先順付与手段と、優先順付与手段から入力された優先順
に基づいて、最も優先順の高いデバイスにバス使用許可
を与えるため、そのデバイスのデバイス番号を出力する
判定手段と、判定手段から出力されたデバイス番号を入
力し、該デバイス番号を最高位の優先順に配置し、該デ
バイス番号のデバイスよりも優先順が下位にあったデバ
イスをその中では順位を変更することなく最高位に続く
高位の優先順に配置し、さらに該デバイス番号のデバイ
スよりも優先順が上位にあったデバイスをその中では順
位を変更することなく下位の優先順に配置し、更新され
た優先順を上記優先順付与手段に出力する順おくり手段
とから構成されたことを特徴とするバスアービタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16725490A JPH0455971A (ja) | 1990-06-25 | 1990-06-25 | バスアービタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16725490A JPH0455971A (ja) | 1990-06-25 | 1990-06-25 | バスアービタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0455971A true JPH0455971A (ja) | 1992-02-24 |
Family
ID=15846324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16725490A Pending JPH0455971A (ja) | 1990-06-25 | 1990-06-25 | バスアービタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0455971A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5695730A (en) * | 1994-09-26 | 1997-12-09 | Nippon Paper Industries Co., Ltd. | Process for preparing silicic acid hydrate |
-
1990
- 1990-06-25 JP JP16725490A patent/JPH0455971A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5695730A (en) * | 1994-09-26 | 1997-12-09 | Nippon Paper Industries Co., Ltd. | Process for preparing silicic acid hydrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672536A (en) | Arbitration method and device for allocating a shared resource in a data processing system | |
| CA1104226A (en) | Computer useful as a data network communications processor unit | |
| US5412788A (en) | Memory bank management and arbitration in multiprocessor computer system | |
| US4320457A (en) | Communication bus acquisition circuit | |
| US5546548A (en) | Arbiter and arbitration process for a dynamic and flexible prioritization | |
| US6516369B1 (en) | Fair and high speed arbitration system based on rotative and weighted priority monitoring | |
| RU2110838C1 (ru) | Устройство для оптимизации организации доступа к общей шине во время передачи данных с прямым доступом к памяти | |
| US5239651A (en) | Method of and apparatus for arbitration based on the availability of resources | |
| US4374414A (en) | Arbitration controller providing for access of a common resource by a duplex plurality of central processing units | |
| JPH07244635A (ja) | バス使用権調停回路及び方法 | |
| US4374413A (en) | Arbitration controller providing for access of a common resource by a plurality of central processing units | |
| GB1593885A (en) | Data processing system | |
| US3638198A (en) | Priority resolution network for input/output exchange | |
| JPH0773137A (ja) | 多レベル・バス・アービトレーションのための方法、アダプタおよびシステム | |
| EP1439467B1 (en) | System and method for allocating a plurality of sources to a plurality of channels | |
| US7664901B2 (en) | Data processing apparatus and method for arbitrating access to a shared resource | |
| US5142682A (en) | Two-level priority arbiter generating a request to the second level before first-level arbitration is completed | |
| JPH0359634B2 (ja) | ||
| AU611964B2 (en) | Inter and intra priority resolution network for an asynchronous bus system | |
| US6321309B1 (en) | Memory arbitration scheme with circular sequence register | |
| US4376975A (en) | Arbitration controller providing for access of a common resource by a plurality of central processing units | |
| JPH0455971A (ja) | バスアービタ | |
| EP0130471A2 (en) | Interface controller for connecting multiple asynchronous buses and data processing system including such controller | |
| JPS58154059A (ja) | 並列処理システムのメモリアクセス方式 | |
| EP1016974B1 (en) | A fair and high speed arbitration system based on rotative and weighted priority monitoring |