JPH0455958A - メモリカードシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は携行の容易なパーソナルコンピュータに用いて
好適なメモリカードシステムに関する。

（従来の技術） 近年、携行が容易でバッテリイにより動作可能なパーソ
ナルコンピュータが種々開発されている。この種のパー
ソナルコンピュータに於いては、外部記憶装置として、
フロッピーディスクドライブ、ハードディスク等の回転
駆動機構をもつ外部記憶だけでなく、半導体メモリチッ
プを内蔵したメモリカード等の記憶装置の使用を可能に
している。このメモリカードは、ＩＭＢ、２ＭＢ　（Ｍ
Ｂ−メガバイト）の記憶容量をもつ既存のメモリカード
から、更に記憶容量増加を図り、４ＭＢ。

８ＭＢのメモリカードが実現可能となってきた。

この際、メモリカードを実装可能とするパーソナルコン
ピュータに於いては、既存メモリカード（ＩＭＢ、２Ｍ
Ｂ）と新規メモリカード（４ＭＢ。

８ＭＢ）の双方を直接インターフェイス接続できる共用
インターフェイス機構が必要となるが、限られたピン数
のなかで、メモリ容量の増加に伴うアドレスビット数の
増加、カード種別（容量）の確認等を考慮しなければな
らず、従来のインターフェイス機構では、既存メモリカ
ード（ＩＭＢ。

２ＭＢ）に対応できても新規メモリカード（４ＭＢ、８
ＭＢ）に対応できないという問題があった。

（発明が解決しようとする課題） 上記したように、従来のパーソナルコンピュータに於け
るメモリカードインターフェイス機構に於いては、既存
メモリカード（ＩＭＢ、２ＭＢ）と、容量増加を図った
新規メモリカード（４ＭＢ。

８ＭＢ）の双方を直接インターフェイス接続できないと
いう問題があった。

本発明は上記実情に鑑みなされたもので、簡単な構成に
て、既存メモリカード（ＩＭＢ、２ＭＢ）と、容量増加
を図った新規メモリカード（４ＭＢ。

８ＭＢ）の双方を直接インターフェイス接続できる共用
インターフェイス機構をもつメモリカードシステムを提
供することを目的とする。

［発明の構成］ （課題を解決するための手段及び作用）本発明は、ｎビ
ットのアドレス信号端子をもつ第１のメモリカード（Ｉ
ＭＢ、２ＭＢの既存メモリカード）に対して、容量増加
を図った第２のメモリカード（４ＭＢ、８ＭＢの新規メ
モリカード）には、特定の第１の端子（例えば電源ピン
）をｎビットのアドレス信号端子に増加する１ビットの
増加アドレス信号端子として割付け、特定の第２の端子
（例えばグランドピン）をカード識別のための制御信号
端子に割付ける。又、上記メモリカードを使用するパー
ソナルコンピュータ本体には、上記メモリカードの実装
時に於いて上記制御信号端子の信号内容から実装メモリ
カードが上記第２のメモリカードであるか否かを判断す
る手段と、上記実装メモリカードが上記第２のメモリカ
ードであるとき上記増加アドレス信号端子を使用可能に
制御する手段とを備える。

このように、一定のビン数制限（例えば４０ピン）の中
で、既存メモリカード（ＩＭＢ、２ＭＢ）の電源ピンと
グランドピンを１本ずつ（計２本）削減して、その１本
（Ｔａ　）を新規メモリカード（４ＭＢ、８ＭＢ）のア
ドレス増加分、残る１本（Ｔｂ　）を同カード判別用の
制御信号端子にそれぞれ割り付けることにより、ＩＭＢ
、２ＭＢの既存のメモリカードに、４ＭＢ、８ＭＢの新
規なメモリカードを加えた、任意の４種のメモリカード
を実装可能にすることができる。即ち、制御信号端子Ｔ
ｂの信号（Ｓ　Ｅ　Ｌ）がハイレベルにあるとき（ＳＥ
Ｌ−１’）は、実装メモリカード（４ＭＢ又は８ＭＢの
新規メモリカード）のアドレス信号端子Ｔａを有効にし
て増加分のアドレス（Ａ９　　；４ＭＢ、８ＭＢカード
のアドレス最上位ビット）転送を許し、制御信号端子Ｔ
ｂの信号（Ｓ　Ｅ　Ｌ）がロウレベルにあるとき（ＳＥ
Ｌ−“０°）は、アドレス信号端子Ｔａを常に一定レベ
ル（ハイインピーダンス）に保持して同端子Ｔａを無効
化することにより、ＩＭＢ、２ＭＢの既存のメモリカー
ドに加え、同カードよりアドレスビット数が増加する新
規メモリカード（４ＭＢ。

８ＭＢ）のアクセスが可能となる。

（実施例） 以下図面を参照して本発明の一実施例を説明する。

第１図及び第２図は本発明の一実施例によるメモリカー
ドシステムのインターフェイス構成を示すブロック図で
ある。

ここでは、ＩＭＢ、２ＭＢの既存のメモリカードに、４
ＭＢ、８ＭＢの新規なメモリカードを加えた、任意の４
種のメモリカードを実装可能としたメモリカードインタ
ーフェイスを例にとって説明する。

図に於いて、■はパーソナルコンピュータ本体（ＰＣ本
体）、２ａは既存メモリカード（ＩＭＢ。

２ＭＢ）　　２ｂは新規メモリカード（４ＭＢ。

８ＭＢ）　、１Ｂは本体のカードスロットＣに実装（装
着）された実装メモリカード（２ａ又は２ｂ）である。

又、Ｔａはアドレス信号端子、Ｔｂは制御信号端子であ
る。ここでは、一定のビン数制限（４０ピン）の中で、
既存メモリカード（ＩＭＢ。

２ＭＢ）２ａの電源ピンとグランドピンを１本ずつ（計
２本）削減して、その１本（Ｔａ　）を新規メモリカー
ド（４ＭＢ、８ＭＢ）２ｂのアドレス増加分、残る１本
（Ｔｂ　）を同カード判別用にそれぞれ割り付ける。そ
して新規メモリカード（４ＭＢ。

８ＭＢ）２ｂでは上記カード判別用の制御信号端子Ｔｂ
をプルアップ抵抗ＲでＶｃｃレベル（例えば＋５ｖ）に
プルアップしておく。

又、３はパーソナルコンピュータ本体ｌに設けられた、
増加分のアドレス（Ａ９　　；　４ＭＢ。

８ＭＢカードのアドレス最上位ビット）を出力制御する
ドライバであり、制御信号端子Ｔｂの信号（Ｓ　Ｅ　Ｌ
）がハイレベルにあるとき（ＳＥＬ−“１“）、実装メ
モリカード（４ＭＢ又は８ＭＢの新規メモリカード２ｂ
）のアドレス信号端子Ｔａに、増加分のアドレス（Ａ９
．４ＭＢ、８ＭＢカードのアドレス最上位ビット）を出
力制御し、制御信号端子Ｔｂの信号（ＳＥＬ）がロウレ
ベルにあるとき（ＳＥＬ−“０”）、アドレス信号端子
Ｔａへのアドレス信号出力を無効化する（ここでは常時
ハイインピーダンスに保持する）。

上記構成に於いて、パーソナルコンピュータ本体ｌのカ
ードスロットＣに実装されたメモリカード１８が、新規
メモリカード（４ＭＢ、８ＭＢ）２ｂである際は、制御
信号端子Ｔｂの信号（Ｓ　Ｅ　Ｌ）がハイレベル（ＳＥ
Ｌ−１’）となり、これによりドライバ３がイネーブル
状態となって、実装メモリカード（４ＭＢ又は８ＭＢの
新規メモリカード２ａ）のアドレス信号端子Ｔａに、増
加分のアドレス（Ａ９　　；４ＭＢ、８ＭＢカードのア
ドレス最上位ビット）が出力される。又、カードスロッ
トＣに実装されたメモリカード１８が、既存メモリカー
ド（ＩＭＢ、２ＭＢ）２ａである際は、制御信号端子Ｔ
ｂの信号（ＳＥＬ）がロウレベル（ＳＥＬ−“０２）と
なり、これによりドライバ３がディセーブル状態となっ
て、アドレス信号端子Ｔａへの出力が禁止され、従来と
同様のインターフェイス接続状態となる。

このように上記実施例によれば、メモリカードの一定の
ビン数制限（例えば４０ビン）の中で、既存メモリカー
ド（ＩＭＢ、２ＭＢ）２ａの電源ビンとグランドビンを
１本ずつ（計２本）、増加分のアドレス信号端子Ｔａと
カード判別用の制御信号端子Ｔｂに置き換えて、新規メ
モリカード（４ＭＢ、８ＭＢ）２ｂとのインターフェイ
スを実現したことにより、ＩＭＢ、２ＭＢの既存メモリ
カード２ａに加えて、アドレスビットの増加した、４Ｍ
Ｂ、８ＭＢの新規メモリカード２ｂを使用でき、既存メ
モリカード２ａを有効に継続使用しつつ、任意のメモリ
容量の増加を容易に図ることができる。

第３図は上記メモリカードのインターフェイス機構をも
つパーソナルコンピュータの一構成例を示すブロック図
である。

第３図に於いて、１０はシステムバスであり、１１乃至
２８はそれぞれ同システムバスｌＯに接続される構成要
素（コンポーネント）である。これらコンポーネントの
うち、１１はシステム全体の制御を司るＣＰＵ　（メイ
ンＣＰＵ）、１２は固定プログラム等が格納されるシス
テムファームウェアＲＯＭ。

１３は処理対象となるプログラム、データ等が格納され
る主メモリを構成するＲＡＭ、１４はダイレクトメモリ
アクセス制御を行なうＤＭＡコントローラ（Ｄ　Ｍ　Ａ
　Ｃ；　Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　ＡｃｃｅｓｓＣ
ｏｎｔｒｏｌｌｅｒ　）　、１５はプログラムにより設
定可能な割込みコントローラ（Ｐ　Ｉ　Ｃ；　Ｐｒｏｇ
ｒａｍｓａｂｌｅＩｎｔｅｒｒｕｐｔ　Ｃｏｎｔｒｏｌ
ｌｅｒ　）　　１Ｂはプログラムにより設定可能なイン
ターバルタイマ（ＰＩＴ。

Ｐｒｏｇｒａａ＋ｗａｂｌｅ　Ｉｎｔｅｒｖａｌ　Ｔｉ
ｇｅｒ　）　、１７は独自の動作用電池をもつ時計モジ
ュール（ＲＴＣ；Ｒｅａｌ−Ｔｉｍｅ　Ｃ１ｏｃｋ　）
である。

１８は上記第１図及び第２図に示す既存メモリカード（
ＩＭＢ、２ＭＢ）２ａと新規メモリカード（４ＭＢ、８
ＭＢ）２ｂの共用インターフェイス機構を備えた本体の
カードスロットＣに挿抜可能なメモリカードであり、こ
こでは上記第２図（ａ）に示す、ＩＭＢ又は２ＭＢの既
存のメモリカード２ａに、４ＭＢ、８ＭＢの新規なメモ
リカード２ｂを加えた、任意の４種のメモリカードを実
装可能にしている。

１９はレジューム機能を実現するためのデータ保存域と
なるバックアップＲＡＭであり、バックアップ電源（Ｖ
　ＢＫ）が供給される。２０はフロッピィディスクコン
トローラ（ＦＤＣ）であり、ここでは２台のフロッピー
ディスクドライブ（ＦＤＤ（１）。

Ｆ　Ｄ　Ｄ（２））　３２Ａ　、　３２Ｂを制御対象と
しているが、１台のフロッピーディスクドライブ（例え
ばＦ　Ｄ　Ｄ（２）３２Ｂ　）に代えて２．５インチハ
ードディスクを実装可能とし、システムアップが容易に
図れる構成としている。２Ｉはプリンタコントローラ（
ＰＲＴ−ＣＯＮＴ）であり、例えば５インチの外部フロ
ッピィディスクドライブ３３、又はプリンタ３４等がコ
ネクタを介して選択的に接続される。２２は入出力イン
ターフェイス（ＵＡＲＴ　；Ｕｎｉｖｅｒｓａｌ　Ａｓ
ｙｎｃｈｒｏｎｏｕｓ　Ｒｅｃｅ１ｖｅｒ／Ｔｒａｎｓ
ｓｉｔｔｅｒ　）であり、必要に応じてＲ８−２３２Ｃ
インタ一フエイス機器３５等が接続される。２３はキー
ボードコントローラ（ＫＢＣ）であり、ここではＣＰＵ
ボードを実装した装置本体に一体に設けられるキーボー
ド３６の入力を制御する。２４は表示コントローラ（Ｄ
　Ｉ　Ｓ　Ｐ−ＣＯＮＴ）であり、ここでは装置本体に
回動自在に取付けられた表示部筐体に実装されるＬＣＤ
３７を表示ドライブ対象としている。２５はバックアッ
プ電源（Ｖ　ＢＫ）が供給されたビデオＲＡＭ　（ＶＲ
ＡＭ）　、２８は漢字文字コードから漢字文字パターン
を得る漢字ＲＯＭ、２７は仮名／漢字変換辞書等を実現
する辞書ＲＯＭである。２８はバーコントロールＣＰＵ
をもつ電源回路（インテリジェントパワーサプライ）３
０をシステムバス１０を介してＣＰＵＩＩに接続するた
めの電源制御インターフェイス（ＰＳ−ＩＰ）であり、
電源回路３０のパワーコントロールＣＰＵとの間でシリ
アルインターフェイスによりデータ転送を行なうための
シリアル−パラレル変換機能をもつ。２９は商用交流電
源（ＡＣ）を整流・平滑して所定電位の直流動作用電源
を得る電源アダプタ（以下ＡＣアダプタと称す）であり
、パーソナルコンピュータ本体にプラグイン接続される
。３１Ｌ　、　ＳＩＲはそれぞれ充電可能な電池により
構成された、装置本体（ＰＣ本体）に着脱可能なバック
形式のメインバッテリイ　（Ｍ−ＢＡＴＡ　、Ｍ−ＢＡ
ＴＢ　）であり、ここでは駆動時に於いて電源回路３０
の制御の下に、いずれか一方のバッテリイが使用対象（
電源供給対象）として選択され、そのバッテリイが使用
限界まで放電すると使用対象バッテリイが切替えられて
、他方のバッテリイが使用対象となる。３１Ｓは同じく
充電可能な電池により構成された本体内蔵形のサブバッ
テリイ　（Ｓ−ＢＡＴ）であり、ＲＡ　Ｍ　１３．　　
メモリカード１８．ビデオＲＡＭ２５等のバックアップ
が必要なメモリにバックアップ電源（Ｖ　ＢＫ）を供給
する。４０は機能拡張のための拡張バスコネクタ（Ｅ　
Ｂ　Ｃ）であり、例えば外部ハードディスク（外部ＨＤ
Ｄ）等が必要に応じて選択的に接続され、又は、機能拡
張のための各種コンポーネント（例えばキーボード、Ｃ
ＲＴデイスプレィ、大容量メモリ、パーソナルコンピュ
ータ装着機構等）を備えた拡張ユニットに選択的に装着
され回路結合される。４１はＨＤＤ実装タイプ（ＨＤＤ
、ＦＤＤを各１台実装）にシステムアップする際に、内
蔵ＨＤＤ　（ＨＤＣ付）をインターフェイス接続するた
めの内蔵ＨＤＤインターフェイスＣＨＤＤ−ＩＦ）であ
る。

尚、上記実施例では、ＩＭＢ、２ＭＢの既存のメモリカ
ードと、４ＭＢ、８ＭＢのメモリカードを例にとり、そ
の共用インターフェイスを示したが、これに限らず、他
のメモリ容量構成およびアドレス構成のメモリカードに
於いても本発明のインターフェイス機構を適用できる。

又、上記実施例では、既存メモリカード（ＩＭＢ、２Ｍ
Ｂ）２ａの電源ビンとグランドビンを１本ずつ（計２本
）、増加分のアドレス信号端子Ｔａとカード判別用の制
御信号端子Ｔｂに置き換えて、新規メモリカード（４Ｍ
Ｂ、８ＭＢ）２ｂとのインターフェイスを実現したが、
これに限らず他の信号端子を利用してもよい。

［発明の効果］ 以上詳記したように本発明のメモリカードシステムによ
れば、ｎビットのアドレス信号端子をもつ第１のメモリ
カード（ＩＭＢ、２ＭＢの既存メモリカード）に対して
、容量増加を図った第２のメモリカード（４ＭＢ、８Ｍ
Ｂの新規メモリカード）には、特定の第１の端子（例え
ば電源ビン）をｎビットのアドレス信号端子に増加する
１ビットの増加アドレス信号端子として割付け、特定の
第２の端子（例えばグランドピン）をカード識別のため
の制御信号端子に割付ける。又、上記メモリカードを使
用するパーソナルコンピュータ本体には、上記メモリカ
ードの実装時に於いて上記制御信号端子の信号内容から
実装メモリカードが上記第２のメモリカードであるか否
かを判断する手段と、上記実装メモリカードが上記第２
のメモリカードであるとき上記増加アドレス信号端子を
使用可能に制御する手段とを有してなる構成としたこと
により、既存のメモリカードに加え、同カードよりアド
レスビット数が増加する新規メモリカードを実装可能に
することができ、既存メモリカードを有効に継続使用し
つつ、任意のメモリ容量の増加を容易に図ることができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例に於ける各メモリカードの端子割付は状態を
示す図、第３図は本発明のメモリカードシステムを適用
したパーソナルコンピュータの構成例を示すブロック図
である。 １・・・パーソナルコンピュータ本体（ＰＣ本体）、２
　ａ−・・既存メモリカード（ＩＭＢ、２ＭＢ）　、２
ｂ・＝新規メモリカード（４ＭＢ、８ＭＢ）　、Ｃ・・
・カードスロット、Ｔａ・・・アドレス信号端子、Ｔｂ
・・・制御信号端子、３・・・ドライバ　Ａ９・・・増
加分のアドレス（４ＭＢ、８ＭＢカードのアドレス最上
位ピッ））　　ＳＥＬ・・・制御信号端子Ｔｂの信号、
１０・・・システムバス、１１・・・ＣＰＵ　（ホスト
ＣＰＵ）　　１２・・・ＲＯＭ、１３・・・ＲＡ・Ｍ、
１４・・・ＤＭＡ：７ントローラ（Ｄ　Ｍ　Ａ　Ｃ；　
Ｄｉｒｅｃｔ　ＭｅｍｏｒｙＡｃｃｅｓｓ　Ｃｏｎｔｒ
ｏｌｌｅｒ　）　　１５−割込みコントローラ（Ｐ　Ｉ
　Ｃ；　Ｐｒｏｇｒａｍｓａｂｌｅ　Ｉｎｔｅｒｒｕｐ
ｔＣｏｎｔｒｏｌｌｅｒ　）　　ＬＢ−・・インターバ
ルタイマ（Ｐ　Ｉ　Ｔ　；　Ｐｒｏｇｒａｍｍａｂｌｅ
　Ｉｎｔｅｒｖａｌ　Ｔｌｗｅｒ　）　ｓ　１７・・・
時計モジュール（ＲＴ　Ｃ；　Ｒｅａｌ−Ｔｉｍｅ　Ｃ
１ｏｃｋ　）、１８・・・実装メモリカード（２ａ又は
２ｂ）　、１９・・・バックアップＲＡＭ、２０・・・
フロッピィディスクコントローラ（ＦＤＣ）　　２１・
・・プリンタコントローラ（ＰＲＴ−ＣＯＮＴ）　　２
２・・・入出力インターフェイス（Ｕ　Ａ　ＲＴ　；　
Ｕｎｉｖｅｒｓａｌ　ＡｓｙｎｃｈｒｏｎｏｕｓＲｅｃ
ｅｌｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ　）　、２３−キ
ーボードコントｏ−５（ＫＢＣ）　、２４・・・表示コ
ントローラ（Ｄ　Ｉ　Ｓ　Ｐ−ＣＯＮＴ）　、２５・・
・ビデオＲＡＭ（ＶＲＡＭ）　、２Ｂ−・・漢字ＲＯＭ
　、　２７−・・辞書ＲＯＭ。 ２８・・・電源制御インターフェイス（ＰＳ−ＩＦ）、
２９・・・電源アダプタ（ＡＣアダプタ）、３ｏ・・・
インテリジェントパワーサプライ（電源回路）　、３１
Ｌ　。 ３１Ｒ・・・メインバッテリイ　（Ｍ−ＢＡＴＡＭ−Ｂ
ＡＴＢ）　　３１Ｓ・・・サブバッテリイ（Ｓ−ＢＡＴ
Ｔ）　、：１１２Ａ　、　８２Ｂ・・・フロッピーディ
スクドライブ（ＦＤＤ（１）、ＦＤＤ（２））　　３３
・・・外部フロッピィディスクドライブ、３４・・・プ
リンタ、３５・・・Ｒ５−２３２Ｃインタ一フエイス機
器、３６・・・キーボード、３７・・・ＬＣＤ、４０・
・・拡張バスコネクタ（ＥＢＣ）、４１・・・内蔵ＨＤ
Ｄインターフェイス（ＨＤＤ　−Ｉ　Ｆ）　、５０・・
・状態表示部。 出願人代理人　弁理士　鈴江武彦 （ａ） （ｂ）

Claims (1)

【特許請求の範囲】
1. ｎビットのアドレス信号端子をもつ第１のメモリカード
   と、同メモリカードと共通の端子構造をなし、特定の第
   １の端子をｎビットのアドレス信号端子に増加する１ビ
   ットの増加アドレス信号端子として割付け、特定の第２
   の端子をカード識別のための制御信号端子として割付け
   た第２のメモリカードと、上記メモリカードの実装時に
   於いて上記制御信号端子の信号内容から実装メモリカー
   ドが上記第２のメモリカードであるか否かを判断する手
   段と、上記実装メモリカードが上記第２のメモリカード
   であるとき上記増加アドレス信号端子を使用可能に制御
   する手段とを具備してなることを特徴とするメモリカー
   ドシステム。