JPH0454733A - Signal processing unit - Google Patents

Signal processing unit

Info

Publication number
JPH0454733A
JPH0454733A JP16419490A JP16419490A JPH0454733A JP H0454733 A JPH0454733 A JP H0454733A JP 16419490 A JP16419490 A JP 16419490A JP 16419490 A JP16419490 A JP 16419490A JP H0454733 A JPH0454733 A JP H0454733A
Authority
JP
Japan
Prior art keywords
signal
emphasis
circuit
original
estimate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16419490A
Other languages
Japanese (ja)
Other versions
JP3141090B2 (en
Inventor
Koji Fukuhara
福原 康二
Kiyoshi Tsunoda
角田 潔
Hiroshi Shizawa
志澤 弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP02164194A priority Critical patent/JP3141090B2/en
Publication of JPH0454733A publication Critical patent/JPH0454733A/en
Application granted granted Critical
Publication of JP3141090B2 publication Critical patent/JP3141090B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

PURPOSE:To ensure the estimate and correction of deterioration in the S/N in real time by superimposing a consecutive known signal onto a consecutive transmission (recording) original signal and allowing a signal reception (reproduction) device to estimate the state of deterioration in the S/N in real time based on a known noise signal whose S/N is deteriorated through a transmission path and to use a reception signal based on the estimated value. CONSTITUTION:Since a signal transmitter superimposes a known signal from a known signal generating means 10 onto an original signal SS in real time to estimate the deterioration in the characteristic through a signal transmission system 3, the known signal included in the reception signal is also subjected to the effect of the signal transmission path 3 similarly to the case with the original signal. Since a signal receiver knows a form of the known signal already, the effect on the original signal due to the deterioration in the characteristic through the signal transmission path 3 is recognized by analyzing the reception state representing the deterioration in the known signal. Thus, an adaptive filtering means 50 estimate the effect, and a signal reproduction means 52 eliminates the estimated signal and the superimposed known signal to reproduce the original signal.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テープレコーダなどの記録再生装置、または
、送信装置と受信装置を有する通信方式などの信号伝送
方式に関するものであり、特に。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a recording/reproducing device such as a tape recorder, or a signal transmission method such as a communication method having a transmitting device and a receiving device.

中間の信号伝送系統において特性劣化させられた記録系
(または送信系)からの信号のS/N劣化を改善して正
確な信号の再生(復調)を行う、信号送出装置とこの信
号送出装置に対応する信号受信装置を有する信号伝送方
式に関する。
A signal transmission device and this signal transmission device that improves the S/N deterioration of the signal from the recording system (or transmission system) whose characteristics have deteriorated in the intermediate signal transmission system and reproduces (demodulates) the signal accurately. The present invention relates to a signal transmission system having a corresponding signal receiving device.

〔従来の技術、および1発明が解決しようとする課題〕 テープレコーダなどの信号記録再生装置においては、高
い周波数領域におけるS/Nの劣化を改善するため、記
録時にヘッドなどを有する記録再生中間部において加わ
る雑音の影響を抑圧するためプリエンファシス処理を行
い、再生時にプリエンファシスに対応したデエンファシ
ス処理ヲ行って記録信号の再生処理を行っている。この
ようなプリエンファシス処理、デエンファシス処理を行
う他のものとしては、その他種々のもの、たとえば1通
信方式がある。通信方式においても、信号伝送中間系統
、たとえば、無線通信経路におけるS/N劣化を改善す
るため送信装置においてプリエンファシス処理を施し受
信装置でデエンファシス処理を行っている。
[Prior Art and Problems to be Solved by the Invention] In signal recording/reproducing devices such as tape recorders, in order to improve S/N deterioration in high frequency regions, a recording/reproducing intermediate section having a head etc. is used during recording. Pre-emphasis processing is performed to suppress the influence of noise added during playback, and de-emphasis processing corresponding to the pre-emphasis is performed during playback to perform playback processing of the recorded signal. There are various other methods that perform such pre-emphasis processing and de-emphasis processing, such as one communication system. In the communication system as well, in order to improve S/N deterioration in a signal transmission intermediate system, for example, a wireless communication path, a transmitting device performs pre-emphasis processing and a receiving device performs de-emphasis processing.

このようなエンファシス処理は通常1時定数を固定にし
て行っている。しかしながら、たとえば、テープレコー
ダにおいては、vL磁気テープ磁性体)への記録および
磁気テープからの再生において発生するヒステリシスノ
イズの影響は回避できない。このようなヒステリシスノ
イズは磁性体の種類、記録用ヘッドなどの特性によって
信号との比率(S/N)が異なる。また、記録する信号
のスペクトル分布も種々様々である。したがって。
Such emphasis processing is normally performed with a fixed time constant of 1. However, in a tape recorder, for example, the influence of hysteresis noise that occurs during recording on and reproducing from a magnetic tape (VL magnetic tape magnetic material) cannot be avoided. The ratio (S/N) of such hysteresis noise to the signal differs depending on the type of magnetic material, the characteristics of the recording head, etc. Furthermore, the spectral distribution of signals to be recorded also varies. therefore.

このような時定数を固定にしたエンファシス処理では高
周波数領域における特性劣化を最適に改善することがで
きない。
Such emphasis processing with a fixed time constant cannot optimally improve characteristic deterioration in the high frequency region.

時定数が固定であることに起因する上述の問題を改善す
るため、かりに時定数を可変にしようとすれば、再生時
に必要になるその時々の時定数を再生系に知らせなけれ
ばならない。しかしながら、通常、磁気テープにそのよ
うな時定数情報を余分に記録しなければならないから、
この方式を容易に採用することはできない。
If one attempts to make the time constant variable in order to improve the above-mentioned problem caused by the fixed time constant, it is necessary to inform the reproduction system of the time constant required at each time during reproduction. However, since such time constant information must normally be recorded on the magnetic tape,
This method cannot be easily adopted.

さらに、プリエンファシス回路およびその逆回路として
のデエンファシス回路をアンプ、抵抗器、コンデンサな
どのアナログ回路で構成した場合、このようなアナログ
回路は部品特性のばらつき、大きな温度依存性、経年変
化(劣化)などによって、プリエンファシスに対する正
確な逆特性としてのデエンファシス特性を得ることが難
しい。
Furthermore, when a pre-emphasis circuit and its inverse de-emphasis circuit are constructed from analog circuits such as amplifiers, resistors, and capacitors, such analog circuits suffer from variations in component characteristics, large temperature dependence, and aging (deterioration). ) etc., it is difficult to obtain de-emphasis characteristics as accurate inverse characteristics to pre-emphasis.

その結果、正確な信号再生ができないという問題に遭遇
する。
As a result, a problem arises in that accurate signal reproduction cannot be performed.

上述した問題は、テープレコーダなどの記録再生装置に
限らず、送信系と受信系との間の信号伝送系統において
種々の信号劣化を受ける通信系統においても同様に問題
となっている。
The above-mentioned problem is not limited to recording and reproducing devices such as tape recorders, but is also a problem in communication systems that are subject to various signal deteriorations in the signal transmission system between the transmitting system and the receiving system.

このような問題を解決するものとしては、たとえば、ゴ
ーストキャンセラーが知られている。しかしながら、ゴ
ーストキャンセラーは、送信信号が存在しない信号休止
時間にインパルスなどを送信して信号伝送系統の劣化特
性を把握する方式であるから、実際の送信信号に実時間
的に加わるS/N劣化の影響を実時間で完全に除去する
ことができない。また、ゴーストキャンセラーは、送信
信号に休止時間のない連続信号を送信するもの。
For example, a ghost canceller is known as a solution to such a problem. However, since the ghost canceller is a method that grasps the deterioration characteristics of the signal transmission system by transmitting impulses etc. during the signal pause time when no transmitted signal is present, it is possible to detect the S/N degradation that is added to the actual transmitted signal in real time. The effects cannot be completely removed in real time. Additionally, a ghost canceller transmits a continuous signal with no pauses.

たとえば、テープレコーダ、連続的に信号を送信する通
信方式などには適用できない。
For example, it cannot be applied to tape recorders or communication systems that continuously transmit signals.

したがって9本発明は、連続信号の信号伝送系統におけ
るS/N劣化を最適に改善して正確な信号を再生(また
は復調)する信号伝送方式、ならびに、この信号伝送方
式に適用される信号送出(記録)装置および信号受信(
再生)装置を提供することを目的とする。
Therefore, the present invention provides a signal transmission system that optimally improves S/N deterioration in a signal transmission system for continuous signals and reproduces (or demodulates) accurate signals, as well as a signal transmission system that is applied to this signal transmission system. recording) equipment and signal reception (
The purpose is to provide a playback) device.

〔課題を解決するための手段〕[Means to solve the problem]

上記問題を解決するため1本発明の信号伝送方式は、第
1図に示すように、@号伝送系統3をはさんで、信号送
出側1に、既知の連続信号を発生する既知信号発生手段
10.該既知連続信号を連続的な原信号に重畳する加算
手段12.および。
In order to solve the above problems, 1 the signal transmission system of the present invention, as shown in FIG. 10. Adding means 12 for superimposing the known continuous signal on the continuous original signal. and.

該加算手段から重畳信号に所定のプリエンファシス処理
を行うプリエンファシス手段14を具備する信号送出装
置を設ける。また1本発明の信号伝送方式は、信号受信
側5に、前記信号伝送系統3において劣化された受信特
性を既知信号に基づいて推定し、受信信号に加えられた
エンファシス特性を推定するため所定の適応フィルタリ
ング処理する適応フィルタリング手段50.および、該
適応フィルタリング手段の出力信号から信号送出側で原
信号に加算した既知信号に相当する信号を減じる信号再
生手段52を具備する信号再生装置を設ける。
A signal sending device is provided which includes pre-emphasis means 14 for performing pre-emphasis processing on the superimposed signal from the addition means. Furthermore, the signal transmission system of the present invention provides a signal receiving side 5 with a predetermined method for estimating the reception characteristics degraded in the signal transmission system 3 based on the known signal and estimating the emphasis characteristics added to the received signal. Adaptive filtering means 50 for performing adaptive filtering processing. Further, there is provided a signal reproducing device comprising a signal reproducing means 52 for subtracting a signal corresponding to the known signal added to the original signal on the signal sending side from the output signal of the adaptive filtering means.

なお、信号送出装置、信号受信装置はそれぞれ単独に設
けても、協働するように一体的に設けてもよい、ただし
、信号受信装置は信号送信装置に対応して動作させるも
のとする。
Note that the signal sending device and the signal receiving device may be provided independently or may be provided integrally so as to cooperate with each other, provided that the signal receiving device is operated in correspondence with the signal transmitting device.

〔作用〕[Effect]

信号送出装置において、既知信号発生手段10からの信
号伝送系統3における特性劣化を推定するための既知の
信号を原信号S、に実時間で重畳するので、受信信号に
含まれる既知信号も原信号と同じ信号伝送経路3の影響
を受ける。この既知信号形態は信号受信装置で判ってい
るから、この既知信号の劣化した受信状態を分析すると
原信号の信号伝送経路3における特性劣化による影響も
判る。したがって、適応フィルタリング手段50におい
てこの影響を推定して、信号再生手段52においてこの
推定骨と重畳された既知信号とを除去して原信号の再生
を行う。
In the signal transmitting device, since the known signal for estimating characteristic deterioration in the signal transmission system 3 from the known signal generating means 10 is superimposed on the original signal S in real time, the known signal included in the received signal is also the original signal. It is affected by the same signal transmission path 3. Since this known signal form is known by the signal receiving device, by analyzing the degraded reception state of this known signal, the influence of characteristic degradation in the signal transmission path 3 of the original signal can also be determined. Therefore, the adaptive filtering means 50 estimates this influence, and the signal reproducing means 52 removes the estimated bone and the superimposed known signal to reproduce the original signal.

〔実施例〕〔Example〕

本発明の信号伝送方式の実施例としてテープレコーダの
信号処理回路を第2図に示す。
FIG. 2 shows a signal processing circuit for a tape recorder as an embodiment of the signal transmission system of the present invention.

第2図おいて、第1図の信号送出(記録)側1と信号再
生側5との間に、信号伝送系統3としての磁気テープ記
録再生部300が設けられている、信号送出側1には、
第1図の既知信号発生手段lOとしての既知信号発生回
路100.第1図の加算手段12およびプリエンファシ
ス手段14としてのプリエンファシス回路140が設け
られている。また、信号受信(再生)側5には、適応フ
ィルタ手段50としてのLMS (最小2乗法)適応フ
ィルタ回路500.信号再生手段52としてのデエンフ
ァシス再生回路520.そして、同期信号検出回路54
0が設けられている。
In FIG. 2, a magnetic tape recording/reproducing section 300 as a signal transmission system 3 is provided between the signal transmitting (recording) side 1 and the signal reproducing side 5 in FIG. teeth,
Known signal generation circuit 100 as known signal generation means lO in FIG. A pre-emphasis circuit 140 is provided as the addition means 12 and pre-emphasis means 14 shown in FIG. Further, on the signal receiving (reproducing) side 5, an LMS (least square method) adaptive filter circuit 500 as an adaptive filter means 50 is provided. De-emphasis reproducing circuit 520 as signal reproducing means 52. Then, the synchronization signal detection circuit 54
0 is set.

磁気テープ記録再生部300は、磁気テープ310に、
音声などの連続するアナログ原信号を記録するためのア
ンプ302および記録ヘッド304、磁気テープ310
に記録された原信号を再生するための再生ヘッド322
およびアンプ324が設けられている。
The magnetic tape recording/reproducing section 300 records the following information on the magnetic tape 310:
An amplifier 302, a recording head 304, and a magnetic tape 310 for recording continuous analog original signals such as audio.
a playback head 322 for playing back the original signal recorded on the
and an amplifier 324 are provided.

既知信号発生回路100は、既知雑音発生回路102お
よびパイロット信号発生回路104からなる。既知雑音
発生回路102は、信号再生のときに記録側のエンファ
シス特性を推定するための信号として、記録用原信号な
らびに磁気テープ記録再生部300で印加される雑音と
は明瞭に識別可能な既知の信号、たとえば1M系列雑音
を発生させる。既知雑音発生回路102で発生する既知
雑音信号5102は連続的な記録用原信号S、に連続的
に重畳させるため、連続的な雑音信号である。また、パ
イロット信号発生回路104は信号受信側5において信
号送出側1との同期をとるための既知の同期信号として
連続的なパイロット信号5104を発生する。
The known signal generation circuit 100 includes a known noise generation circuit 102 and a pilot signal generation circuit 104. The known noise generation circuit 102 generates a known noise that can be clearly distinguished from the original signal for recording and the noise applied by the magnetic tape recording/reproducing section 300 as a signal for estimating the emphasis characteristic on the recording side during signal reproduction. Generate a signal, for example 1M sequence noise. The known noise signal 5102 generated by the known noise generation circuit 102 is a continuous noise signal because it is continuously superimposed on the continuous recording original signal S. Further, the pilot signal generating circuit 104 generates a continuous pilot signal 5104 as a known synchronization signal for synchronizing the signal receiving side 5 with the signal transmitting side 1.

既知雑音発生回路102の回路例を第3図に示す、既知
雑音発生回路102は、排他的論理和(EXOR)ゲー
ト1029とこのEXORゲート1029を介してリン
グカウンタを構成するように接続された8個の遅延型フ
リップフロップ(D−FF)1021〜1028が図示
の如く接続されて構成されている。前段のQ出力が次段
のD−FFのD入力に印加され、各D−FFのクロック
端子に記録(信号送出)側クロックCLK、が印加され
ている。この例においては、既知雑音信号5102は各
D−FF1021〜1028から8ビツトのM系列雑音
信号データQ1〜Q8として出力される。EXORゲー
)1029への入力信号を適宜変更することにより、雑
音信号パターンを変化させることができる。また、バイ
ロフト信号発生回路104の回路構成を第4図に示す。
A circuit example of the known noise generation circuit 102 is shown in FIG. Delay type flip-flops (D-FF) 1021 to 1028 are connected as shown in the figure. The Q output of the previous stage is applied to the D input of the D-FF of the next stage, and the recording (signal sending) side clock CLK is applied to the clock terminal of each D-FF. In this example, the known noise signal 5102 is output from each D-FF 1021-1028 as 8-bit M-sequence noise signal data Q1-Q8. By appropriately changing the input signal to the EXOR game (EXOR game) 1029, the noise signal pattern can be changed. Further, the circuit configuration of the viroft signal generation circuit 104 is shown in FIG.

パイロット信号発生回路104は、アドレスカウンタ1
04a、!:ROMl04bからなる。アドレスカウン
タ104aは記録側クロックCLK、に応答して8ビツ
トのアドレス信号を出力し、この8ビツトのアドレス信
号がROM104bに印加されて対応するROM104
b内のデータを読み出す。ROM104b内には、パイ
ロット信号として予め8ビツトの正弦波形のパターンデ
ータが記憶されている。したがって、この実施例におい
ては、パイロット信号発生回路104は正弦波のパイロ
ット信号を同期信号として出力する。このパイロット信
号の周波数の値を、後述する受信側5でアナログ/ディ
ジタル変換器502でサンプリングする周波数f、の整
数倍、たとえば、256倍の大きさにする。
The pilot signal generation circuit 104 includes an address counter 1
04a! : Consists of ROM104b. The address counter 104a outputs an 8-bit address signal in response to the recording side clock CLK, and this 8-bit address signal is applied to the ROM 104b and the corresponding ROM 104 is
Read the data in b. In the ROM 104b, 8-bit sine wave pattern data is stored in advance as a pilot signal. Therefore, in this embodiment, the pilot signal generation circuit 104 outputs a sine wave pilot signal as a synchronization signal. The value of the frequency of this pilot signal is set to be an integral multiple, for example, 256 times, of the frequency f sampled by an analog/digital converter 502 on the receiving side 5, which will be described later.

さらに、既知信号発生回路100は、8ビツトの既知雑
音信号5102と8ビツトの正弦波のパイロット信号5
104を重畳するアダー106゜および、アダー106
からの重畳されたディジタル信号をアナログ信号に変換
するD/Aコンバータ(DAC)108を有している。
Furthermore, the known signal generation circuit 100 generates an 8-bit known noise signal 5102 and an 8-bit sine wave pilot signal 5.
Adder 106° that overlaps 104 and adder 106
It has a D/A converter (DAC) 108 that converts the superimposed digital signal from the DAC into an analog signal.

したがって。therefore.

既知信号発生回路100からは9M系列雑音信号510
2と正弦波パイロット信号5104とを重畳したアナロ
グ形式の既知の信号が発生される。
A 9M sequence noise signal 510 is generated from the known signal generation circuit 100.
2 and a sinusoidal pilot signal 5104 is generated in analog form.

第2図に示したプリエンファシス回路140は、バイパ
スフィルタ、加算増幅回路からなるアナログ回路のプリ
エンファシス回路であり、記録すべき連続する原信号S
sに既知信号発生回路100からの既知雑音信号を加算
(重畳)するとともに、加算した信号を第5図の実線で
示したような特性でエンファシスをかける。第5図は、
横軸を周波数、縦軸を周波数応答(dB)にとっている
。なお、破線はエンファシスに対応するデエンファシス
特性線を示す。
The pre-emphasis circuit 140 shown in FIG. 2 is an analog circuit pre-emphasis circuit consisting of a bypass filter and a summing amplifier circuit.
A known noise signal from the known signal generation circuit 100 is added to (superimposed on) s, and the added signal is emphasized with characteristics as shown by the solid line in FIG. Figure 5 shows
The horizontal axis represents frequency, and the vertical axis represents frequency response (dB). Note that the broken line indicates a de-emphasis characteristic line corresponding to emphasis.

プリエンファシス回路140からの、記録用原信号、既
知雑音信号およびパイロット信号を重畳したti号をエ
ンファシスしたプリエンファシス信号5140が、アン
プ302および記録ヘッド304を介して磁気テープ3
10に記録される。
A pre-emphasis signal 5140 from the pre-emphasis circuit 140 that emphasizes the ti signal on which the recording original signal, known noise signal and pilot signal are superimposed is sent to the magnetic tape 3 via the amplifier 302 and the recording head 304.
recorded in 10.

次に、まず、信号受信側5の回路全体について述べる。Next, first, the entire circuit of the signal receiving side 5 will be described.

LMS適応フィルタ回路500は、再生ヘッド322お
よびアンプ324を介して読み取られた信号から磁気テ
ープ記録再生部300の特性推定用のM系列雑音信号と
同期用パイロット信号とを最小2乗法(LMS)適応フ
ィルタリングによって抽出する。デエンファシス再生回
路520はプリエンファシスの逆特性を適応フィルタリ
ング処理して推定し、原信号S、に相当する信号を再生
する。同期信号検出回路540は、LMS適応フィルタ
回路500およびデエンファシス再生回路520を信号
伝送側1からの信号に同期させて動作させるための同期
信号、再生(受信)側システムクロックCL K sv
s 、サンプリングクロックCLKsrLおよびリセッ
トパルスRESETを発生する。
The LMS adaptive filter circuit 500 applies a least squares method (LMS) to an M-sequence noise signal for estimating the characteristics of the magnetic tape recording/reproducing section 300 and a synchronization pilot signal from the signals read through the reproducing head 322 and the amplifier 324. Extract by filtering. The de-emphasis reproducing circuit 520 estimates the inverse characteristic of pre-emphasis by performing adaptive filtering processing, and reproduces a signal corresponding to the original signal S. The synchronization signal detection circuit 540 receives a synchronization signal for operating the LMS adaptive filter circuit 500 and the de-emphasis regeneration circuit 520 in synchronization with the signal from the signal transmission side 1, and a regeneration (reception) side system clock CL K sv.
s, generates a sampling clock CLKsrL and a reset pulse RESET.

LMS適応フィルタ回路500は、アナログ/ディジタ
ルコンバータ(ADC)502.遅延回路504.FI
Rフィルタ506.および、減算回路50Bが図示のご
とく接続されて構成されている。ADC502は、同期
信号検出回路540からの、たとえば、サンプリング周
波数f、=48KH,のサンプリングクロックCLKS
PLに基づいて、再生ヘッド322で検出した磁気テー
プ310に記録されたアナログ信号を、16ビツトのデ
ィジタル信号に変換する。、遅延回路504およびFI
Rフィルタ506は、この再生ADC信号5502から
パイロット信号を抽出する。遅延回路504は信号相関
がないように再生ADC信号5502を充分長い、所定
時間、たとえば。
The LMS adaptive filter circuit 500 includes an analog/digital converter (ADC) 502. Delay circuit 504. FI
R filter 506. A subtraction circuit 50B is connected and configured as shown in the figure. The ADC 502 receives a sampling clock CLKS from the synchronization signal detection circuit 540, for example, with a sampling frequency f, = 48KH.
Based on the PL, the analog signal recorded on the magnetic tape 310 detected by the reproducing head 322 is converted into a 16-bit digital signal. , delay circuit 504 and FI
R filter 506 extracts a pilot signal from this regenerated ADC signal 5502. The delay circuit 504 may delay the recovered ADC signal 5502 for a predetermined period of time long enough such that there is no signal correlation.

10000サンプル分遅延させるFIFOバッファメモ
リで構成されている。この遅延信号がFIRフィルタ5
06に印加されて、パイロット信号5104に相当する
正弦波形が再生される。減算回路508は、再生ADC
信号5502から抽出したパイロット信号5506を減
算して、記録用原信号S3の成分とこの信号成分に重畳
された信号送出側の既知雑音信号5102成分(これを
再往原信号5508と呼ぶ)を抽出する。この再生原信
号3508は磁気テープ記録再生部300の影響により
S/Nが劣化されている。
It consists of a FIFO buffer memory that delays by 10,000 samples. This delayed signal is the FIR filter 5
06 to reproduce a sine waveform corresponding to the pilot signal 5104. The subtraction circuit 508 is a reproduction ADC.
The extracted pilot signal 5506 is subtracted from the signal 5502 to extract the component of the recording original signal S3 and the known noise signal 5102 component on the signal sending side superimposed on this signal component (this is called the re-outgoing signal 5508). do. This reproduction original signal 3508 has a degraded S/N due to the influence of the magnetic tape recording/reproducing section 300.

F■Rフィルタ506について、第6図を参照して述べ
る。このFIRフィルタ506はタップ係数に、が更新
可能なりSPで構成され、その構成は、各段が単位遅延
回路Z−1.係数乗算回路M= (i= 1.2.・・
・、n)および、加算回路Σ、が図示の如く接続された
回路がn段直列に接続されている。この実施例において
は、nは65.すなわち、このFIRフィルタ506は
65タツプのFIRフィルタである。係数乗算回路M1
は前段の単位遅延回路Z−1の出力と係数に8とを乗算
する。この乗算結果が前段の加算回路Σ1の加算結果と
加算される。最終段の加算回路Σ1からS/N劣化補正
パイロット信号3506が出力される。S/N劣化補正
を適切に行うためには、係数乗算回路M、に加えられる
タップ係数kiを適切に決定する。このため、FIRフ
ィルタ506にはさらに、加算回路Σ、とLMS適応ア
ルゴリズム演算回路が設けられている。加算回路Σ、は
、最終段の加算回路Σ7の出力y、(FIR出力信号5
506と同じ)から期待信号d。、すなわち。
The FR filter 506 will be described with reference to FIG. This FIR filter 506 is composed of SPs whose tap coefficients can be updated, and each stage has a unit delay circuit Z-1. Coefficient multiplication circuit M= (i= 1.2...
. , n) and an adder circuit Σ are connected in n stages in series as shown. In this example, n is 65. That is, this FIR filter 506 is a 65-tap FIR filter. Coefficient multiplication circuit M1
multiplies the output and coefficient of the previous stage unit delay circuit Z-1 by 8. This multiplication result is added to the addition result of the adder circuit Σ1 at the previous stage. An S/N deterioration correction pilot signal 3506 is output from the final stage adder circuit Σ1. In order to appropriately perform S/N deterioration correction, the tap coefficient ki to be added to the coefficient multiplication circuit M is appropriately determined. For this reason, the FIR filter 506 is further provided with an adder circuit Σ and an LMS adaptive algorithm calculation circuit. The adder circuit Σ is the output y of the final stage adder circuit Σ7, (FIR output signal 5
506) to the expected signal d. , ie.

信号伝送側lにおけるパイロット信号発生回路104か
ら発生される正弦波パイロット信号と同等の信号を滅じ
て誤差信号e (n)を算出し、  LMS適応アルゴ
リズム演算回路がこの誤差信号e(n)に基づいて、誤
差が最小になるように、タップ係数k、を適宜決定して
9乗算回路M、に出力する。本実施例おいては、適応ア
ルゴリズムとして、最小2乗法アルゴリズムを用いてい
る。すなわち、誤差信号e (n)の2乗の総和が最小
になるように、順次、タップ係数に、を決定している同
期信号検出回路540は、遅延回路504およびFIR
フィルタ506で抽出したパイロット信号5506の極
性を反転する反転増幅回路542、極性反転された抽出
パイロット信号の位相同期をとってサンプリングクロッ
クCLKspLおよび受信側システムクロックCLKs
ysを発生するPLL回路544.および、リセットパ
ルスRESETを発生するためのD−FF546とNA
NDゲート548から構成されている。PLL回路54
4は1位相比較回路として機能するEXORゲート54
4 a、  ローパスフィルタ544 b、電圧制御型
オシレータ(VCO)544 cおよび分周器544d
で構成されている。この分周器544dから位相同期が
とれた再生側システムクロックCLKivsおよびサン
プリングクロックCLK3テ、が出力される。再生側シ
ステムクロックCLK svsは信号受信側5の回路全
体の動作クロックとして用いられる。また、サンプリン
グクロックCLKspLは上記したように、ADC50
2のサンプリングクロックとして用いられる。VCO5
44cの出力をクロックとし9反転増幅回路542から
の反転抽出パイロット信号をD入力とするD−FF54
6のQ出力と反転増幅回路542からの反転抽出パイロ
ット信号とをNANDゲート548に印加することによ
り、信号送出側1のパイロット信号発生回路104の正
弦波パイロット信号に同期したリセットパルスRESE
Tが発生される。このリセットパルスRESETは後述
する既知雑音発生回路524の同期信号に用いる。
An error signal e(n) is calculated by eliminating a signal equivalent to the sine wave pilot signal generated from the pilot signal generation circuit 104 on the signal transmission side l, and the LMS adaptive algorithm calculation circuit calculates this error signal e(n). Based on this, the tap coefficient k is appropriately determined and outputted to the nine multiplication circuits M, so that the error is minimized. In this embodiment, a least squares algorithm is used as the adaptive algorithm. That is, the synchronization signal detection circuit 540 sequentially determines the tap coefficients so that the sum of the squares of the error signal e (n) is minimized, and the delay circuit 504 and the FIR
An inverting amplifier circuit 542 inverts the polarity of the pilot signal 5506 extracted by the filter 506, and a sampling clock CLKspL and a receiving system clock CLKs are synchronized in phase with the extracted pilot signal whose polarity has been inverted.
A PLL circuit 544 that generates ys. And D-FF546 and NA for generating reset pulse RESET
It is composed of an ND gate 548. PLL circuit 54
4 is an EXOR gate 54 that functions as a 1-phase comparison circuit.
4a, low-pass filter 544b, voltage-controlled oscillator (VCO) 544c, and frequency divider 544d
It consists of This frequency divider 544d outputs a reproduction side system clock CLKivs and a sampling clock CLK3te whose phases are synchronized. The reproduction side system clock CLK svs is used as an operation clock for the entire circuit on the signal receiving side 5. In addition, as mentioned above, the sampling clock CLKspL is the ADC50
It is used as the second sampling clock. VCO5
D-FF 54 which uses the output of 44c as a clock and the inverted extracted pilot signal from the 9 inverted amplifier circuit 542 as its D input.
By applying the Q output of No. 6 and the inverted extracted pilot signal from the inverting amplifier circuit 542 to the NAND gate 548, a reset pulse RESE synchronized with the sine wave pilot signal of the pilot signal generation circuit 104 on the signal sending side 1 is generated.
T is generated. This reset pulse RESET is used as a synchronization signal for a known noise generation circuit 524, which will be described later.

デエンファシス再生回路520は、FIRフィルタ52
2.信号送出側lの既知雑音発生回路102と同じ回路
構成の既知雑音発生回路524゜減算回路526.およ
び、DAC52Bによって図示の如く構成されている。
The de-emphasis regeneration circuit 520 includes an FIR filter 52
2. A known noise generating circuit 524 having the same circuit configuration as the known noise generating circuit 102 on the signal sending side l; subtracting circuit 526. The DAC 52B is configured as shown in the figure.

FIRフィルタ522の回路構成自体は、第6図に示し
たFIRフィルタ506と同様、65タツプのDSPに
よるLMS適応フィルタである。ただし、このFIRフ
ィルタ522は、信号送出側1のエンファシス特性を推
定するとともに記録系の特性を推定する制御動作を行う
、このためのフィルタのタップ係数もLMS適応アルゴ
リズムによって決定する。既知雑音発生回路524は信
号送出側1の既知雑音発生回路102と同じ回路構成で
あり、信号送出側既知雑音信号3102と同じ再生側既
知雑音信号5524を発生する。ただし、既知雑音発生
回路102の既知雑音信号印加と同期させるため。
The circuit configuration of the FIR filter 522 itself is an LMS adaptive filter using a 65-tap DSP, similar to the FIR filter 506 shown in FIG. However, this FIR filter 522 performs a control operation to estimate the emphasis characteristics of the signal sending side 1 and the characteristics of the recording system, and the tap coefficients of the filter for this purpose are also determined by the LMS adaptive algorithm. The known noise generation circuit 524 has the same circuit configuration as the known noise generation circuit 102 on the signal transmission side 1, and generates the same reproduction side known noise signal 5524 as the signal transmission side known noise signal 3102. However, in order to synchronize with the application of the known noise signal by the known noise generation circuit 102.

既知雑音発生回路524は、NANDゲート548から
のリセットパルスRESETに同期して。
The known noise generation circuit 524 is synchronized with the reset pulse RESET from the NAND gate 548.

再生側システムクロックCLKsvsに応じた既知雑音
信号5524を発生する。減算回路526はFIRフィ
ルタ522からの補正出力信号3522から再生側既知
雑音信号5524を減じて、原信号S、に相当する再生
信号を抽出する。DA0528は減算回路526からの
ディジタル信号をアナログ再生信号SIIに変換する。
A known noise signal 5524 is generated according to the reproduction side system clock CLKsvs. The subtraction circuit 526 subtracts the reproduction side known noise signal 5524 from the corrected output signal 3522 from the FIR filter 522 to extract a reproduction signal corresponding to the original signal S. DA0528 converts the digital signal from subtraction circuit 526 into analog reproduction signal SII.

以上に述べた回路構成により、信号受信側5において、
信号送出側1で記録用原信号S、に加算した特性推定用
既知雑音信号5102に基づいて磁気テープ記録再生部
300におけるS/N劣化を推定し、それを補償した再
生信号S、を発生することができる。
With the circuit configuration described above, on the signal receiving side 5,
The S/N deterioration in the magnetic tape recording/reproducing unit 300 is estimated based on the characteristic estimation known noise signal 5102 added to the recording original signal S on the signal sending side 1, and a reproduced signal S is generated that compensates for it. be able to.

また2本実施例によれば、FIRフィルタ522を用い
て信号伝送側lのプリエンファシス回路の特性を自動的
に推定しているので、テープレコーダ、電波放送などで
広く行われているアナログ信号のプリエンファシスを規
格化し標準化することなく、記録側と再生側で適切な時
定数を設定できる。
Furthermore, according to the second embodiment, the characteristics of the pre-emphasis circuit on the signal transmission side l are automatically estimated using the FIR filter 522, so that the characteristics of the pre-emphasis circuit on the signal transmission side l are automatically estimated. Appropriate time constants can be set on the recording and playback sides without standardizing pre-emphasis.

上記実施例において、既知雑音発生回路102として第
3図に示したM系列雑音信号を発生する回路を例示した
が、既知雑音信号としてはその他種々の雑音信号を用い
ることができる。たとえば、第7図に示したように、既
知雑音発生回路102として、アドレスカウンタ102
aとROMl02bで構成し、ROM102bには所定
の疑似雑音パターンデータを記憶しておき、アドレスカ
ウンタ102aに記録側クロックCLK、を印加してこ
の記録側クロックCLK、をアドレス信号としてROM
102bから所定の疑似雑音信号を発生させることがで
きる。この信号送出側lの既知雑音発生回路102に対
応して、信号受信側5の既知雑音発生回路524も同様
の構成にする。
In the above embodiment, a circuit that generates the M-sequence noise signal shown in FIG. 3 is exemplified as the known noise generation circuit 102, but various other noise signals can be used as the known noise signal. For example, as shown in FIG. 7, as the known noise generation circuit 102, the address counter 102
The ROM 102b stores predetermined pseudo-noise pattern data, applies the recording side clock CLK to the address counter 102a, and uses the recording side clock CLK as an address signal to read the ROM 102b.
A predetermined pseudo-noise signal can be generated from 102b. Corresponding to the known noise generating circuit 102 on the signal sending side 1, the known noise generating circuit 524 on the signal receiving side 5 has a similar configuration.

さらに、既知雑音発生回路102および対応する既知雑
音発生回路524は、伝送系統の特性劣化を推定するた
めの既知の連続する信号を発生すればよく、雑音信号を
発生する回路でなくてもよいさらに、パイロット信号発
生回路104は同期信号として正弦波を用いた場合につ
いて述べたが、同期用の信号パターンであれば他の種々
の信号、たとえば1M系列雑音信号などであってもよい
以上、アナログ形式の音声などの信号を記録し再生する
場合について述べたが2本発明は、記録用原信号および
再生信号がディジタル形式の場合にも適用できる。この
場合、信号送出側1のプリエンファシス回1)140を
ディジタルプリエンファシス回路にする。このディジタ
ルプリエンファシス回路は、第8図に示すように、第5
図δ周波数f1以上を通過させるバイパスフィルタ14
2、エンファシス係数乗算器144.および加算回路1
46で構成される。この回路構成によれば。
Furthermore, the known noise generation circuit 102 and the corresponding known noise generation circuit 524 only need to generate a known continuous signal for estimating characteristic deterioration of the transmission system, and do not need to be circuits that generate noise signals. , the pilot signal generation circuit 104 has been described using a sine wave as a synchronization signal, but various other signals may be used as long as the signal pattern for synchronization, such as a 1M sequence noise signal, so analog format may be used. Although a case has been described in which a signal such as audio is recorded and reproduced, the present invention can also be applied to a case where the original signal for recording and the reproduction signal are in digital format. In this case, the pre-emphasis circuit 1) 140 on the signal sending side 1 is made into a digital pre-emphasis circuit. This digital pre-emphasis circuit, as shown in FIG.
Figure δBypass filter 14 that passes frequencies f1 and above
2, emphasis coefficient multiplier 144. and adder circuit 1
It consists of 46 pieces. According to this circuit configuration.

第2図におけるDAC108および信号受信側5におけ
るADC502は不要である。また、このディジタル式
プリエンファシス回路によれば、アナログ式プリエンフ
ァシス回路で生ずる特性変化に依存されず、正確な逆エ
ンファシス特性を得ることができる。
The DAC 108 and the ADC 502 on the signal receiving side 5 in FIG. 2 are unnecessary. Further, according to this digital pre-emphasis circuit, accurate inverse emphasis characteristics can be obtained without depending on characteristic changes that occur in analog pre-emphasis circuits.

以上、テープレコーダの場合についての実施態様につい
て述べたが9本発明はその他、信号伝送系統においてS
/Nを劣化させる媒体を介して。
The embodiments for the case of a tape recorder have been described above, but the present invention is also applicable to S
/N through a medium that degrades it.

信号送出装置と信号受信装置とが設けられた信号処理系
統、たとえば2種々の通信系統に対しても同様に適用可
能である。この場合、第1図の信号伝送経路3が、有線
通信経路または無線通信経路、信号送出側1に送信装置
が設けられ、信号受信側5に受信装置が設けられる。
The present invention is similarly applicable to signal processing systems provided with a signal sending device and a signal receiving device, for example, two various communication systems. In this case, the signal transmission path 3 in FIG. 1 is a wired communication path or a wireless communication path, a transmitting device is provided on the signal sending side 1, and a receiving device is provided on the signal receiving side 5.

さらに2本発明は、上記したように、信号送信装置と信
号受信装置が常に一体に構成されている場合に限らず、
たとえば、VTRのように、記録側と再生側とが距離的
にも時間的には別個独立している場合における。信号記
録装置とそれに対応する再生装置のそれぞれに適用でき
る。この場合、相互にエンファシスについての規格化な
どを必要としない。
Furthermore, the present invention is not limited to the case where the signal transmitting device and the signal receiving device are always integrally configured as described above.
For example, in a case like a VTR, where the recording side and the reproducing side are separate and independent in terms of distance and time. It can be applied to both a signal recording device and a corresponding playback device. In this case, there is no need for mutual standardization of emphasis.

〔発明の効果〕〔Effect of the invention〕

以上述べたように1本発明によれば、信号伝送(記録)
装置において、連続する伝送(記録)用原信号に連続す
る既知の信号を重畳させ、信号受信(再生)装置におい
て伝送経路でS/N劣化された既知雑音信号から伝送経
路のS/N劣化状態を実時間で推定しその推定値で受信
信号を補正することにより伝送側原信号に対して実時間
でのS/N劣化推定補正を行った正確な信号を再生する
ことができる。
As described above, according to the present invention, signal transmission (recording)
In the device, a continuous known signal is superimposed on the continuous original signal for transmission (recording), and in the signal receiving (reproducing) device, the S/N deterioration state of the transmission path is determined from the known noise signal that has been S/N degraded in the transmission path. By estimating in real time and correcting the received signal using the estimated value, it is possible to reproduce an accurate signal in which the S/N degradation estimation correction is performed on the transmission side original signal in real time.

また9本発明によれば、電波放送などで広く行われてい
るアナログ信号のプリエンファシスを規格化し標準化す
ることなく、記録側と再生側で適切な時定数を設定でき
る。
Further, according to the present invention, appropriate time constants can be set on the recording side and the reproduction side without standardizing the pre-emphasis of analog signals, which is widely performed in radio broadcasting and the like.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の信号伝送系統のブロック図。 第2図は本発明の第1実施例としての磁気記録再生系統
の具体例としてのテープレコーダ信号処理回路図。 第3図は第2図におけるプリエンファシス特性を示す図
。 第4図は第2図の既知雑音発生回路図。 第5図は第2図のパイロット信号発生回路図第6図は第
2図のFIRフィルタの構成図。 第7図は第2図の既知雑音発生回路の他の回路図。 第8図は本発明の他の実施例としてのプリエンファシス
回路図である。 (符号の説明) 1・・・信号送出側 3・・・信号伝送系統。 5・・・信号受信側 lO・・・既知信号発生手段。 12・・・加算手段。 14・・・プリエンファシス手段。 50・・・適応フィルタ手段。 52・・・信号再生手段。 100・・・既知信号発生回路。 140・・・プリエンファシス回路。 300−・・磁気テープ記録再生部 500・・・LMS適応フィルタ回路。 520・・・デエンファシス再生回路。 540・・・同期信号検出回路。
FIG. 1 is a block diagram of a signal transmission system according to the present invention. FIG. 2 is a tape recorder signal processing circuit diagram as a specific example of the magnetic recording/reproducing system according to the first embodiment of the present invention. FIG. 3 is a diagram showing the pre-emphasis characteristics in FIG. 2. FIG. 4 is a diagram of the known noise generation circuit shown in FIG. FIG. 5 is a pilot signal generation circuit shown in FIG. 2, and FIG. 6 is a configuration diagram of the FIR filter shown in FIG. 2. FIG. 7 is another circuit diagram of the known noise generating circuit of FIG. 2. FIG. 8 is a pre-emphasis circuit diagram as another embodiment of the present invention. (Explanation of symbols) 1...Signal sending side 3...Signal transmission system. 5... Signal receiving side lO... Known signal generating means. 12... Addition means. 14...Pre-emphasis means. 50...Adaptive filter means. 52...Signal reproducing means. 100...Known signal generation circuit. 140...Pre-emphasis circuit. 300--Magnetic tape recording/reproducing section 500...LMS adaptive filter circuit. 520...De-emphasis reproduction circuit. 540...Synchronization signal detection circuit.

Claims (1)

【特許請求の範囲】 1、信号伝送系統における特性劣化を推定させるための
既知の連続信号を発生する既知信号発生手段、 該既知連続信号を連続的な原信号に重畳する加算手段、
および、 該加算手段から重畳信号に所定のプリエンファシス処理
を行うプリエンファシス手段 を具備し、該プリエンファシス処理された信号を送出す
る信号送出装置。 2、原信号に重畳された信号伝送系統の特性を推定する
ための既知信号の特性劣化状態を推定して劣化された原
信号の受信特性を推定し、受信信号に加えられたエンフ
ァシス特性を推定するため所定の適応フィルタリング処
理する適応フィルタリング手段、および、 該適応フィルタリング手段の出力信号から信号送出側で
原信号に加算した既知信号に相当する信号を減じる信号
再生手段 を具備し、受信信号から信号送出側の原信号を再生する
信号再生装置。 3、信号伝送系統をはさんで、 信号伝送系統における特性劣化を推定させるための既知
の連続信号を発生する既知信号発生手段、該既知連続信
号を連続的な原信号に重畳する加算手段、および、該加
算手段から重畳信号に所定のプリエンファシス処理を行
うプリエンファシス手段を具備する信号送出装置、およ
び、 原信号に重畳された信号伝送系統の特性を推定するため
の既知信号の特性劣化状態を推定して劣化された原信号
の受信特性を推定し、受信信号に加えられたエンファシ
ス特性を推定するため所定の適応フィルタリング処理す
る適応フィルタリング手段、および、該適応フィルタリ
ング手段の出力信号から信号送出側で原信号に加算した
既知信号に相当する信号を減じる信号再生手段を具備す
る信号再生装置 を具備する信号伝送方式。
[Claims] 1. Known signal generating means for generating a known continuous signal for estimating characteristic deterioration in a signal transmission system; Adding means for superimposing the known continuous signal on a continuous original signal;
and a signal sending device comprising preemphasis means for performing predetermined preemphasis processing on the superimposed signal from the addition means, and sending out the preemphasized signal. 2. Estimate the degradation state of the characteristics of the known signal to estimate the characteristics of the signal transmission system superimposed on the original signal, estimate the reception characteristics of the degraded original signal, and estimate the emphasis characteristics added to the received signal. In order to perform a predetermined adaptive filtering process, the signal reproducing means subtracts from the output signal of the adaptive filtering a signal corresponding to the known signal added to the original signal on the signal sending side, and the signal reproducing means is provided. A signal reproducing device that reproduces the original signal on the sending side. 3. A known signal generating means for generating a known continuous signal for estimating characteristic deterioration in the signal transmission system across the signal transmission system, an addition means for superimposing the known continuous signal on the continuous original signal, and , a signal transmitting device comprising a pre-emphasis means for performing pre-emphasis processing on the superimposed signal from the adding means, and a signal transmitting device comprising a pre-emphasis means for performing pre-emphasis processing on the superimposed signal from the addition means; Adaptive filtering means for estimating the reception characteristic of the degraded original signal and performing predetermined adaptive filtering processing to estimate the emphasis characteristic added to the received signal, and a signal sending side from the output signal of the adaptive filtering means. A signal transmission system comprising a signal reproducing device having a signal reproducing means for subtracting a signal corresponding to a known signal added to an original signal.
JP02164194A 1990-06-25 1990-06-25 Signal processing system Expired - Fee Related JP3141090B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02164194A JP3141090B2 (en) 1990-06-25 1990-06-25 Signal processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02164194A JP3141090B2 (en) 1990-06-25 1990-06-25 Signal processing system

Publications (2)

Publication Number Publication Date
JPH0454733A true JPH0454733A (en) 1992-02-21
JP3141090B2 JP3141090B2 (en) 2001-03-05

Family

ID=15788469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02164194A Expired - Fee Related JP3141090B2 (en) 1990-06-25 1990-06-25 Signal processing system

Country Status (1)

Country Link
JP (1) JP3141090B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7505520B2 (en) 2002-01-07 2009-03-17 Nec Corporation Communication system between integrated circuit devices for propagating data in serial

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7505520B2 (en) 2002-01-07 2009-03-17 Nec Corporation Communication system between integrated circuit devices for propagating data in serial

Also Published As

Publication number Publication date
JP3141090B2 (en) 2001-03-05

Similar Documents

Publication Publication Date Title
EP0141424B1 (en) Audio signal transmission system having noise reduction means
US5075880A (en) Method and apparatus for time domain interpolation of digital audio signals
JPS6194419A (en) Adaptive receiver
JPH03205939A (en) Carrier wave reproducing system and digital phase demodulating equipment
JPS5994928A (en) Receiver used in data transmission modem
JPH0575499A (en) Data receiver comprising control loop having few sampling frequencies
EP0887797B1 (en) Method, equipment and recording device for suppressing pulsed interference in analogue audio and/or video signals
US4613731A (en) Method of cancelling listener echo in a digital data receiver, and device for implementing said method
JP2830352B2 (en) Digital data detection device
JPH06334567A (en) Transmission system comprising receivers with improved timing means
JPH04195824A (en) Optical disk, optical disk recorder, and optical disk reproducing device
EP0164274B1 (en) Chrominance signal processing system
JPH0454733A (en) Signal processing unit
JPH0991887A (en) Digital signal processing method and device
US5812508A (en) Digital bit signal detection circuit for reproducing optical data
JP3092660B2 (en) PLL for recovering reference clock from random time information and method thereof
JP2770499B2 (en) Waveform equalization circuit
JP2004187074A (en) Noise eliminating device
KR100348669B1 (en) Transmission system with improved equalizer
JPH0731875B2 (en) Digital Ode Recorder
JPS6316472A (en) Reproducing device
JPH0568066A (en) Multi-value recording and reproducing device
JPH08329626A (en) Device for interpolating digital data, reproducing device, recorder and method of interpolation
KR100662601B1 (en) Data reproducing apparatus having phase difference corrector and data head detector
JP2834144B2 (en) Digital recording and playback device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees