JPH0454461Y2 - - Google Patents

Info

Publication number
JPH0454461Y2
JPH0454461Y2 JP4514183U JP4514183U JPH0454461Y2 JP H0454461 Y2 JPH0454461 Y2 JP H0454461Y2 JP 4514183 U JP4514183 U JP 4514183U JP 4514183 U JP4514183 U JP 4514183U JP H0454461 Y2 JPH0454461 Y2 JP H0454461Y2
Authority
JP
Japan
Prior art keywords
pass filter
low
zero
analog
auto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4514183U
Other languages
Japanese (ja)
Other versions
JPS59151165U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4514183U priority Critical patent/JPS59151165U/en
Publication of JPS59151165U publication Critical patent/JPS59151165U/en
Application granted granted Critical
Publication of JPH0454461Y2 publication Critical patent/JPH0454461Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、オートゼロ手段を有する電圧測定装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a voltage measuring device with auto-zero means.

従来公知のオートゼロ手段を有する電圧測定装
置の一例を第1図に示す。第1図において、Vin
は被測定入力、PAはプリアンプ、LPはローパス
フイルター、SWはオートゼロ用の切換スイツ
チ、A/Dはアナログ・デイジタル変換器(以
下、単にA/D変換器という)、OPは記憶機能を
有する演算回路、DIは表示回路である。被測定
の入力VinはプリアンプA、ローパスフイルター
LP及び切換スイツチSWの端子aを介してA/D
変換器に加えられ、A/D変換器の出力は演算回
路OPを介して表示又は記録回路DIで測定され
る。切換スイツチSWの端子bはコモンに接続さ
れている。
An example of a voltage measuring device having a conventionally known auto-zero means is shown in FIG. In Figure 1, Vin
is the input to be measured, PA is the preamplifier, LP is the low-pass filter, SW is the auto-zero switch, A/D is the analog-to-digital converter (hereinafter simply referred to as the A/D converter), and OP is the arithmetic operation with memory function. The circuit, DI, is the display circuit. The input Vin to be measured is preamp A, low pass filter
A/D via terminal a of LP and changeover switch SW
The output of the A/D converter is measured by a display or recording circuit DI via an arithmetic circuit OP. Terminal b of the changeover switch SW is connected to common.

この装置において回路のオフセツトを自動的に
キヤンセルするには、既に公知であるように測定
に先立つて、切換スイツチSWの端子bをコモン
COMに接続することにより行なわれる。しかし、
この方法では後段のA/D変換器のオフセツトを
キヤンセルするには有効であるが、前段のプリア
ンプPA及びローパスフイルターLPのオフセツト
はキヤンセルできない。これを解決するために、
第2図に示すように切換スイツチSWをプリアン
プPAの前に置く構成も考えられるが、この場合
ローパスフイルターLPの応答によつて系のスピ
ードが決まるので、高速動作ができない欠点があ
る。本考案はこれらの問題点を解決したもので、
その実施例を第3図に示す。
In order to automatically cancel the circuit offset in this device, as is already known, prior to measurement, connect terminal b of the changeover switch SW to the common
This is done by connecting to COM. but,
Although this method is effective in canceling the offset of the A/D converter in the subsequent stage, it cannot cancel the offset of the preamplifier PA and low-pass filter LP in the previous stage. To solve this,
A configuration in which the changeover switch SW is placed in front of the preamplifier PA as shown in FIG. 2 can be considered, but in this case, the system speed is determined by the response of the low-pass filter LP, so there is a drawback that high-speed operation cannot be performed. This invention solves these problems,
An example thereof is shown in FIG.

第3図において、SWは端子a,bを有する切
換スイツチ、PAはプリアンプ、LPはローパスフ
イルター、A/DはA/D変換器、OPは記憶機
能をする演算回路、DIは表示又は記録回路であ
る。被測定入力源Vinは切換スイツチSWの端子
aとプリアンプPAを介してローパスフイルター
LPに接続され、ローパスフイルターLPの出力端
子はA/D変換器と演算回路OPを介して表示回
路DI接続されている。
In Figure 3, SW is a changeover switch with terminals a and b, PA is a preamplifier, LP is a low-pass filter, A/D is an A/D converter, OP is an arithmetic circuit with a memory function, and DI is a display or recording circuit. It is. The input source to be measured Vin is connected to a low-pass filter via terminal a of the switch SW and the preamplifier PA.
The output terminal of the low-pass filter LP is connected to the display circuit DI via the A/D converter and the arithmetic circuit OP.

ローパスフイルターLPにおいて、R1,R2
は抵抗素子、S1,S2はスイツチ、Aは演算増
幅器、C1,C2はキヤパシタである。演算増幅
Aの(+)入力端子は抵抗素子R2,R1を介し
てプリアンプPAの出力端子に接続されると共に、
スイツチS1とキヤパシタC1の直列回路を介し
てコモンCOMに接続されている。演算増幅器A
の出力端子はこの増幅器の(−)入力端子に接続
されると共にスイツチS2とキヤパシタC2の直
列回路を介して抵抗素子R1とR2の接続点に接
続され、かつA/D変換器の入力端子に接続され
ている。
In the low pass filter LP, R1, R2
is a resistive element, S1 and S2 are switches, A is an operational amplifier, and C1 and C2 are capacitors. The (+) input terminal of operational amplifier A is connected to the output terminal of preamplifier PA via resistive elements R2 and R1, and
It is connected to the common COM through a series circuit of switch S1 and capacitor C1. Operational amplifier A
The output terminal of is connected to the (-) input terminal of this amplifier, and is also connected to the connection point of resistive elements R1 and R2 via a series circuit of switch S2 and capacitor C2, and is connected to the input terminal of the A/D converter. It is connected.

第4図イは第3図装置のオートゼロ時の、又第
4図ロはA/D変換器の変換器動作時のタイミン
グを示す図で、TはA/D変換器の1変換動作サ
イクルを示すものである。即ち、第3図の装置は
A/D変換器の1変換動作サイクル中にオートゼ
ロが行なわれるようになつている。このような構
成の第3図装置の動作を説明すると次の如くな
る。
Figure 4A is a diagram showing the timing at auto-zero of the device in Figure 3, and Figure 4B is a diagram showing the timing at the time of converter operation of the A/D converter, and T is a diagram showing one conversion operation cycle of the A/D converter. It shows. That is, in the apparatus shown in FIG. 3, auto-zero is performed during one conversion operation cycle of the A/D converter. The operation of the apparatus shown in FIG. 3 having such a configuration will be explained as follows.

測定動作に先立つて第4図イに示す如く1変換
動作サイクル中でオートゼロを行なうが、その場
合切換スイツチSWの端子aをOff、端子bをOn
にし、そしてスイツチS1とS2を共にOffにす
る。そうすると、ローパスフイルターLPにおけ
る演算増幅器Aはボルテージフオロワとして動作
し、プリアンプPAと演算増幅器Aのオフセツト
電圧の和がA/D変換器に加えられてデイジタル
変換され、その変換信号は演算回路OPに加えら
れてその記憶機能によりホールドされる。このオ
トゼロ実行中にはキヤパシタC1,C2はオート
ゼロ直前の電圧値を保持している。
Prior to the measurement operation, auto-zero is performed during one conversion operation cycle as shown in Figure 4 A. In this case, terminal a of the changeover switch SW is turned off and terminal b is turned on.
and turn off both switches S1 and S2. Then, the operational amplifier A in the low-pass filter LP operates as a voltage follower, and the sum of the offset voltages of the preamplifier PA and operational amplifier A is applied to the A/D converter and converted into digital data, and the converted signal is sent to the operational circuit OP. added and held by its memory function. During this auto-zero execution, the capacitors C1 and C2 maintain the voltage value immediately before auto-zero.

一方、第4図ロに示す測定動作が行なわれる場
合には、切換スイツチSWの端子aをOn、端子b
をOffにし、そしてスイツチS1,S2を共にOn
にする。そうすると、被測定入力Vinはプリアン
プPAを介してローパスフイルターLPに加えられ
る。この場合、スイツチS1とS2がOnにされ
ることによりローパスフイルターLPは公知の如
く、2次のローパスフイルターとして動作する。
このようなローパスフイルターLPを通つた被測
定入力VinはA/D変換器に加えられ、その変換
信号は演算回路OPに加えられてその記憶機能に
よりホールドされる。演算回路OPは、先にホー
ルドしたオートゼロ時におけるプリアンプPAと
演算増幅器OPのオフセツト電圧の和を、被測定
入力VinのA/D変換値から差し引く演算を行な
う。その結果演算回路OPが出力するデイジタル
信号はプリアンプPAと演算増幅器OP及びA/D
変換器のオフセツト電圧が自動的にキヤンセルさ
れたものとなり、被測定入力Vinに正確に対応し
たデイジタル信号が表示又は記録回路DIに加え
られてその値が示されるものとなる。
On the other hand, when the measurement operation shown in FIG.
Turn off, and turn on both switches S1 and S2.
Make it. Then, the input to be measured Vin is applied to the low-pass filter LP via the preamplifier PA. In this case, by turning on the switches S1 and S2, the low-pass filter LP operates as a second-order low-pass filter, as is well known.
The input to be measured Vin that has passed through such a low-pass filter LP is applied to the A/D converter, and the converted signal is applied to the arithmetic circuit OP and held by its memory function. The arithmetic circuit OP performs a calculation to subtract the sum of the offset voltages of the preamplifier PA and the operational amplifier OP during auto-zero held previously from the A/D converted value of the input to be measured Vin. As a result, the digital signal output from the arithmetic circuit OP is sent to the preamplifier PA, operational amplifier OP and A/D.
The offset voltage of the converter will be automatically canceled and a digital signal that exactly corresponds to the input to be measured Vin will be applied to the display or recording circuit DI to indicate its value.

このような構成の本考案の装置においては、 (1) オートゼロを初段で行なうようにしたので、
プリアンプPAと演算増幅器OPに高性能のアン
プを必要としない。
In the device of the present invention with such a configuration, (1) Auto zero is performed in the first stage, so
High-performance amplifiers are not required for the preamplifier PA and operational amplifier OP.

(2) オートゼロ時にはフイルターLPはボルテー
ジフオロワとして動作するようになつているの
で、ローパスフイルターLPの応答時間には無
関係に高速でオートゼロを行なうことができ
る。
(2) During auto-zero, the filter LP operates as a voltage follower, so auto-zero can be performed at high speed regardless of the response time of the low-pass filter LP.

等の特徴がある。It has the following characteristics.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図は夫々電圧測定装置の従来例
を示す図、第3図は本考案に係る電圧測定装置の
一実施例を示す図、第4図は第3図装置の動作を
説明するためのタイミングチヤートである。 Vin……被測定入力、PA……プリアンプ、LP
……ローパスフイルター、A/D……アナログ・
デイジタル変換器、OP……演算回路、DI……表
示又は記録回路。
1 and 2 each show a conventional example of a voltage measuring device, FIG. 3 shows an embodiment of the voltage measuring device according to the present invention, and FIG. 4 explains the operation of the device shown in FIG. This is a timing chart for Vin...Input under test, PA...Preamplifier, LP
...Low pass filter, A/D...Analog
Digital converter, OP...Arithmetic circuit, DI...Display or recording circuit.

Claims (1)

【実用新案登録請求の範囲】 一対の端子を有し一方の端子が被測定入力源に
接続され他方の端子がコモンに接続されたオート
ゼロ用の切換スイツチ、この切換スイツチにプリ
アンプを介して接続されたローパスフイルター、
このローパスフイルターの出力をデイジタル信号
に変換するアナログ・デイジタル変換器、記憶機
能を有し前記アナログ・デイジタル変換器の出力
が与えられる演算回路、及びこの演算回路の出力
を表示又は記録する表示又は記録回路からなり、 前記ローパスフイルターはオートゼロ時にボル
テージフオロワーとして動作し、アナログ・デイ
ジタル変換器が被測定入力をデイジタル信号に変
換するとき2次のローパスフイルターとして動作
するように構成され、 前記演算回路はアナログ・デイジタル変換器が
出力するオートゼロ時に得たオフセツト電圧を被
測定入力の値より差し引く演算を行なうように構
成したことを特徴とする電圧測定装置。
[Claims for Utility Model Registration] A changeover switch for auto-zero that has a pair of terminals, one terminal connected to the input source under test and the other terminal connected to the common, and connected to this changeover switch via a preamplifier. low pass filter,
An analog-to-digital converter that converts the output of this low-pass filter into a digital signal, an arithmetic circuit that has a memory function and is supplied with the output of the analog-to-digital converter, and a display or record that displays or records the output of this arithmetic circuit. The low-pass filter is configured to operate as a voltage follower during auto-zero, and to operate as a second-order low-pass filter when the analog-to-digital converter converts the input to be measured into a digital signal, and the arithmetic circuit is configured to A voltage measuring device characterized in that it is configured to perform an operation of subtracting an offset voltage output by an analog-to-digital converter during auto-zero from a value of an input to be measured.
JP4514183U 1983-03-29 1983-03-29 voltage measuring device Granted JPS59151165U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4514183U JPS59151165U (en) 1983-03-29 1983-03-29 voltage measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4514183U JPS59151165U (en) 1983-03-29 1983-03-29 voltage measuring device

Publications (2)

Publication Number Publication Date
JPS59151165U JPS59151165U (en) 1984-10-09
JPH0454461Y2 true JPH0454461Y2 (en) 1992-12-21

Family

ID=30175657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4514183U Granted JPS59151165U (en) 1983-03-29 1983-03-29 voltage measuring device

Country Status (1)

Country Link
JP (1) JPS59151165U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4624326B2 (en) * 2006-08-30 2011-02-02 三洋電機株式会社 Method for detecting charging / discharging current of vehicle

Also Published As

Publication number Publication date
JPS59151165U (en) 1984-10-09

Similar Documents

Publication Publication Date Title
JPH0454461Y2 (en)
EP0680151B1 (en) Analog-to-digital conversion device for low frequency low amplitude differential signals
JPH0698201A (en) Processing circuit of contour measurement
JP2629603B2 (en) Resistance measuring device
JP3048745B2 (en) Analog input device
JPH0537248Y2 (en)
JP2993532B2 (en) Excitation circuit of Wheatstone bridge type load cell
JPS63133069A (en) Apparatus for measuring dc difference voltage
JPH07946Y2 (en) AC voltmeter
JPH0342560Y2 (en)
JP2541472B2 (en) Micro voltage change detection circuit
JPH0641180Y2 (en) Amplifier electrical characteristics measuring device
JPH06100626B2 (en) Resistance temperature detector circuit
KR910007691B1 (en) Coil inductance measure meter using computer
JPH0424440Y2 (en)
JPH0156385B2 (en)
JPH0335289Y2 (en)
JPH0526965Y2 (en)
JPS5821213Y2 (en) Input switching device
JPS63273021A (en) Ac light component amplifier
JPH0334163Y2 (en)
JPS6316973Y2 (en)
JP3129005B2 (en) Signal converter
JPH0527828B2 (en)
JPS62135775A (en) Difference voltage measuring circuit