JPH0454394B2 - - Google Patents
Info
- Publication number
- JPH0454394B2 JPH0454394B2 JP56071573A JP7157381A JPH0454394B2 JP H0454394 B2 JPH0454394 B2 JP H0454394B2 JP 56071573 A JP56071573 A JP 56071573A JP 7157381 A JP7157381 A JP 7157381A JP H0454394 B2 JPH0454394 B2 JP H0454394B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel
- source
- tunnel
- impurity density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000002347 injection Methods 0.000 claims description 22
- 239000007924 injection Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 16
- 230000001550 time effect Effects 0.000 claims description 8
- 239000000969 carrier Substances 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- -1 Si 3 N 4 Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000010356 wave oscillation Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、トンネル注入層をキヤリアの注入源
とし、走行時間効果を用いた三端子半導体装置に
関するものである。
とし、走行時間効果を用いた三端子半導体装置に
関するものである。
トンネル注入型走行時間効果負性抵抗素子（以
下タンネツトダイオードと略す）は逆方向にバイ
アスされたｐ−ｎダイオードのトンネル降伏によ
るトンネル注入されたキヤリアの走行時間効果に
より負性抵抗を得るダイオードである。なだれ降
伏を利用した走行時間負性抵抗素子（インパクツ
ダイオード）に比較して、タンネツトダイオード
は、トンネル注入を用いるので動作電圧が低いこ
と、動作層が薄くできるので発振周波数が高い、
さらに雑音が小さいという優れた特徴を有してい
る。タンネツトダイオードについては、特公昭47
−11095号公報及び半導体研究第13巻（1977年７
月10日、工業調査会発行）第89頁乃至第111頁に
示されている。走行時間効果やなだれ降伏効果を
利用した半導体素子としての三端子半導体装置が
特開昭50−2878号公報に示されている。なだれ注
入による発振は半導体層が厚いことが必要で、高
周波化できないこと又、なだれ注入は正孔と電子
の衝突電離現象であるために非常に雑音が大き
く、実用には適しないものである。この特許出願
には『キヤリアの発生源としては、要するに高電
界で起こるものならばツエナー原理によるもので
もトンネル原理によるものでも制御用電極から制
御可能である。』と説明されているが、その具体
的な構造については全く記載されていない。
下タンネツトダイオードと略す）は逆方向にバイ
アスされたｐ−ｎダイオードのトンネル降伏によ
るトンネル注入されたキヤリアの走行時間効果に
より負性抵抗を得るダイオードである。なだれ降
伏を利用した走行時間負性抵抗素子（インパクツ
ダイオード）に比較して、タンネツトダイオード
は、トンネル注入を用いるので動作電圧が低いこ
と、動作層が薄くできるので発振周波数が高い、
さらに雑音が小さいという優れた特徴を有してい
る。タンネツトダイオードについては、特公昭47
−11095号公報及び半導体研究第13巻（1977年７
月10日、工業調査会発行）第89頁乃至第111頁に
示されている。走行時間効果やなだれ降伏効果を
利用した半導体素子としての三端子半導体装置が
特開昭50−2878号公報に示されている。なだれ注
入による発振は半導体層が厚いことが必要で、高
周波化できないこと又、なだれ注入は正孔と電子
の衝突電離現象であるために非常に雑音が大き
く、実用には適しないものである。この特許出願
には『キヤリアの発生源としては、要するに高電
界で起こるものならばツエナー原理によるもので
もトンネル原理によるものでも制御用電極から制
御可能である。』と説明されているが、その具体
的な構造については全く記載されていない。
本発明の目的は、トンネル注入を制御すること
により、超高速で動作する新規な三端子半導体装
置を提供することである。
により、超高速で動作する新規な三端子半導体装
置を提供することである。
ソース領域からトンネル注入されるキヤリアを
静電的に制御する半導体デバイスは、すでに本発
明者により出願されている。（特許第1560100号
（特公昭平１−35508号）「トンネル注入制御半導
体デバイス」）。
静電的に制御する半導体デバイスは、すでに本発
明者により出願されている。（特許第1560100号
（特公昭平１−35508号）「トンネル注入制御半導
体デバイス」）。
以下図面を参照しながら本発明を詳細に説明す
る。
る。
まずp+−ｎ接合ダイオードに逆バイアスを加
えた場合のトンネル電流について述べる。直接遷
移型トンネル電流密度の式は次式で与えられる。
えた場合のトンネル電流について述べる。直接遷
移型トンネル電流密度の式は次式で与えられる。
Ｊ＝√2q3m*1/2Va／4π3h2εg 1/2exp
（−πm*1/2εg 3/2／２√2qEh） …(1)
ただし、ｑ：単位電荷、m*：有効質量、ｈ＝
2π：ブランク定数、εg：バンドギヤツプ、
Va：印加電圧、及びＥはp+n接合の最大電界で、 Ｅ＝｛2qND（Va＋Vbi）／εS｝1/2 …(2) で与えられる。ここで、ND：ｎ領域の不純物密
度、εS：半導体の誘電率、Vbi：p+n接合の拡散電
位である。式(1)、(2)で与えられるp+n接合の逆方
向トンネル電流密度の逆方向印加電圧Va依存性
を第１図に示す。
2π：ブランク定数、εg：バンドギヤツプ、
Va：印加電圧、及びＥはp+n接合の最大電界で、 Ｅ＝｛2qND（Va＋Vbi）／εS｝1/2 …(2) で与えられる。ここで、ND：ｎ領域の不純物密
度、εS：半導体の誘電率、Vbi：p+n接合の拡散電
位である。式(1)、(2)で与えられるp+n接合の逆方
向トンネル電流密度の逆方向印加電圧Va依存性
を第１図に示す。
第１図は、半導体材料をGaAsとして計算した
結果である。従つて、εg＝1.43eV、εS＝10.9εpで
ある。εpは真空の誘電率である。
結果である。従つて、εg＝1.43eV、εS＝10.9εpで
ある。εpは真空の誘電率である。
m*＝（１／me *＋１／mlh*）-1
であり、me *＝0.068mD、mlh*＝0.12mDである。
mDは自由電子の質量である。第１図には、電流
密度が実線で、電界強度が点線で示されている。
Ｎは、ｎ領域の不純物密度である。Ｎが大きくな
るにつれ空乏層幅が狭くなり、電界Ｅが大きくな
るから、電流密度は大きくなる。たとえば、Ｎ＝
３×1018cm-3では、電圧1Vで３×103A／cm2の電
流密度が得られる。
mDは自由電子の質量である。第１図には、電流
密度が実線で、電界強度が点線で示されている。
Ｎは、ｎ領域の不純物密度である。Ｎが大きくな
るにつれ空乏層幅が狭くなり、電界Ｅが大きくな
るから、電流密度は大きくなる。たとえば、Ｎ＝
３×1018cm-3では、電圧1Vで３×103A／cm2の電
流密度が得られる。
p+−ｎ−n+のタンネツトダイオードからは最
高338GHz、p+−n+−ｉ（ν）−n+型のタンネツト
ダイオードからは、最高301GHzのサブミリ波発
振が得られている。
高338GHz、p+−n+−ｉ（ν）−n+型のタンネツト
ダイオードからは、最高301GHzのサブミリ波発
振が得られている。
本発明のトンネル注入型走行時間効果三端子半
導体装置の構造を第２図に示す。
導体装置の構造を第２図に示す。
１は、p++層、２はn+層でこの領域がトンネル
注入層となるべき領域である。トンネル注入を効
率良く生起させるために、直接遷移のトンネル注
入が生起する材料を用いる。３はｎ層でトンネル
注入されたキヤリアの走行領域である。４は絶縁
物あるいは禁制帯幅が１、２、３の半導体よりも
大きい半導体層、５は制御電極である。６はn+
層で７はp++層の電極、８はn+層の電極である。
注入層となるべき領域である。トンネル注入を効
率良く生起させるために、直接遷移のトンネル注
入が生起する材料を用いる。３はｎ層でトンネル
注入されたキヤリアの走行領域である。４は絶縁
物あるいは禁制帯幅が１、２、３の半導体よりも
大きい半導体層、５は制御電極である。６はn+
層で７はp++層の電極、８はn+層の電極である。
ダイオード領域のp++層１をソース、n+層６を
ドレイン、５の制御電極をゲートと呼ぶ。
ドレイン、５の制御電極をゲートと呼ぶ。
５のゲート電極は絶縁膜ないしはヘテロ接合に
よりトンネル注入されたキヤリアの走行領域３の
電位分布を制御している。
よりトンネル注入されたキヤリアの走行領域３の
電位分布を制御している。
２に接する絶縁膜あるいは禁制帯幅の異なる半
導体層４は薄い程、有効にゲート電圧がn+2領域
に加わる。ドレインに正電圧を印加した状態のソ
ース・ドレイン方向の電位分布を第３図に示す。
ａはゲートにも正電圧を加えて導通状態になつた
ときの電位分布、ｂはゲートを零電位（ソースも
同電位）としたときの遮断状態での電位分布であ
る。ａでは、ゲートに正電圧が加わつているた
め、ソース前面の電位の勾配がより急峻になつて
おり、ｂではゲート電圧により、よりゆるやかに
なつている。この勾配から決まる電界Ｅがａでは
大きいからトンネル電流が流れ、ｂではＥが小さ
いからトンネル電流が流れない。第３図に示すよ
うに電流通路となるチヤンネルの電位分布が容量
結合すなわち静電誘導効果により制御され、ソー
スからのトンネル電流が制御されることから、本
発明のトランジスタは、静電誘導トンネル走行時
間効果トランジスタ（Static Induced Tunnel
Transit Time Transistor：SIT）と呼ばれる。
導体層４は薄い程、有効にゲート電圧がn+2領域
に加わる。ドレインに正電圧を印加した状態のソ
ース・ドレイン方向の電位分布を第３図に示す。
ａはゲートにも正電圧を加えて導通状態になつた
ときの電位分布、ｂはゲートを零電位（ソースも
同電位）としたときの遮断状態での電位分布であ
る。ａでは、ゲートに正電圧が加わつているた
め、ソース前面の電位の勾配がより急峻になつて
おり、ｂではゲート電圧により、よりゆるやかに
なつている。この勾配から決まる電界Ｅがａでは
大きいからトンネル電流が流れ、ｂではＥが小さ
いからトンネル電流が流れない。第３図に示すよ
うに電流通路となるチヤンネルの電位分布が容量
結合すなわち静電誘導効果により制御され、ソー
スからのトンネル電流が制御されることから、本
発明のトランジスタは、静電誘導トンネル走行時
間効果トランジスタ（Static Induced Tunnel
Transit Time Transistor：SIT）と呼ばれる。
第４図は第２図の素子の具体的な実施例であ
る。
る。
各領域の不純物密度は、ゲート・ゲート間隔に
もよるが、p++領域11：５×1019〜１×1021cm-3、
n+12：５×1017〜１×1019cm、n13：１×1014〜１
×1017cm-3、n+14：１×1018〜５×1020cm-3であ
る。n+12、n13各領域の不純物密度は、ゲート・
ゲート間隔が短いほど、またソース・ドレイン間
隔が短いほど高くする。ゲート領域は基板の表面
より凹形に掘り込んだチヤンネルの側壁部に形成
している。ゲート領域の構造は第２図で説明して
いる。このような構造により、ソースから注入さ
れるトンネル電流を効率良く制御できる。ゲー
ト・ゲート間隔はたとえば2μｍ以下から1000Å
程度である。n+層12の厚さはトンネル注入が生
起するのに充分な厚さでよく、おおよそ1000Å以
下で十分である。n+層12の厚さWtはｑεg／Ex程度ま では薄くすることが望ましい。ここでExはp++−
n+接合部の電界強度、εgは禁制帯幅、ｑは単位電
荷である。Ex＝1MV／cm、εg＝1eVとしたとき
に、Wt＝100Åとなる。トンネル注入層となるn+
層12が十分に薄くキヤリアの走行時間が無視でき
るとすればｎ層13の厚さは負性抵抗を得る為には
走行角をおおよそπから2πラジアンとなるよう
に第２図に示されるｎ層の厚さＷを決定すればよ
い。走行角θは2πfＷ／υで表される。ここでｆは動 作周波数、Ｗはｎ層の厚さ、υは電子の速度であ
る。
もよるが、p++領域11：５×1019〜１×1021cm-3、
n+12：５×1017〜１×1019cm、n13：１×1014〜１
×1017cm-3、n+14：１×1018〜５×1020cm-3であ
る。n+12、n13各領域の不純物密度は、ゲート・
ゲート間隔が短いほど、またソース・ドレイン間
隔が短いほど高くする。ゲート領域は基板の表面
より凹形に掘り込んだチヤンネルの側壁部に形成
している。ゲート領域の構造は第２図で説明して
いる。このような構造により、ソースから注入さ
れるトンネル電流を効率良く制御できる。ゲー
ト・ゲート間隔はたとえば2μｍ以下から1000Å
程度である。n+層12の厚さはトンネル注入が生
起するのに充分な厚さでよく、おおよそ1000Å以
下で十分である。n+層12の厚さWtはｑεg／Ex程度ま では薄くすることが望ましい。ここでExはp++−
n+接合部の電界強度、εgは禁制帯幅、ｑは単位電
荷である。Ex＝1MV／cm、εg＝1eVとしたとき
に、Wt＝100Åとなる。トンネル注入層となるn+
層12が十分に薄くキヤリアの走行時間が無視でき
るとすればｎ層13の厚さは負性抵抗を得る為には
走行角をおおよそπから2πラジアンとなるよう
に第２図に示されるｎ層の厚さＷを決定すればよ
い。走行角θは2πfＷ／υで表される。ここでｆは動 作周波数、Ｗはｎ層の厚さ、υは電子の速度であ
る。
第５図は、走行角３／2πラジアンとしたとき
のＷ＝3υ／4fとｆの関係を示している。
のＷ＝3υ／4fとｆの関係を示している。
キヤリアの速度を１×107cm／sec、ｆ＝1000G
HzとしたときにＷは750Åとなる。同様に、キヤ
リアの速度を１×107cm／sec、ｆ＝100GHzでは
Ｗは0.75μｍｓとなり、ミリ波帯以上の周波数
（30GHz）以上で動作させようとすれば、Ｗとし
てはおおよそ3μｍ以下にすればよい。ここでキ
ヤリアの速度は素子の温度、走行領域の電界強
度、不純物密度そして絶縁層ないしは禁制帯幅の
大きい半導体層の厚さ、不純物密により大きく変
化する。第５図にはキヤリアの速度が0.8×107
cm／secより１×108cm／secまでの値が得られて
いる。
HzとしたときにＷは750Åとなる。同様に、キヤ
リアの速度を１×107cm／sec、ｆ＝100GHzでは
Ｗは0.75μｍｓとなり、ミリ波帯以上の周波数
（30GHz）以上で動作させようとすれば、Ｗとし
てはおおよそ3μｍ以下にすればよい。ここでキ
ヤリアの速度は素子の温度、走行領域の電界強
度、不純物密度そして絶縁層ないしは禁制帯幅の
大きい半導体層の厚さ、不純物密により大きく変
化する。第５図にはキヤリアの速度が0.8×107
cm／secより１×108cm／secまでの値が得られて
いる。
p++層11及び、n+層14は直列抵抗と熱抵抗を下
げるために薄くする必要がある。p++層11を放熱
体に接続するときには熱抵抗を下げるには0.5μｍ
以下の厚さとするのが望ましい。トンネル電流を
多く流そうとすればn+12領域の不純物密度は高
い方がよく、またその厚さは薄い方がよい。例え
ば厚さは0.2μｍから0.01μｍといつたようにであ
る。n+12領域の厚さが薄くなつたときには、ゲ
ート・ゲート間隔も狭くする必要がある。チヤン
ネル全面をより有効に制御して電流を流すように
するためである。たとえば、1μｍから0.1μｍとい
つたようにである。
げるために薄くする必要がある。p++層11を放熱
体に接続するときには熱抵抗を下げるには0.5μｍ
以下の厚さとするのが望ましい。トンネル電流を
多く流そうとすればn+12領域の不純物密度は高
い方がよく、またその厚さは薄い方がよい。例え
ば厚さは0.2μｍから0.01μｍといつたようにであ
る。n+12領域の厚さが薄くなつたときには、ゲ
ート・ゲート間隔も狭くする必要がある。チヤン
ネル全面をより有効に制御して電流を流すように
するためである。たとえば、1μｍから0.1μｍとい
つたようにである。
第４図の構造をマルチチヤンネル構造にしたも
のが第６図である。各領域の番号は第４図に対応
する。
のが第６図である。各領域の番号は第４図に対応
する。
同じく第４図の構造を集積化構造にしたものが
第７図である。ｐ基板17上に本発明のトランジス
タが作られており、n+ドレイン領域14は埋め込
み領域になつている。p+領域18は分離領域であ
る。分離は、絶縁物分離でもよい。切り込みを
n+領域14まで到達させれば、プロセスはさらに
簡単になる。電極17′は必ずしも前面にある必要
はない。
第７図である。ｐ基板17上に本発明のトランジス
タが作られており、n+ドレイン領域14は埋め込
み領域になつている。p+領域18は分離領域であ
る。分離は、絶縁物分離でもよい。切り込みを
n+領域14まで到達させれば、プロセスはさらに
簡単になる。電極17′は必ずしも前面にある必要
はない。
絶縁層16はSiであればSiO2、Si3N4、Al2O3、
AlN等もしくはこれらの複合膜、GaAsであれ
ば、GaOxＮｙ、Si3N4、Al2O3、AlN等である。
AlN等もしくはこれらの複合膜、GaAsであれ
ば、GaOxＮｙ、Si3N4、Al2O3、AlN等である。
また16を禁制帯幅の大きい半導体層とする場合
には、チヤンネルとなる半導体がGaAsであれ
ば、例えばGaxAl1-xAs（ｘとして例えば0.3）の
−族化合物半導体混晶等とする。
には、チヤンネルとなる半導体がGaAsであれ
ば、例えばGaxAl1-xAs（ｘとして例えば0.3）の
−族化合物半導体混晶等とする。
ソースからトンネル注入された電子が、ドレイ
ンまでの走行領域をドリフトで走行する場合と、
殆ど散乱を受けずに次第に加速されながら走行す
る場合とがある。この両者が現れるのは、電子が
散乱を受ける平均自由行程と走行空間の距離の関
係で決まる。走行空間距離が自由行程にくらべて
十分長ければ、ドリフト走行になる。そうでなけ
れば初速度と電界により次第に加速される走行と
なる。SiにくらべてGaAsの自由行程は数倍以上
長いといわれている。
ンまでの走行領域をドリフトで走行する場合と、
殆ど散乱を受けずに次第に加速されながら走行す
る場合とがある。この両者が現れるのは、電子が
散乱を受ける平均自由行程と走行空間の距離の関
係で決まる。走行空間距離が自由行程にくらべて
十分長ければ、ドリフト走行になる。そうでなけ
れば初速度と電界により次第に加速される走行と
なる。SiにくらべてGaAsの自由行程は数倍以上
長いといわれている。
従つて、GaAsの方が後者の電子の運動が現れ
易い。
易い。
電子が散乱をあまり受けずに走行するようにな
ると電子の走行速度は早くなり、走行時間から決
まる上限周波数は極めて高くなる。
ると電子の走行速度は早くなり、走行時間から決
まる上限周波数は極めて高くなる。
これまでの実施例では、トンネル注入を起こす
ソースとソースに直接隣接する領域の不純物密度
は空間的に一様であるように述べてきたが、必ず
しも一様である必要はない。トンネル注入を最も
強く起こしたい所の不純物密度を高くしてトンネ
ル注入効率を高くすることもできる。
ソースとソースに直接隣接する領域の不純物密度
は空間的に一様であるように述べてきたが、必ず
しも一様である必要はない。トンネル注入を最も
強く起こしたい所の不純物密度を高くしてトンネ
ル注入効率を高くすることもできる。
本発明の半導体デバイスがここで述べた実施例
に限定されないことはもちろんである。導電型を
反転した構造でもよいことはもちろんである。い
ずれにしても、ソースからキヤリアをトンネル注
入で注入させ、その注入量をゲート電圧及びドレ
イン電圧の静電誘導効果で制御する構造の半導体
装置でトンネル注入されたキヤリアの走行時間効
果で負性抵抗を得ればよい。トンネル注入を効率
よく起こすには、不純物密度は高い方がよい。し
かもその領域を空乏化して容量結合で電位分布制
御しようというのであるから、本発明の半導体デ
バイスは、本質的に微細化されたデバイスであ
る。個別デバイスはもとより超高密度超高速集積
回路に最適である。デバイスの寸法が小さくなれ
ばなる程有効である。しかも、高不純物密度領域
から直接トンネルでキヤリアを注入させているか
ら、ソース近傍のキヤリアの蓄積効果が極めて少
なく高速動作に極めて適する。
に限定されないことはもちろんである。導電型を
反転した構造でもよいことはもちろんである。い
ずれにしても、ソースからキヤリアをトンネル注
入で注入させ、その注入量をゲート電圧及びドレ
イン電圧の静電誘導効果で制御する構造の半導体
装置でトンネル注入されたキヤリアの走行時間効
果で負性抵抗を得ればよい。トンネル注入を効率
よく起こすには、不純物密度は高い方がよい。し
かもその領域を空乏化して容量結合で電位分布制
御しようというのであるから、本発明の半導体デ
バイスは、本質的に微細化されたデバイスであ
る。個別デバイスはもとより超高密度超高速集積
回路に最適である。デバイスの寸法が小さくなれ
ばなる程有効である。しかも、高不純物密度領域
から直接トンネルでキヤリアを注入させているか
ら、ソース近傍のキヤリアの蓄積効果が極めて少
なく高速動作に極めて適する。
本発明の半導体デバイスは、従来公知の製造技
術で作ることができ、小さな電圧で、超高周波ま
で動作し低雑音な三端子半導体装置を実現でき
る。
術で作ることができ、小さな電圧で、超高周波ま
で動作し低雑音な三端子半導体装置を実現でき
る。
第１図は半導体材料をGaAsとして計算した結
果、第２図、第４図、第６図及び第７図は本発明
の実施例を示す断面図、第３図はソース・ドレイ
ン方向の電位分布で、ａは導通状態、ｂは遮断状
態である。第５図はトンネル注入されたキヤリア
の速度を与えたときの走行領域Ｗと周波数ｆの関
係を示す図である。
果、第２図、第４図、第６図及び第７図は本発明
の実施例を示す断面図、第３図はソース・ドレイ
ン方向の電位分布で、ａは導通状態、ｂは遮断状
態である。第５図はトンネル注入されたキヤリア
の速度を与えたときの走行領域Ｗと周波数ｆの関
係を示す図である。
Claims (1)
- １ 第１導電型の高不純物密度領域よりなるソー
ス領域の少なくとも一部に接して直接遷移のトン
ネル注入を起こす第１導電型とは反対の第２導電
型の薄い高不純物密度領域、第２導電型の低不純
物密度より形成されるチヤンネル領域、第２導電
型の高不純物密度領域よりなるドレイン領域を設
け前記チヤンネルは動作状態ではほぼ空乏層に
し、前記ソースよりチヤンネルを凹状に形成した
側壁部に絶縁層乃至はソース及びチヤンネルより
も禁制帯幅の大きい半導体によるゲート領域と制
御電極を設け、チヤンネル中へトンネル注入され
たキヤリアの走行角がおおよそπから2πラジア
ンとなることを特徴とするトンネル注入型走行時
間効果三端子半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7157381A JPS57186374A (en) | 1981-05-12 | 1981-05-12 | Tunnel injection type travelling time effect semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7157381A JPS57186374A (en) | 1981-05-12 | 1981-05-12 | Tunnel injection type travelling time effect semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1125599A Division JP2549916B2 (ja) | 1989-05-18 | 1989-05-18 | トンネル注入型走行時間効果三端子半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57186374A JPS57186374A (en) | 1982-11-16 |
| JPH0454394B2 true JPH0454394B2 (ja) | 1992-08-31 |
Family
ID=13464573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7157381A Granted JPS57186374A (en) | 1981-05-12 | 1981-05-12 | Tunnel injection type travelling time effect semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57186374A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0614534B2 (ja) * | 1984-07-26 | 1994-02-23 | 新技術事業団 | 半導体集積回路 |
| JPH0614551B2 (ja) * | 1984-07-26 | 1994-02-23 | 新技術事業団 | 熱電子放射型静電誘導トランジスタ |
| FR2569056B1 (fr) * | 1984-08-08 | 1989-03-10 | Japan Res Dev Corp | Transistor a induction statique du type a injection par effet tunnel et circuit integre comprenant un tel transistor |
| JPH0614535B2 (ja) * | 1984-08-31 | 1994-02-23 | 新技術事業団 | 半導体集積回路 |
| JP2587722B2 (ja) * | 1984-08-08 | 1997-03-05 | 新技術事業団 | トンネル注入型静電誘導トランジスタ |
| JPH0620143B2 (ja) * | 1984-08-08 | 1994-03-16 | 新技術事業団 | トンネル注入型静電誘導トランジスタ |
| EP2674978B1 (en) * | 2012-06-15 | 2020-07-29 | IMEC vzw | Tunnel field effect transistor device and method for making the device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS502878A (ja) * | 1973-05-10 | 1975-01-13 |
-
1981
- 1981-05-12 JP JP7157381A patent/JPS57186374A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS502878A (ja) * | 1973-05-10 | 1975-01-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57186374A (en) | 1982-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876580A (en) | Tunnel injection controlling type semiconductor device controlled by static induction effect | |
| US4907053A (en) | Semiconductor integrated circuit | |
| US5825049A (en) | Resonant tunneling device with two-dimensional quantum well emitter and base layers | |
| US3745425A (en) | Semiconductor devices | |
| US6388271B1 (en) | Semiconductor component | |
| US4334235A (en) | Insulated gate type semiconductor device | |
| US3439236A (en) | Insulated-gate field-effect transistor with critical bulk characteristics for use as an oscillator component | |
| US4712122A (en) | Heterojunction gate ballistic JFET with channel thinner than Debye length | |
| US4985738A (en) | Semiconductor switching device | |
| JPH0454394B2 (ja) | ||
| EP0029481A1 (en) | Field effect semiconductor structure | |
| US4860064A (en) | Transistor comprising a 2-dimensional carrier gas collector situated between emitter and gate | |
| US5175598A (en) | Semiconductor switching device | |
| JP2549916B2 (ja) | トンネル注入型走行時間効果三端子半導体装置 | |
| US4829349A (en) | Transistor having voltage-controlled thermionic emission | |
| US5227647A (en) | Semiconductor switching device | |
| US4672423A (en) | Voltage controlled resonant transmission semiconductor device | |
| JPS6349392B2 (ja) | ||
| US5712491A (en) | Lateral theta device | |
| JPH0636598Y2 (ja) | 超高周波半導体装置 | |
| JP2576173B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPS6244698B2 (ja) | ||
| JPS6292368A (ja) | 半導体装置 | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| JP2523466B2 (ja) | 静電誘導型半導体装置 |