JPH0451349A - バスインターフェース変換装置 - Google Patents
バスインターフェース変換装置Info
- Publication number
- JPH0451349A JPH0451349A JP15972090A JP15972090A JPH0451349A JP H0451349 A JPH0451349 A JP H0451349A JP 15972090 A JP15972090 A JP 15972090A JP 15972090 A JP15972090 A JP 15972090A JP H0451349 A JPH0451349 A JP H0451349A
- Authority
- JP
- Japan
- Prior art keywords
- data
- expansion
- access request
- signal
- expansion slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 230000011664 signaling Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 abstract description 29
- 230000002457 bidirectional effect Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002175 menstrual effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は異なるパソコンの拡張スロットなどのインター
フェースと他の異なるアーキテクチャのインターフェー
スを接続するバスインターフェース変換装置に関する。
フェースと他の異なるアーキテクチャのインターフェー
スを接続するバスインターフェース変換装置に関する。
パンコンのCPUはLSI技術の向上などにより、高速
化、高機能化が図られ、アーキテクチャもへビットから
子穴ビット、三十二ビットへと移向している。これに伴
ってパンコンの拡張スロットのデータバス幅も人、十人
、三十二ビットと拡張されている。また、データバス幅
拡張の際に拡張スロットの高機能化、データ転送速度の
高速化も合わせて行うことで、より高性能な拡張アダプ
タの接続を可能とし、パソコンシステムの性能向上が図
られている。
化、高機能化が図られ、アーキテクチャもへビットから
子穴ビット、三十二ビットへと移向している。これに伴
ってパンコンの拡張スロットのデータバス幅も人、十人
、三十二ビットと拡張されている。また、データバス幅
拡張の際に拡張スロットの高機能化、データ転送速度の
高速化も合わせて行うことで、より高性能な拡張アダプ
タの接続を可能とし、パソコンシステムの性能向上が図
られている。
第2図に従来の子穴ビットの拡張スロットの例、第3図
に高機能化を図った三十二ビットの拡張スロットの例を
示す。第2図と第6図を比較すると、子穴ビットのデー
タSDO〜5D15が三十二ビットのデータD00〜D
51へとデータバス幅が拡張され、アドレス空間もSA
D〜19. LA20〜LA23のアドレスで表され
た16MBの空間はA、 OO〜151で表す4GBの
空間へ拡張されている。また、子穴ビットの拡張スロッ
トにはない新しい機能として、DMA転送を高速且つ効
率よく行うため、バスアービトレーションを行つARB
OO〜05 ARB/−GNT 、−PREEMPT信
号。
に高機能化を図った三十二ビットの拡張スロットの例を
示す。第2図と第6図を比較すると、子穴ビットのデー
タSDO〜5D15が三十二ビットのデータD00〜D
51へとデータバス幅が拡張され、アドレス空間もSA
D〜19. LA20〜LA23のアドレスで表され
た16MBの空間はA、 OO〜151で表す4GBの
空間へ拡張されている。また、子穴ビットの拡張スロッ
トにはない新しい機能として、DMA転送を高速且つ効
率よく行うため、バスアービトレーションを行つARB
OO〜05 ARB/−GNT 、−PREEMPT信
号。
及び、バースト転送を行う−BUR8T、−TC信号が
設けられている。
設けられている。
また、バスのデータ転送速度の向上を図るため、アクセ
ス信号−8MEMR,−3MEMW、−IOR。
ス信号−8MEMR,−3MEMW、−IOR。
−rowけ−CMD、M/−IO,−8o、−81信号
に置きかえられ、また、接続した拡張アダプタのデータ
バス幅を認識する一IOC316,−MEMC315信
号も−CDDS16信号に置きかえられている。
に置きかえられ、また、接続した拡張アダプタのデータ
バス幅を認識する一IOC316,−MEMC315信
号も−CDDS16信号に置きかえられている。
タイミング仕様も高速化に対応して変更されている。第
4図にこれらの信号のタイミングチャートを比較した図
を示す。
4図にこれらの信号のタイミングチャートを比較した図
を示す。
第4図の第2図の拡張スロットのタイミングチャートで
は、接続した拡張アダプタのバス幅が子穴ビットである
ことを示す−IOC816、−MEMC816信号はア
ドレスSAO〜19及びコマンド信号−8MEMR,−
SMEMW、−IOR,−IOWをデコードして生成し
ている。
は、接続した拡張アダプタのバス幅が子穴ビットである
ことを示す−IOC816、−MEMC816信号はア
ドレスSAO〜19及びコマンド信号−8MEMR,−
SMEMW、−IOR,−IOWをデコードして生成し
ている。
これに対し、第3図の拡張スロットのタイミングチャー
トではアドレスADO〜61及びM/−ro、−so、
−si倍信号ら−CDDS16信号を生成している。こ
のように各信号を換えることで、いち早く拡張アダプタ
のデータ幅を検出できるので高速な動作に対応可能とな
っている。
トではアドレスADO〜61及びM/−ro、−so、
−si倍信号ら−CDDS16信号を生成している。こ
のように各信号を換えることで、いち早く拡張アダプタ
のデータ幅を検出できるので高速な動作に対応可能とな
っている。
々お、この種の技術については「日経バイト」1987
年10月号、pp、213〜226.及び「月経エレク
トロニクスJ 1987年6月29日号。
年10月号、pp、213〜226.及び「月経エレク
トロニクスJ 1987年6月29日号。
pp、141〜151において論じられている。
上記従来技術の拡張スロットの例では人、子穴。
三十二ビットの各々の拡張アダプタが接続できるように
各セクションにスロットが分けられているが、第2図の
拡張スロットと第3図の拡張スロットの八、土木ビット
セクションは全く異なるため第2図の拡張スロットに接
続していた拡張アダプタは第3図の拡張スロットには直
接接続できない。
各セクションにスロットが分けられているが、第2図の
拡張スロットと第3図の拡張スロットの八、土木ビット
セクションは全く異なるため第2図の拡張スロットに接
続していた拡張アダプタは第3図の拡張スロットには直
接接続できない。
従って、第2図の拡張スロット用の拡張アダプタを第3
図の拡張スロットに接続するにはバスインターフェース
変換装置が必要とまる。
図の拡張スロットに接続するにはバスインターフェース
変換装置が必要とまる。
しかし、第4図で示した例では接続した拡張アダプタの
データ幅を知るために、アドレスSAO〜19、及び、
コマンド信号−8MBMR,−8MEMW。
データ幅を知るために、アドレスSAO〜19、及び、
コマンド信号−8MBMR,−8MEMW。
−IOR,−40Wを拡張アダプタに与え、拡張アダプ
タが出力する一IOC816、又は、−MEMC816
信号を検出して−CDDS16信号を生成しても、−〇
MD信号よりも結果が得られるのは遅れるため仕様を満
足できなくなる。
タが出力する一IOC816、又は、−MEMC816
信号を検出して−CDDS16信号を生成しても、−〇
MD信号よりも結果が得られるのは遅れるため仕様を満
足できなくなる。
本発明の目的はデータバス幅の認識方法や仕様が異なる
インターフェース間でもバス整合を行いバスインターフ
ェース変換が可能なバスインターフェース変換装置を提
供することにある。
インターフェース間でもバス整合を行いバスインターフ
ェース変換が可能なバスインターフェース変換装置を提
供することにある。
上記目的を達成するため、拡張スロットと他のアーキテ
クチャの拡張スロット用の拡張アダプタとを接続するバ
スインターフェース変換装置において、 拡張アダプタから読出した八、または子穴ビットのデー
タをラッチし、拡張スロットのデータバスへ転送する第
一のバッファと 拡張スロットが出力するへビットのデータをラッチし、
拡張アダプタの子穴ビットデータバスへ転送する第二の
バッファと 拡張スロットから拡張アダプタに対するアクセス要求と
、そのアクセス要求に対する拡張アダプタのデータバス
幅を検出し、その検出結果に応じ拡張スロットの各信号
を拡張アダプタのインターフェースに変換して拡張スロ
ットに出方するとともに第−及び第二のバッファを制御
する制御部を設けたものである。
クチャの拡張スロット用の拡張アダプタとを接続するバ
スインターフェース変換装置において、 拡張アダプタから読出した八、または子穴ビットのデー
タをラッチし、拡張スロットのデータバスへ転送する第
一のバッファと 拡張スロットが出力するへビットのデータをラッチし、
拡張アダプタの子穴ビットデータバスへ転送する第二の
バッファと 拡張スロットから拡張アダプタに対するアクセス要求と
、そのアクセス要求に対する拡張アダプタのデータバス
幅を検出し、その検出結果に応じ拡張スロットの各信号
を拡張アダプタのインターフェースに変換して拡張スロ
ットに出方するとともに第−及び第二のバッファを制御
する制御部を設けたものである。
拡張スロットから拡張アダプタに対しアクセスが要求さ
れると、制御部は、まず、これを検出し拡張スロットに
対し拡張アダプタが八とットデータ幅であることを示す
データ幅信号を出力する。
れると、制御部は、まず、これを検出し拡張スロットに
対し拡張アダプタが八とットデータ幅であることを示す
データ幅信号を出力する。
これにより拡張スロットは拡張アダプタに対しへビット
データ転送しか行わず、子穴ビットのデータを要求する
ときには続けて二回のアクセスを行う。
データ転送しか行わず、子穴ビットのデータを要求する
ときには続けて二回のアクセスを行う。
次に、そのアクセス要求に対する拡張アダプタの応答が
八、あるいは子穴ビットデータ転送であるかを拡張アダ
プタが出力するデータ幅信号から検出する。
八、あるいは子穴ビットデータ転送であるかを拡張アダ
プタが出力するデータ幅信号から検出する。
アクセス要求がリードサイクルで拡張アダプタの応答が
へビットデータ転送のときは、拡張アダプタにリードサ
イクルの信号を出力し、拡張アダプタが出力する下位八
ビットデータを第一のバッファを介して拡張スロットの
データバスに出力する。
へビットデータ転送のときは、拡張アダプタにリードサ
イクルの信号を出力し、拡張アダプタが出力する下位八
ビットデータを第一のバッファを介して拡張スロットの
データバスに出力する。
アクセス要求がライトサイクルで拡張アダプタの応答が
へビットデータ転送のときは、拡張アダプタにライトサ
イクルの信号を出力し、拡張スロットが出力する書込み
データを第二のバッファを介して拡張アダプタの子穴ビ
ットデータバスの下位バイトに出力する。
へビットデータ転送のときは、拡張アダプタにライトサ
イクルの信号を出力し、拡張スロットが出力する書込み
データを第二のバッファを介して拡張アダプタの子穴ビ
ットデータバスの下位バイトに出力する。
また、アクセス要求がリードサイクルで拡張アダプタの
応答が子穴ビットデータ転送のときは、拡張アダプタに
リードサイクルの信号を出力する。
応答が子穴ビットデータ転送のときは、拡張アダプタに
リードサイクルの信号を出力する。
すると拡張アダプタは子穴ビットのデータを出力するの
で制御部は読出した子穴ビットのデータを第一のバッフ
ァにラッチする。拡張スロットに対してはラッチしたデ
ータのうち下位へビットデータを出力する。一方、拡張
スロットは下位八ビットデータを得られたので続けて上
位へビットデータを読出すリードサイクルを要求する。
で制御部は読出した子穴ビットのデータを第一のバッフ
ァにラッチする。拡張スロットに対してはラッチしたデ
ータのうち下位へビットデータを出力する。一方、拡張
スロットは下位八ビットデータを得られたので続けて上
位へビットデータを読出すリードサイクルを要求する。
制御部はこの二回目のアクセス要求に対して、ラッチし
ていた上位へビットデータを拡張スロットに出力する。
ていた上位へビットデータを拡張スロットに出力する。
但し、この二回目のアクセス要求に対しては拡張アダプ
タにリードサイクルの信号は出力しない。
タにリードサイクルの信号は出力しない。
また、アクセス要求がライトサイクルで拡張アダプタの
心答が子穴ビットデータ転送のときは、制御部は拡張ス
ロットが出力する下位八とットデータを第二のバッファ
にラッチし、拡張アダプタに対してはライトサイクルの
信号は出力しない。
心答が子穴ビットデータ転送のときは、制御部は拡張ス
ロットが出力する下位八とットデータを第二のバッファ
にラッチし、拡張アダプタに対してはライトサイクルの
信号は出力しない。
そして、拡張スロットが続くアクセス要求時に上位へと
ットデータのライトサイクルを要求したときに、拡張ア
ダプタに対しライトサイクルの信号を出力し、ラッチし
ておいた下位八ビットのデータと二回目のアクセスの上
位へビットデータを合わせて拡張スロットに出力する。
ットデータのライトサイクルを要求したときに、拡張ア
ダプタに対しライトサイクルの信号を出力し、ラッチし
ておいた下位八ビットのデータと二回目のアクセスの上
位へビットデータを合わせて拡張スロットに出力する。
以下、本発明の一実施例を第1図及び第5図。
によシ説明する。
第1図において、1は制御部で拡張スロットのアクセス
要求信号7及びコマンド信号12を変換し拡張アダプタ
へのアクセス要求信号9及び拡張スロットのデータ幅信
号8、コマンド信号13を生成するとともに、拡張アダ
プタのデータ幅信号10に応じてバッファ制御信号11
を出力し、ラッチ付双方向バッファ2,3を制御する。
要求信号7及びコマンド信号12を変換し拡張アダプタ
へのアクセス要求信号9及び拡張スロットのデータ幅信
号8、コマンド信号13を生成するとともに、拡張アダ
プタのデータ幅信号10に応じてバッファ制御信号11
を出力し、ラッチ付双方向バッファ2,3を制御する。
ラッチ付双方向バッファ2,5のうち、2は拡張アダプ
タの下位データ5と拡張スロットのデータ4をラッチ及
びバッファリングし、6は拡張アダプタの上位データ6
と拡張スロットのデータ4をラッチバッファリングする
。また、図中に示した各信号は、拡張スロット側が第3
図、拡張アダプタ側が第2図のアーキテクチャであると
すると、スロットデータ4はD00〜07.アダプタ下
位データ5はSDO〜7、アダプタ上位データ6はSD
8〜15、拡張スロットのアクセス要求信号7はA00
〜2 !l、 M/−I O,−8O,−81,−〇
MD。
タの下位データ5と拡張スロットのデータ4をラッチ及
びバッファリングし、6は拡張アダプタの上位データ6
と拡張スロットのデータ4をラッチバッファリングする
。また、図中に示した各信号は、拡張スロット側が第3
図、拡張アダプタ側が第2図のアーキテクチャであると
すると、スロットデータ4はD00〜07.アダプタ下
位データ5はSDO〜7、アダプタ上位データ6はSD
8〜15、拡張スロットのアクセス要求信号7はA00
〜2 !l、 M/−I O,−8O,−81,−〇
MD。
拡張スロットに対するデータ幅信号8は−CDDS16
゜拡張アダプタへのアクセス要求信号9はSAO〜19
、拡張アダプタのデータ幅信号10は−IOC816゜
−MEMC816コマンド信号12は−CMD、13は
一8MBMR,−8MEMW、−IOR,−IOWに対
応する。
゜拡張アダプタへのアクセス要求信号9はSAO〜19
、拡張アダプタのデータ幅信号10は−IOC816゜
−MEMC816コマンド信号12は−CMD、13は
一8MBMR,−8MEMW、−IOR,−IOWに対
応する。
次に、各部の動作について説明する。まず、拡張スロッ
トからアクセス要求信号7が入力されると制御部1はそ
のアクセス要求信号7をデコードして拡張アダプタに対
するものかどうか検出する。
トからアクセス要求信号7が入力されると制御部1はそ
のアクセス要求信号7をデコードして拡張アダプタに対
するものかどうか検出する。
アクセス要求7が拡張アダプタに対するものならば、こ
れを拡張アダプタのインターフェースに合わせてアクセ
ス要求信号9に変換する。また、同時に、拡張スロット
へへビットデータ幅を伝えるデータ幅8を出力する。
れを拡張アダプタのインターフェースに合わせてアクセ
ス要求信号9に変換する。また、同時に、拡張スロット
へへビットデータ幅を伝えるデータ幅8を出力する。
一方、拡張アダプタはアクセス要求信号9を受取ると、
そのアクセスに対しへビットデータ転送あるいは、子穴
ビットデータ転送を行うかをデータ幅信号10に出力す
る。制御部1はデータ幅信号10を検出し、拡張アター
プタがへビットデータ転送を要求した場合は拡張スロッ
トのコマンド信号12とアクセス要求信号7からコマン
ド信号13を生成し、拡張アダプタに対しデータのリー
ド又はライトを行う。
そのアクセスに対しへビットデータ転送あるいは、子穴
ビットデータ転送を行うかをデータ幅信号10に出力す
る。制御部1はデータ幅信号10を検出し、拡張アター
プタがへビットデータ転送を要求した場合は拡張スロッ
トのコマンド信号12とアクセス要求信号7からコマン
ド信号13を生成し、拡張アダプタに対しデータのリー
ド又はライトを行う。
アクセス要求信号7がリードアクセスのときは、拡張ア
ダプタが出力する下位データ5を拡張スロットのデータ
4へ転送するようにバッファ制御信号11をラッチ付き
双方向バッファ2に出力する。
ダプタが出力する下位データ5を拡張スロットのデータ
4へ転送するようにバッファ制御信号11をラッチ付き
双方向バッファ2に出力する。
ラッチ付双方向バッファ5に対しては、バッファを開か
ないようにバッファ制御信号11を出力する。
ないようにバッファ制御信号11を出力する。
アクセス要求信号7がライトアクセスのときは、拡張ス
ロットが出力するデータ4を下位データ5に転送するよ
うに、バッファ制御信号11をラッチ付双方向方バッフ
ァ2に出力する。
ロットが出力するデータ4を下位データ5に転送するよ
うに、バッファ制御信号11をラッチ付双方向方バッフ
ァ2に出力する。
また、拡張アダプタが出力したデータ幅信号10が子穴
ビットデータの転送を要求した場合、まずアクセス要求
信号7がリードアクセスのときはコマンド信号15を直
ちに出力し、拡張アダプタからデータの読出しを行う。
ビットデータの転送を要求した場合、まずアクセス要求
信号7がリードアクセスのときはコマンド信号15を直
ちに出力し、拡張アダプタからデータの読出しを行う。
このとき拡張アダプタは子穴ビットのデータを出力する
ので、下位データ5はラッチ付双方向バッファ2を介し
、そのままデータ4に転送する。また、上位データ6は
ラッチ付双方向バッファ3にラッチしておく。次に拡張
スロットは下位データ5を得たので上位データ6を読出
すアクセス要求7を出力する。制御部1はこのアクセス
要求7を検出すると拡張アダプタにアクセス要求9は出
力せず、ラッチ付双方向バッファ3にラッチしておいた
データを拡張スロットのデータ4に転送する。
ので、下位データ5はラッチ付双方向バッファ2を介し
、そのままデータ4に転送する。また、上位データ6は
ラッチ付双方向バッファ3にラッチしておく。次に拡張
スロットは下位データ5を得たので上位データ6を読出
すアクセス要求7を出力する。制御部1はこのアクセス
要求7を検出すると拡張アダプタにアクセス要求9は出
力せず、ラッチ付双方向バッファ3にラッチしておいた
データを拡張スロットのデータ4に転送する。
次に、データ幅信号10が子穴ビットデータ転送を要求
し、アクセス要求信号7がライトアクセスのときは、ま
ず、拡張アダプタにはコマンド13は出力せず、ラッチ
付き双バッファ2に拡張スロットのデータ4をラッチす
る。そして次に拡張スロットが上位データ6を書込むア
クセス要求7を出力したときに制御部1はコマンド13
を出力し、ランチ付双方向バッファ2にラッチしていた
データを下位データ5に転送し、拡張スロットのデータ
4を上位データ乙に転送する。
し、アクセス要求信号7がライトアクセスのときは、ま
ず、拡張アダプタにはコマンド13は出力せず、ラッチ
付き双バッファ2に拡張スロットのデータ4をラッチす
る。そして次に拡張スロットが上位データ6を書込むア
クセス要求7を出力したときに制御部1はコマンド13
を出力し、ランチ付双方向バッファ2にラッチしていた
データを下位データ5に転送し、拡張スロットのデータ
4を上位データ乙に転送する。
第5図に拡張アダプタが子穴ビットデータ転送を要求し
たときのタイミングチャートを示す。本図が示すように
拡張スロットに対してはへビットのデータ転送を行い、
拡張アダプタに対しては子穴ビットデータ転送を行うこ
とで、バス幅の違いを吸収している。
たときのタイミングチャートを示す。本図が示すように
拡張スロットに対してはへビットのデータ転送を行い、
拡張アダプタに対しては子穴ビットデータ転送を行うこ
とで、バス幅の違いを吸収している。
本実施例によれば、簡単、且つ、容易な回路で、バス幅
の整合を行うことができる。
の整合を行うことができる。
本発明によれば、異なるアーキテクチャのインターフェ
ースをもつ装置を接続できるので、システムの拡張が容
易となり、また、拡張アダプタなどが、アーキテクチャ
の変更にかかわらず有効に利用できる。
ースをもつ装置を接続できるので、システムの拡張が容
易となり、また、拡張アダプタなどが、アーキテクチャ
の変更にかかわらず有効に利用できる。
第1図は本発明の一実施例のブロック図、第2図は16
ビツトの拡張スロットの説明図、第3図は32ビツトの
拡張スロットの説明図、第4図は、第2図と第6図の信
号のタイミング波形の比較図、第5図は本発明の動作を
表すタイミングチャートである。 1・・・制御部、2.3・・・ラッチ付双方向バッファ
。 4・・・スロットデータ、5・・・アダプタ下位データ
、6・・・アダプタ上位データ、7,9・・・アクセス
要求信号、8,10・・・データ幅信号、12.13・
・・コマンド信号。
ビツトの拡張スロットの説明図、第3図は32ビツトの
拡張スロットの説明図、第4図は、第2図と第6図の信
号のタイミング波形の比較図、第5図は本発明の動作を
表すタイミングチャートである。 1・・・制御部、2.3・・・ラッチ付双方向バッファ
。 4・・・スロットデータ、5・・・アダプタ下位データ
、6・・・アダプタ上位データ、7,9・・・アクセス
要求信号、8,10・・・データ幅信号、12.13・
・・コマンド信号。
Claims (1)
- 【特許請求の範囲】 1、異なるバスアーキテクチャの装置を接続するバスイ
ンターフェース変換装置において、 ホストからターゲットへのアクセス要求を検出し、前記
ターゲットへアクセス要求信号を変換して出力するとと
もに前記ホストへバス幅認識信号を出力する手段と、前
記ターゲットから読出したデータをラッチし、前記ホス
トへ転送する手段と、前記ホストが出力する書込みデー
タをラッチし前記ターゲットへ転送する手段と、前記タ
ーゲットから出力されるバス幅認識号を検出し、前記ラ
ッチ及び転送手段を制御する手段を設け、前記ホストに
対しては出力した前記バス幅認識信号のバス幅でデータ
転送を行い、前記ターゲットに対しては前記ターゲット
が出力する前記バス幅認識信号のバス幅でデータ転送を
行うようにしたことを特徴とするバスインターフェース
変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15972090A JPH0451349A (ja) | 1990-06-20 | 1990-06-20 | バスインターフェース変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15972090A JPH0451349A (ja) | 1990-06-20 | 1990-06-20 | バスインターフェース変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0451349A true JPH0451349A (ja) | 1992-02-19 |
Family
ID=15699808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15972090A Pending JPH0451349A (ja) | 1990-06-20 | 1990-06-20 | バスインターフェース変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0451349A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0885196A (ja) * | 1994-08-30 | 1996-04-02 | Man Roland Druckmas Ag | オフセット印刷機 |
EP0929041A2 (de) * | 1998-01-12 | 1999-07-14 | Siemens Aktiengesellschaft | Verfahren und Anordnung zum Betreiben eines Bussystems |
JP2008296299A (ja) * | 2007-05-30 | 2008-12-11 | Howa Mach Ltd | 回転シリンダ |
US11213896B2 (en) | 2018-10-31 | 2022-01-04 | Nissei Homma Machinery Co., Ltd. | Main shaft for rotating tool |
-
1990
- 1990-06-20 JP JP15972090A patent/JPH0451349A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0885196A (ja) * | 1994-08-30 | 1996-04-02 | Man Roland Druckmas Ag | オフセット印刷機 |
EP0929041A2 (de) * | 1998-01-12 | 1999-07-14 | Siemens Aktiengesellschaft | Verfahren und Anordnung zum Betreiben eines Bussystems |
EP0929041A3 (de) * | 1998-01-12 | 2005-09-07 | Infineon Technologies AG | Verfahren und Anordnung zum Betreiben eines Bussystems |
JP2008296299A (ja) * | 2007-05-30 | 2008-12-11 | Howa Mach Ltd | 回転シリンダ |
US11213896B2 (en) | 2018-10-31 | 2022-01-04 | Nissei Homma Machinery Co., Ltd. | Main shaft for rotating tool |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020177283A1 (zh) | Axi2wb总线桥实现方法、装置、设备及存储介质 | |
US5649128A (en) | Multiple bus interface adapter for connection to a plurality of computer bus architectures | |
US6085274A (en) | Computer system with bridges having posted memory write buffers | |
JP2757055B2 (ja) | ディジタル・コンピュータのデータ転送方法 | |
US5109490A (en) | Data transfer using bus address lines | |
US20040044811A1 (en) | System and method for transferring data over a communication medium using double-buffering | |
US5826048A (en) | PCI bus with reduced number of signals | |
JPH05204820A (ja) | マイクロプロセッサ、処理システム、およびバスインタフェース | |
WO1996000940A1 (en) | Pci to isa interrupt protocol converter and selection mechanism | |
US6301632B1 (en) | Direct memory access system and method to bridge PCI bus protocols and hitachi SH4 protocols | |
JP3514477B2 (ja) | 入力/出力装置及びデータ転送方法 | |
US7814257B2 (en) | Data transfer apparatus and data transfer method | |
CN112965924A (zh) | 一种AHB-to-AXI桥接器及激进式处理方法 | |
US5768550A (en) | Bus interface logic system | |
WO2005059765A1 (fr) | Convertisseur a interface bus apte a convertir un protocole de bus amba ahb en protocole de bus de type i960 | |
JP2000066994A (ja) | Lpc/isaブリッジ及びそのブリッジ方法 | |
KR100375816B1 (ko) | 디지털신호 처리 프로세서의 hpi와 dma인터페이스를 가진 pci 버스 컨트롤러 | |
KR100449721B1 (ko) | 서로 다른 데이터 버스 폭을 갖는 장치들을 위한인터페이스 및 이를 이용한 데이터 전송방법 | |
JPH0451349A (ja) | バスインターフェース変換装置 | |
KR100288036B1 (ko) | 정보처리장치용 프로세서 | |
US6996655B1 (en) | Efficient peer-to-peer DMA | |
US5838930A (en) | Method and apparatus for controlling a command cycle on a bus | |
CN107562673B (zh) | 一种应用于嵌入处理器总线协议转换桥接装置 | |
US6430637B1 (en) | Method for multiplexing bus interfaces on a computer expansion bus | |
KR20050064568A (ko) | 온-칩 직렬 주변장치 버스 시스템 및 그 운용방법 |