JPH0450781A - プリント板テスト方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、スキャン回路を内蔵する素子が実装された
プリント板のバウンダリスキャンテストに好適なプリン
ト板テスト方式に関する。

（従来の技術） 電子計算機のように高速性、更には小型・軽量化が要求
される電子機器では、従来からプリント板への実装はよ
り高密度となり、プリント板テストは複雑さが増してい
る。このプリント板テストを容易にするための方式とし
て次の２つが一般的である。

まず第１は、インサーキットテスタ等の専用ボードテス
タを使用してのプリント板テストである。この方式は、
テスタに予めプリント板の結線（接続）情報を与え、プ
リント板にテストビンを接触させて電気的にテストする
方式である。

第２はバウンダリスキャン方式である。この方式は、素
子単体のテストを簡単にするために設けられたスキャン
回路を、プリント板への実装後も動作できるようにした
ものである。この方式によるテスト（バウンダリスキャ
ンテスト）は、素子内部の論理チエツクや、スキャン回
路を内蔵している素子同士の接続チエツクを可能として
いる。

このように、プリント板のテストは上記した第１または
１１３２の方式で行われていた。しかし、電子計算機等
の電子機器は一般に複数のプリント板で１つのシステム
が構成されており、多くの信号がプリント板からコネク
タを介して別のプリント板に接続されている。このため
、現状では、このプリント板間の接続テストは十分に行
わずに、数枚のプリント板によるシステム評価を行うの
みであった。

（発明が解決しようとする課題） 上記したように従来は、プリント板のテスト方式として
インサーキットによる方式（第１の方式）とバウンダリ
スキャン方式（第２の方式）とが知られていたが、プリ
ント板間の接続テストを行うには、次のような問題があ
った。

まず、インサーキットテスタによる方式は、テスタ装置
とプリント板毎に専用の治具が必要であり、簡単には行
えないという問題かあった。

次に、バウンダリスキャン方式は、スキャン回路を内蔵
した（サポートした）素子のみの接続チエツクしか行え
ない。このため、一方のプリント板でスキャン回路をサ
ポートしていても接続先のプリント板でサポートしてい
ないと、プリント板同士を組合わせた形態では、この方
式を使用することができないという問題があった。

この発明は上記事情に鑑みてなされたものでその目的は
１、プリント板の全入出力信号のバウンダリスキャンテ
ストが行え、もって全入出力信号の導通および実装状態
が簡単にチエツクできるプリント板テスト方式を提供す
ることにある。

［発明の構成］ （課題を解決するための手段） この発明は、バウンダリスキャンが可能なスキャン回路
を内蔵する素子が実装されたプリント板と、このプリン
ト板の各入出力端子との接続／切離しが可能なテスト用
ボードと、このテスト用ボード上に設けられ、接続して
いるプリント板の各入出力端子との間で入出力信号の授
受を行うための信号授受手段と、この信号授受手段およ
びスキャン回路を制御する＃御手段とを設け、上記信号
授受手段の授受内容とスキャン回路からのシフトアウト
データまたはスキャン回路へのシフトインデータをもと
に、プリント板の各入出力信号のバウンダリスキャンテ
ストを行うことを特徴とするものである。

（作用） この発明によれば、スキャン回路をサポートするプリン
ト板の接続をテストする際には、同プリント板にテスト
用ボードが接続され、入力端子（入力および出力に共用
される端子も含む）の接続テストであれば、テストデー
タがテスト用ボード上に設けられた信号授受手段（例え
ばシフトレジスタ）に制御手段によってセットされる。

シフトレジスタにセットされたテストデータは、パラレ
ル出力されてプリント板の入出力端子に導かれる。そし
て、テストデータのうち、プリント板の各入力端子に導
かれたデータは、制御手段のタロツク制御により、（ス
キャンバスを形成する）スキャン回路内（のフリップフ
ロップ）にラッチされる。この状態で、制御手段がスキ
ャン回路に対するシフトアウト制御を行うと、スキャン
回路（のスキャンパス）からラッチデータがシリアル出
力され、このシリアルデータとシフトレジスタの内容（
テストデータ）をもとにプリント板の各入力信号のバウ
ンダリスキャンテスト（プリント板の接続のチエツク）
を行うことが可能となる。

同様に、プリント板の出力端子（入力および出力に共用
される端子も含む）の接続テストであれば、テストデー
タがスキャン回路内にシフトインされ、対応するフリッ
プフロップにセットされる。この状態で、制御手段がシ
フトレジスタに対するラッチ（パラレル入力）制御を行
うと、スキャン回路内の各フリップフロップの保持デー
タのうち、プリント板の出力端子に対応する保持データ
がシフトレジスタの対応ビット位置にロードされる。こ
のため、このシフトレジスタの内容とスキャン回路にシ
フトインしたテストデータをもとにプリント板の各出力
信号のバウンダリスキャンテストを行うことが可能とな
る。

（実施例） 第１図はこの発明を適用するプリント板テストシステム
の一実施例を示すブロック構成図である。同図において
、１０は電子計算機などの電子機器の一部を成し試験（
バウンダリスキャンテスト）の対象となるプリント板、
２０はプリント板ｌＯと接続されて同プリント板ｌＯの
入出力テストを行うためのテスト用ボード、２１はテス
ト用ボード２０に実装されたシフトレジスタである。テ
スト用ボード２０は、例えばコネクタにより、プリント
板１０への接続とプリント板１０からの切離しが行える
ようになっている。

１１はプリント板ｌＯに実装された素子、例えばゲート
アレイ、１２はゲートアレイ１１に内蔵されたバウンダ
リスキャンが可能なスキャン回路である。

このスキャン回路１２はフリップフロップ群からなる周
知のスキャンバス（図示せず）を有している。

１３はゲートアレイ１１とシフトレジスタ２１の制御、
ゲートアレイ１１のテスト等のためにゲートアレイ１１
内のスキャン回路１２を対象とするデータのシフトイン
／シフトアウト、更にデータの良否（テスト結果の良否
）の判断等を行うスキャン制御回路、１３ａはスキャン
制御回路１３によるゲートアレイ１１を対象とするスキ
ャンテストの実行制御に用いられるスキャンテスト信号
路、１３ｂはスキャン制御回路１３によるシフトレジス
タ２１を対象とするデータ入出力制御に用いられる制御
信号路、１３ｃはスキャン制御回路１３とシフトレジス
タ２１との間のシリアルデータの入出力に用いられるシ
リアルデータ信号路である。１４はゲートアレイ１１の
出力ドライバ（ドライバＩＣ）、１５は出力ドライバ１
４の出力と接続されるプリント板ｌＯのコネクタ部の端
子（出力端子）、１Ｂはゲートアレイ１１の入力ドライ
バ（ドライバＩＣ）、１７は入力ドライバ１Ｂの人力と
接続されるプリント板１０のコネクタ部の端子（入力端
子）である。また１８はゲートアレイ１１への入力とゲ
ートアレイ１１からの出力の両方に用いられ、ドライバ
ＩＣを必要としない入出力信号路、１９はこの入出力信
号路１８と接続されるプリント板１０のコネクタ部の端
子（入出力端子）である。なお、出力ドライバ１４、入
力ドライバ１６および入出力信号路１８（出力端子１５
、入力端子１７および入出力端子１９）はそれぞれ複数
存在するが、第１図では図面作成の都合上、それぞれ１
つだけが示されている。

次に、第１図の構成におけるプリント板１０の接続テス
トについて、第２図および第３図のフローチャートを参
照して説明する。

試験対象となるプリント板ｌＯは複数のプリント板で構
成される計算機システムの中の１枚である。このプリン
ト板１０には、ゲートアレイ１１、スキャン制御回路１
３および入出力のドライバ１４．１６が実装されている
。ゲートアレイ１１は素子内部にスキャン回路１２を内
蔵（サポート）シており、素子実装後もその入出力信号
を任意に設定可能である。また、スキャン制御回路１３
は、ゲートアレイ１１の入出力ビンを対象としてデータ
の書込み／読出しを行うことが可能である。

テスト用ボード２０は試験対象プリント板１０にコネク
タ接続できる構成となっており、プリント板１０の全入
出力信号はテスト用ボード２ｏに実装されたシフトレジ
スタ２１にパラレルに接続される。

このシフトレジスタ２１も、ゲートアレイ１１と同様に
、スキャン制御回路１３により書込み／読出しが任意に
行えるようになっている。

さて、プリント板１０の全入出力信号のバウンダリスキ
ャンテストは、以下に述べるようにゲートアレイ１１（
内のスキャン回路！２）およびシフトレジスタ２１をス
キャン制御回路１３により制御することで、出力信号の
バウンダリスキャンテスト（以下、出力バウンダリスキ
ャンテストと称する）と入力信号のバウンダリスキャン
テスト（以下、入力バウンダリスキャンテストと称する
）とに分けて行われる。なお、入出力端子１９のように
入力および出力が共通な端子は、いずれでもテスト可能
である。

まず、入力バウンダリスキャンテストの場合には、スキ
ャン制御回路１３は、例えばオール“１”のテストデー
タをシリアルデータ信号路１３ｃを介してテスト用ボー
ド２０上のシフトレジスタ２１にシリアル出力し、制御
信号路１３ｂからのシフトイン制御により、このテスト
データをシフトレジスタ２１にセットする（第２図ステ
ップＳ２）。シフトレジスタ２１にセットされたテスト
データはパラレル仕方され、各ビット毎にプリント板Ｉ
Ｏのコネクタ部の対応する端子に導かれる。例えば、テ
ストデータの成るビットはプリント板ＩＯの入力端子１
７を介して入力ドライバ１６の入力に導かれ、別の成る
ビットは入力ドライバ１６のイネーブル信号としてその
イネーブル端子に導かれる。ここで、入力ドライバ１６
のイネーブル端子に導かれるビットは“１゛　（真）に
設定されていることから、入力ドライバ１６に導かれる
テスト用のビットデータは、同ドライバ１６によってゲ
ートアレイ１１側へ入力される。

スキャン制御回路１３はステップＳ１を実行すると、ゲ
ートアレイ１１上のスキャン回路１２をスキャンテスト
信号路１３ａにより制御してう・ソチ動作を行わせ、シ
フトレジスタ２１からプリント板１０上の各入力端子１
７．各入出力端子１９を介してノくラレルに入力される
テスト用のビ・ソトデータをスキャン回路１２内の対応
するフリップフロ・ンプにう・ソチさせる（第２図ステ
ップＳ２）。次にスキャン制御回路１３は、ゲートアレ
イ１１上のスキャン回路１２に対してスキャンテスト信
号路１３ａを介してシフトアウト制御を行い、スキャン
回路１２内の各フリップフロップの保持内容をシリアル
出力させる（第２図ステップＳ３）。そしてスキャン制
御回路１３は、スキャン回路１２からのシリアル出力デ
ータのうち、プリント板ｌＯの各入力端子１７．各入出
力端子１９に対応するビットについてチエ・ツクする（
第２図ステップＳ４）。もし、試験対象プリント板１０
側でＧＮＤ　（アース）ラインと短絡して０たり実装不
良となっている箇所が存在する場合（こは、対応ビット
のレベルが“１”から“０”に変化したり不定となるの
で、これにより接続チエ・ツクが可能となる。スキャン
制御回路１３は電源電圧（Ｖ　ｃｃ）ラインとの短絡チ
エツク等のために、同様の操作をレベル“０”の場合に
も実施する。但し、入力ドライバ１６のイネーブル信号
として用いられるビットについてはレベル“１”とする
。

次に、出力バウンダリスキャンテストについて説明する
。この場合、まずスキャン制御回路１３は、ゲートアレ
イ１１上のスキャン回路１２に対してスキャンテスト信
号路１３ａを介してシフトイン制御を行い、例えばオー
ル“１”のテストデータをスキャン回路１２にシリアル
入力させ、その各ビットをスキャン回路１２内の対応す
るフリップフロップにラッチさせる（第３図ステップ５
１１）。スキャン回路１２内の各フリップフロップにセ
ットされたテストデータのうち、各出力ドライバ１４．
各入出力信号路１８に対応するフリップフロップのセッ
トデータは、その出力ドライバ１４．入出力信号路１８
を介して出力端子１５．入出力端子１９からテスト用ボ
ード２０上のシフトレジスタ２１にパラレル出力される
。

スキャン制御回路１３はステップＳ１１を実行すると、
シフトレジスタ２１を制御してラッチ動作を行わせ、プ
リント板ｌＯの各出力端子１５．各入出力端子１９から
出力されているテストデータをシフトレジスタ２１の対
応するビット位置にラッチさせる（第３図ステップ５１
２）。次にスキャン制御回路１３は、シフトレジスタ２
１をシフトアウト制御して、その保持内容をシリアル出
力させる（第３図ステップ８１３）。そしてスキャン制
御回路１３は、シフトレジスタ２１からのシリアル出力
データのうち、プリント板ｌＯの各出力端子１５．各入
出力端子１９に対応するビットについて、入力バウンダ
リスキャンテストの場合と同様にしてチエツクする（第
２図ステップＳ４）。スキャン制御回路１３は同様の操
作をレベル“０°の場合にも実施する。

以上により、ゲートアレイ１１から同ゲートアレイ１１
が実装されているプリント板ｌＯのコネクタ部までの導
通チエツクとドライバ（ドライバＩＣ）の動作チエツク
を、簡単な回路を付加するだけで短時間で行うことがで
きる。

なお、前記実施例では、各ビンに同一レベルのテスト用
ビットデータを与える場合について説明したが、隣接ビ
ン相互間の短絡のチエツクを考慮して、例えば“１０１
０・・・”のようにテストデータを与えるようにしても
よい。

また、前記実施例では、テスト用ボード２０上に設けた
シフトレジスタ２１を用いてプリント板１０のコネクタ
部との間のデータの授受を行う場合について説明したが
、シフトレジスタ２１に代えて、スキャン回路をサポー
トしている素子やメモリを用いたり、直接データを判断
可能な手段であっても同様のバウンダリスキャンテスト
を行うことができる。

更に、前記実施例では、スキャン制御回路１３が試験対
象となるプリント板ｌＯ上に実装されている場合につい
て説明したが、このスキャン制御回路１３をテスト用ボ
ード２０側に実装したり、別のプリント板上で構成して
も、同様のバウンダリスキャンテストが行えるものであ
る。

［発明の効果コ 以上詳述したようにこの発明によれば、簡単な回路を付
加するだけで、プリント板に実装されている素子に内蔵
されたバウンダリスキャンが可能なスキャン回路を効率
的に利用して、このプリント板に入出力する全信号の導
通および実装状態のチエツク等を簡単に行うことができ
る。

【図面の簡単な説明】

第１図はこの発明を適用するプリント板テストシステム
のブロック構成図、第２図はプリント板の入力信号を対
象とするバウンダリスキャンテストの手順を説明するた
めのフローチャート、第３図はプリント板の出力信号を
対象とするバウンダリスキャンテストの手順を説明する
ためのフローチャートである。 ＩＯ・・・プリント板、１１・・・ゲートアレイ（素子
）、１２・・・スキャン回路、１３・・・スキャン制御
回路、１４・・・出力ドライバ、１Ｂ・・・入力ドライ
バ、２０・・・テスト用ボード、２１・・・シフトレジ
スタ（信号授受手段）。 出願人代理人　弁理士　鈴江武彦 １２図 第３図 第１図

Claims (1)

【特許請求の範囲】
1. バウンダリスキャンが可能なスキャン回路を内蔵する素
   子が実装されたプリント板と、このプリント板の各入出
   力端子との接続／切離しが可能なテスト用ボードと、こ
   のテスト用ボード上に設けられ、上記プリント板の各入
   出力端子との間で入出力信号の授受を行うための信号授
   受手段と、この信号授受手段および上記スキャン回路を
   制御する制御手段とを具備し、上記信号授受手段の授受
   内容とスキャン回路からのシフトアウトデータまたはス
   キャン回路へのシフトインデータをもとに、上記プリン
   ト板の各入出力信号のバウンダリスキャンテストを行う
   ことを特徴とするプリント板テスト方式。