JPH0450706Y2 - - Google Patents

Info

Publication number
JPH0450706Y2
JPH0450706Y2 JP1987072117U JP7211787U JPH0450706Y2 JP H0450706 Y2 JPH0450706 Y2 JP H0450706Y2 JP 1987072117 U JP1987072117 U JP 1987072117U JP 7211787 U JP7211787 U JP 7211787U JP H0450706 Y2 JPH0450706 Y2 JP H0450706Y2
Authority
JP
Japan
Prior art keywords
circuit
monostable circuit
horizontal retrace
video signals
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1987072117U
Other languages
Japanese (ja)
Other versions
JPS63181065U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987072117U priority Critical patent/JPH0450706Y2/ja
Publication of JPS63181065U publication Critical patent/JPS63181065U/ja
Application granted granted Critical
Publication of JPH0450706Y2 publication Critical patent/JPH0450706Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案はビデオモニター等において、2種類以
上上の映像信号を同時に表示する機能を有するモ
ニターテレビに関するものである。
[Detailed Description of the Invention] Industrial Application Field The present invention relates to a monitor television, such as a video monitor, which has a function of simultaneously displaying two or more types of video signals.

従来の技術 従来のモニターテレビ等は、映像信号を切り換
える場合、垂直同期信号をトリガとして一定の遅
延回路を設けて、その遅延回路動作中は、一方の
映像信号を管面上に表示し、動作終了後は他方の
映像信号を表示するといつた方法が用いられてい
た。以下、上述したような従来のモニターテレビ
に第3図、第4図を用いて説明する。
Conventional technology When switching video signals, conventional monitor televisions, etc. use a vertical synchronization signal as a trigger to provide a certain delay circuit, and while the delay circuit is operating, one video signal is displayed on the screen and the signal is switched. A method was used in which the other video signal was displayed after the end. Hereinafter, a conventional monitor television as described above will be explained using FIGS. 3 and 4.

従来のモニターテレビは第3図のように、アナ
ログスイツチ1,2と、単安定回路3、その遅延
量を決定する抵抗RO、コンデンサCO、そして映
像増幅回路4により構成されていた。
A conventional monitor television is comprised of analog switches 1 and 2, a monostable circuit 3, a resistor R O that determines the amount of delay, a capacitor C O , and a video amplification circuit 4, as shown in FIG.

以下、具体的な動作を説明すると、第3図の
A,B点には映像信号が供給され、また単安定回
路3には垂直同期信号Gが供給されている。単安
定回路3は、第4図のタイミングチヤートのよう
に、垂直同期信号イが加わると、コンデンサCO
の波形はロのようになり、単安定回路3の出力波
形はハのようになる。またアナログスイツチ1,
2は制御端子a,bがハイレベルとなるとスイツ
チを閉じc,dおよびa,f間を短絡され、制御
端子がローレベルとなるとc,dおよびe,f間
は開放状態となる。
The specific operation will be explained below. A video signal is supplied to points A and B in FIG. 3, and a vertical synchronizing signal G is supplied to the monostable circuit 3. Monostable circuit 3, as shown in the timing chart in Figure 4, when vertical synchronization signal A is applied, capacitor C O
The waveform of is as shown in (b), and the output waveform of the monostable circuit 3 is as shown in (c). Also analog switch 1,
When the control terminals a and b become high level, the switch 2 is closed and c, d and a, f are short-circuited, and when the control terminal becomes low level, c, d and e, f are opened.

したがつて、第3図のような回路構成をとる
と、単安定回路3が遅延動作中は、その出力はハ
イレベルとなるので、アナログスイツチ1のc,
d間は短絡、アナログスイツチ2のe,f間は開
放状態となり、映像増幅回路4にはA点に供給さ
れた映像信号が加わることとなる。
Therefore, if the circuit configuration as shown in FIG.
d is short-circuited, and e and f of the analog switch 2 are opened, and the video signal supplied to point A is applied to the video amplification circuit 4.

次に、単安定回路3の遅延動作が終了すると、
その出力はローレベルとなるため、アナログスイ
ツチ1は開放、アナログスイツチ2は短絡状態と
なり、映像増幅回路4には、B点に供給された映
像信号が加わることとなつて、ブラウン管面上に
は、上部がA点に供給された映像信号が下部には
B点に供給された映像信号が映ることとなる。尚
Vは電源電圧を示す。
Next, when the delay operation of the monostable circuit 3 ends,
Since the output becomes low level, analog switch 1 is opened and analog switch 2 is shorted, and the video signal supplied to point B is added to the video amplification circuit 4, and the image on the cathode ray tube surface is , the upper part shows the video signal supplied to point A, and the lower part shows the video signal supplied to point B. Note that V indicates the power supply voltage.

考案が解決しようとする問題点 しかしながら従来の構成では、単安定回路の遅
延量は一定であり、ビデオ信号はインターレース
方式であるため、A点に供給される映像信号と、
B点に供給される映像信号を常に水平帰線期間内
で処理することはできない。このため信号切換時
点におけるノイズがブラウン管面上で発生すると
いう問題点を有していた。
Problems to be Solved by the Invention However, in the conventional configuration, the delay amount of the monostable circuit is constant and the video signal is of an interlaced type, so the video signal supplied to point A and
The video signal supplied to point B cannot always be processed within the horizontal retrace period. For this reason, there was a problem in that noise was generated on the surface of the cathode ray tube at the time of signal switching.

本考案は上記の問題点に鑑み、容易にこの切換
ノイズを取り除くことができるモニターテレビを
提供するものである。
In view of the above problems, the present invention provides a monitor television that can easily eliminate this switching noise.

問題点を解決するための手段 本考案は上記目的を達するため、映像信号の切
換タイミングを決定する単安定回路と、前記単安
定回路の遅延量を制御する積分波形信号に対して
水平帰線パルスを重畳させる水平帰線パルス発生
回路とを備えた構成となつている。
Means for Solving the Problems In order to achieve the above object, the present invention provides a monostable circuit that determines the switching timing of a video signal, and a horizontal retrace pulse for an integral waveform signal that controls the delay amount of the monostable circuit. The configuration includes a horizontal retrace pulse generation circuit that superimposes the horizontal retrace pulse.

作 用 本考案は上記した構成により、単安定回路の遅
延量を水平帰線パルスと同期させることによつて
信号の切換タイミングが水平帰線期間内で行なわ
れ、ブラウン管面上では切換ノイズが発生しなく
なるものである。
Effects With the above-described configuration, the present invention synchronizes the delay amount of the monostable circuit with the horizontal retrace pulse, so that the signal switching timing is performed within the horizontal retrace period, and switching noise is generated on the cathode ray tube surface. It is something that will stop happening.

実施例 以下本考案の一実施例について、図面を参照し
ながら説明を行なう。第1図は本考案の一実施例
におけるモニターテレビの構成を示すブロツク
図、第2図は同動作を示す波形図である。
Embodiment An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a monitor television in an embodiment of the present invention, and FIG. 2 is a waveform diagram showing the same operation.

第1図において、A,Bは映像信号、1,2は
アナログスイツチ、3は単安定回路、4は映像増
幅回路、ROは抵抗COはコンデンサでVは電源電
圧以上は第3図の構成と同じものである。5は水
平帰線パルス発生回路であり、抵抗R1、コンデ
ンサC1は、コンデンサCOに水平帰線パルスを重
畳させるものである。
In Figure 1, A and B are video signals, 1 and 2 are analog switches, 3 is a monostable circuit, 4 is a video amplifier circuit, R O is a resistor C O is a capacitor, and V is a power supply voltage or higher. It is the same as the configuration. 5 is a horizontal retrace pulse generation circuit, and a resistor R 1 and a capacitor C 1 are used to superimpose a horizontal retrace pulse on the capacitor CO .

第2図のイに水平帰線パルスの波形を示すが、
このパルスにより、コンデンサCOに対して、抵
抗R1、コンデンサC1を通してパルス的な充電電
流が供給されるため、コンデンサCOの電圧波形
は、第2図のロに示すような波形となる。このた
め単安定回路3の出力はコンデンサCの電位が一
定のレベルとなると遅延動作は終了するものであ
るが、このレベルを越える時は必らず水平帰線パ
ルスと同期することとなる。第2図のハにその信
号を示す。したがつて信号の切換は水平帰線期間
内で行なわれることとなる。
The waveform of the horizontal retrace pulse is shown in A of Figure 2.
Due to this pulse, a pulsed charging current is supplied to the capacitor C O through the resistor R 1 and the capacitor C 1 , so the voltage waveform of the capacitor C O becomes the waveform shown in Figure 2 (b). . Therefore, the delay operation of the output of the monostable circuit 3 ends when the potential of the capacitor C reaches a certain level, but when this level is exceeded, it is always synchronized with the horizontal retrace pulse. The signal is shown in Figure 2C. Therefore, signal switching is performed within the horizontal retrace period.

考案の効果 以上のように、本考案によれば、映像信号の切
換によるブラウン管面上の切換ノイズを容易に取
り除くことができると共に、信号切換を行うため
の素子においても特に高速性が要求される素子を
用いる必要がなくなり容易なコストで回路構成が
できるものである。
Effects of the invention As described above, according to the invention, switching noise on the cathode ray tube surface due to switching of video signals can be easily removed, and the elements for signal switching are also required to be particularly high-speed. There is no need to use any elements, and the circuit can be constructed at low cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例におけるモニターテ
レビのブロツク図、第2図は同動作を示す波形
図、第3図は従来のモニターテレビのブロツク
図、第4図は同波形図である。 1,2……アナログスイツチ、3……単安定回
路、4……映像増幅回路、5……水平帰線パルス
発生回路。
FIG. 1 is a block diagram of a monitor television according to an embodiment of the present invention, FIG. 2 is a waveform diagram showing the same operation, FIG. 3 is a block diagram of a conventional monitor television, and FIG. 4 is a waveform diagram of the same. 1, 2... Analog switch, 3... Monostable circuit, 4... Video amplification circuit, 5... Horizontal retrace pulse generation circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 複数の映像信号をブラウン管に時分割してそれ
ぞれ表示する手段を有するとともに、前記映像信
号の切換タイミングを決定する単安定回路と、前
記単安定回路の遅延量を制御する積分波形信号に
対して水平偏向帰線パルスを重畳させる水平帰線
パルス発生回路とを有し、前記水平帰線期線期間
内で前記複数の映像信号の切換えを行なうことを
特徴とするモニターテレビ。
It has means for displaying a plurality of video signals on a cathode ray tube in a time-divided manner, a monostable circuit that determines the switching timing of the video signals, and a monostable circuit that is horizontal to the integrated waveform signal that controls the amount of delay of the monostable circuit. A monitor television comprising: a horizontal retrace pulse generation circuit that superimposes a deflection retrace pulse, and switches the plurality of video signals within the horizontal retrace period.
JP1987072117U 1987-05-14 1987-05-14 Expired JPH0450706Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987072117U JPH0450706Y2 (en) 1987-05-14 1987-05-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987072117U JPH0450706Y2 (en) 1987-05-14 1987-05-14

Publications (2)

Publication Number Publication Date
JPS63181065U JPS63181065U (en) 1988-11-22
JPH0450706Y2 true JPH0450706Y2 (en) 1992-11-30

Family

ID=30915287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987072117U Expired JPH0450706Y2 (en) 1987-05-14 1987-05-14

Country Status (1)

Country Link
JP (1) JPH0450706Y2 (en)

Also Published As

Publication number Publication date
JPS63181065U (en) 1988-11-22

Similar Documents

Publication Publication Date Title
KR860003722A (en) Multi-Scan TV Receiver
EP0241734B1 (en) Dual display monitor
JPH0450706Y2 (en)
JPH022351B2 (en)
DE3632484A1 (en) TELEVISION RECEIVER FOR MULTIPLE VIDEO SIGNALS
KR920017444A (en) RGB video amplifier with integrated blanking and brightness (luminance) control tracking
EP0393839B1 (en) Self-adapting vertical scan circuit for raster-scanned cathode ray tube displays
EP0586097B1 (en) Contrast control circuit
KR850005213A (en) Triple Level Four-Pulse Encoder Device
KR930002692B1 (en) Vertical deflection switching circuit for double scanning tv
JP2923966B2 (en) High Definition Television Display
JPH0342786Y2 (en)
JPS59218080A (en) Pedestal level clamp circuit
KR0124385B1 (en) Apparatus of compensating position on screen display
JPH0746430A (en) Blanking mask circuit
JPS6318210Y2 (en)
JPS6237174Y2 (en)
JPH0740175B2 (en) CRT scanning device
KR100205372B1 (en) On screen display apparatus
JPS6152880U (en)
JPH0810238B2 (en) Sweep circuit
JPS60134365U (en) television receiver
JPS61206381A (en) Image display device
JPH01160260A (en) Picture display circuit
JPS61184375U (en)