JPH04506585A

JPH04506585A - 浮動ゲート電荷平衡ｃｃｄ

Info

Publication number: JPH04506585A
Application number: JP2507255A
Authority: JP
Inventors: ムンロー，スコット・シィ
Original assignee: マサチューセッツ・インスティテュート・オブ・テクノロジィ
Priority date: 1989-05-03
Filing date: 1990-04-30
Publication date: 1992-11-12
Also published as: WO1990013917A1; US5132656A; EP0471018A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】

浮動ゲート電荷平衡ＣＣＤ背景空軍省により受けられた契約番号Ｆ１９６２８−８５−Ｃ−０００２に従って、アメリカ合衆国政府は本発明に非独占的な権利を有する。本発明は電荷結合装置における信号サンプリングおよび蓄積に関するものであ電子的信号処理の分野においては、現在デジタル信号入力信号またはアナログ人力信号を正確かつ確実にサンプリングできる改良された信号サンプリング装置と、小さい物理的空間に大量のデータをより低い費用で記憶する記憶装置に対する需要がある。それらの目的に対する１つの有望な方法は電荷結合装置（ＣＯＤ）を使用することである。この技術においては、半導体基板の上に層状にされた薄い絶縁誘電体の上に一連の金属ゲートが形成される。たとえばｎ形シリコン半導体を用いる記憶用途のためには、負のパルスを加えられるゲートがゲートの下側に低い電位の領域（すなわち、「電位の井戸」）を形成する。その井戸は性の電荷を吸引する。典型的には、ｐを高濃度にドープされたシリコンの領域のような電荷のソースが設けられる。それは正の電荷をＣＣＤゲートへ供給する。ゲートにおける電界は低い電位エネルギーの領域すなわち電荷のための電位の井戸（「電荷パケット」とも呼ばれる）を効果的に形成する。ゲートを零電位へ戻すと、電荷パケットは消滅させられ、すなわち効果的に「ダンプさせられる」。しかし、装置内の他のゲートへ負のパルスを供給することができ、それにより、ダンプされた電荷パケットはそれらの下側に吸引される。電荷パケットを検出し、電荷パケットの存在または非存在によりデジタル１または０を表す増幅器を付加すると、たとえばアナログシフトレジスタのような有用な回路を形成できる。同様に、ＣＯＤは信号サンプリングに用いられる。たとえばｐ形半導体においては、変化する電圧信号がゲートの下側の負電荷の量に影響を及ぼさせることができる。パケット内の電荷の量は今は元の信号のサンプルの振幅を表すことができ、かつ好ましくはその振幅に比例し、たとえばＣＯＤシフトレジスタで更に処理するために利用できるようにすることができる。入力端子をサンプリングし、それを比例する電荷パケットへ変換するための現在一般に用いられている２つの技術は、電位平衡（または「充満および流出」）法とダイオードカットオフ法である。充満および流出には、信号電荷−蓄積井戸が電荷で過充満され、それから過剰分をソースへ流出させて戻すことを要する。井戸に残っている電荷は理想的には、蓄積井戸を制御する信号電圧と基準電圧の間の差に比例する。しかし、井戸内の結果としての電荷の置は、信号が井戸の深さを深くしているか、浅くしているか、すなわち、信号が正へ向かっているか、負へ向かっているかに応じて異なる。また、両極性入力信号を取り扱うために、入力井戸を制御するゲートを、ソースと井戸の間の電位の深さを制御する固定されている基準電圧とは異なる動作点にバイアスせねばならない。この零動作点はプロセスに依存するから、各チップを個々に調節する必要がある。第２の共通ＣＣＤ入力技術、ダイオードカットオフ、は、固定されているソース電位においてほぼ無制限な電荷供給を信号蓄積井戸に最初に利用できるようにすることにより、動作する。そうすると蓄積井戸内の電荷の量が、固定されているソース電位と信号ゲート電極における信号電圧の間の差に比例する。サンプリングを行うために、信号井戸と電荷のソースの間に置かれている制御ゲート（「ナイフェツジ」）へ電圧ステップを加えることにより、信号井戸は電荷のソースから迅速に切り離され、すなわちカットオフされる。電荷ソースのために最適な電位はプロセスに依存するから、チップごとに調整せねばならない。発明の概要本発明の１つの見方では、電荷ソースと浮動ゲート入力とを有する電荷結合装置において、電圧をサンプリングして、それを比例する電荷パケットへ変換する方法を含む。この方法はサンプルされた電圧に比例する置の電荷を浮動ゲートに前充電する過程と、比例する電荷が浮動ゲートにほぼ残るように浮動ゲートを分離する過程とを含む。この方法は浮動ゲートの下側に空き電位の井戸を設定し、ソースを井戸の電位より高い電位へ上昇させて、ソースからの電荷に井戸の中の電荷パケットとじて形成させる過程と、井戸からある電荷を取り出すためにソースの電位を下げ、井戸に残っている電荷が浮動ゲートの電荷に比例するように、ソースに関連する電荷と井戸に関連する電荷の間に平衡プロセスが起こることを許す過程と、残っている電荷をシフトレジスタへ移動させる過程とを、さまざまに含むことができる。井戸に残っている電荷と浮動ゲート上の電荷の比は！＝２が好ましい。本発明の別の面においては、ＭＯＳ　ＣＣＤのような少なくとも１つのゲートを有する装置で電圧信号をサンプリングし、それを電荷パケットの形へ変換する方法であって、その方法は前記装置との電気的通信の間に電荷の可変電位ソースを設ける過程と、少なくとも１つのゲートの下側に空の電位の井戸を設定する過程と、電圧信号を少なくとも１つのゲートへ接続することによりそこに電位を設定してそれの下側の井戸の深さに影響を及ぼす過程と、電圧信号を切り離すことにより、少なくとも１つのゲートを分離する過程と、ソースの電位をパルシングして電荷が井戸へ一時的に流入できるようにする過程と、過剰の電荷をソースへ戻す過程とを備え、過剰の電荷をソースへ戻す間にゲート電位と井戸の深さが影響を受け、その後で井戸の中に残っている電荷はサンプルされた電圧を表す。この方法は、残っている電荷をシフトレジスタタへ移動させる過程と、時刻ｔ＝ｔに浮動ゲートの下側に空き井戸を設ける過程と、比較的高い電圧を電荷注入および電荷取り出し制御電極へ加える過程と、この電荷注入および電荷取り出し制御電極の下側の井戸をあふれさせる過程とを含むこともできる。電荷注入および電荷取り出し制御電極の下側の井戸内の電荷が空き浮動ゲート井戸へ転送されるように、時刻ｔ＝２に、電荷注入および電荷取り出し制御電極を低りノクルシングする過程と、時刻ｔ＝３に、電荷注入および電荷取り出し制御電極を高くパルシングして、過剰の電荷を浮動ゲート井戸から取り出す過程とを更に含むことができる。本発明の別の面は、ＭＯＳ　ＣＯＤのような電荷結合装置であって、この電荷結合装置は、入力電圧をサンプリングする回路を有し、この回路は浮動ゲートと、電荷のソースと、浮動ゲートからの電圧に応答し、サンプルされた電圧に比例する電荷パケットを発生でき、かつその電荷パケットを装置内の希望の場所で利用できる構造と、を備えている。この装置は、ツクリヤ電唖と第１の蓄積電極を含む第１のフェイズと、第２のフェイズも含むことができ、第１のフェイズは電荷注入および取り出しのためのものであり、第２のフェイズは電荷転送のためのものである。バリヤ電極と蓄積′：４極は電荷注入および電荷取り出し１極対を構成する。対の一方はボ１月で構成され、他方はポリ２で構成される。このｇｔｉＦは、ｐ形層板と、ｎ形電荷ソースと、ｎ形電荷ドレインと、基板中のｎ形層とを更に含むことができ、そのｎ形層内にチャネルが埋め込まれ、ｎ形層はソースとドレインの間に設けられ、チャネルの上に少なくとも浮動ゲートが形成される。チャネルの上にい（つかのゲートが形成され、それらのゲートには電荷注入および電荷取出しゲートと、転送ゲートが含まれるようにすることが好ましい。この装置は、サンプルおよびホールド回路によりサンプリングされる電圧に比例する電荷パケットを受けるために配置され、浮動ゲートの下側の電荷Ａケラトに応答するシフトレジスタを含むこともできる。サンプリング回路は、スイッチを介して浮動ゲートへ結合される入力端子を有する電荷サンプルおよびホールド回路であることが好ましい。構造は浮動ゲートの下側に電位の井戸を形成でき、井戸に残ってｔする電荷が浮動ゲート上の電荷に比例するように、ソースに関連する電荷と井戸に関連する電荷の間に平衡プロセスが起こることを容易にするために、ソースと構造は相互接続的に結合されることが好ましい。平衡プロセスは両面であって、第１の基準ｌ＜リヤの周囲で起こることができることが好ましい。チャネル内の最後の信号電荷と浮動ゲート上の信号電荷の比は１：２であることが好まし〜）。本発明の別の面においては、電荷結合装置は、電荷のソースと、下側に電位の井戸を形成する電荷サンプリングおよびホールド回路と、電荷注入および電荷取出しフェーズと、基４１４極と、を備え、ソースはサンプリングおよびホールド回路の作用の下に保持させられる電荷をその下側の電位の井戸へ供給し、サンプ１ノングおよびホールド回路中の電荷を表す電荷をその井戸に残すよ引こ、注入および取出しフェーズはソース電荷をその電位の井戸に注入させ、および電荷をその電位の井戸から取り出させる。電荷サンプリングおよびホールド回路の入力端子がスイッチを介して浮動ゲートへ結合され、基準電極は抵抗を介してスイッチの入力端子へ結合されることが好ましい。スイッチはＭＯＳＦＥＴ１一対のＭＯＳＦＥＴ、ダイオードプリ１ノ、ＭＥＳＦＥＴ、またはオプトエレクトロニックスイッチとすることができる。浮動ゲートへ加えられる電圧のために零基準点を供給するために、基準電極はＤＣバイアスレベルを設定する。転送フェーズを設けることにより前記電位の井戸中の電荷をシフトレジスタへ転送できる。この装置はｐ形層板と、ｎ形電荷ソースと、ｎ形電荷ドレインと、基板中のｎ形層とを更に備えることが好ましい。そのｎ形層内にチャネルが埋め込まれ、ｎ形層はソースとドレインの間に設けられ、チャネルの上に少なくとも浮動ゲートが形成される。チャネルの上にいくつかのゲートを形成できる。それらのゲートには電荷注入および電荷取出しゲートと、転送ゲートが含まれる。電位の井戸を浮動ゲートの下側に形成し、井戸に残っている電荷が浮動ゲート上の電荷に比例するように、ソースに関連する電荷と井戸に関連する電荷の間ζこ平衡プロセスｈ（起こることを容易にするために、ソースは浮動ゲートと相互作用する。チャネル内の最後の信号電荷と浮動ゲート上の信号電荷の比が１：２であることが好ましい。好適な実施例の説明４、

【図面の簡単な説明】

図１はｎチャネルＣＯＤ装置の表面の横断面図である。図２は浮動ゲー）ＣＣＤ発明の実施例および電圧信号をサンプリングする前の装置の線図である。図３は電圧信号をサンプリングした直後の図２の浮動ゲー）ＣＣＤｔｉ置の電位図である。図４はソース電圧を最高許容値ヘパルシングすることにより電荷を注入した後のｒＩ！Ｊ２の浮動ゲー）ＣＣＤ装置の電位図である。図５はソース電圧を最低許容値ヘパルシングすることにより電荷を注入した後の図２の浮動ゲートＣＣＤ装置の電位図である。図６は過剰電荷を除去した後の図２の浮動ゲー）ＣＣＤ［ＩＩの電位図である。図７はＣＣＤシフトレジスタへ電荷パケットを転送している間の図２の浮動ゲートＣＣＤ装置の電位図を示す。図８は好適なｎ埋め込みチャネル浮動ゲート、電荷平衡人力ＣＣＤの略図であ図９は時刻ｔ＝１．ｔ＝２、ｔ＝３に対する図８の浮動ゲートＣＣＤ装置の電位図である。図１０は図８の装置のタイミング図である。図１１は本発明の浮動ゲート電荷平衡人力の等価回路の回路図である。絶縁連１１１［１４、たとえば６７０人の二酸化シリコンが被覆されているｐ形シリコン基板１２を有する、典型的な表面ｎチャネル電荷結合装置ＥＩＯが横断面で示されている図ＩをＩＩ照する。このＳ　、Ｏ，層の選択された位置が、たとえばドープされたアモルファスポリシリコンの導電層を被覆されてゲートＧＡとＧ８を形成する。ソースＳとドレインＤは基板へのイオン打ち込みにより形成できる。ロドープされたシリコンの領域１６は電荷、この場合は電子のソースを構成し、電圧を印加することによりソース拡散に１！１ｍされる。ソース領域１６の電位に対して比較約１である層圧ｖＡがゲートＧＡへ印加されると、ゲートＧＡの近（の基板１２中にφより低い電位エネルギーの領域が形成される。このより低い電位の領域はより高い電位の電荷をソース１６からゲートＧＡの下の位置に吸引し、電荷パケット１８を形成する。ゲートを慎重に充電および放電することにより、電荷パケット１８を隣接するゲートの間で取り扱うことができる。たとえば、ゲートＧＡの電圧レベルをゲートＧＩｌの電圧レベルより低くすることにより、ゲートＧＡの下の電荷パケットを移動させて、ゲートＧ、の下側に新たな電荷パケット２０を形成できる。したがって、ゲートＧＡの下のパケット１８のＩＥ荷はゲートＧｓの下のより正の電荷に吸引されて、ゲートＧａの下に新しいパケット２０を形成する。次に、この浮動ゲート電荷平衡ＣＣＤ発明の一実施例の概略表現が、電圧信号をサンプリングする前のその構成の電荷電位図とともに示されている図２を参照する。ＣＣＤの動作を述べるために電荷電位図が一般に用いられている。装置の各ゲートの下側のチャネル内の電位は、そのゲートの真下のそれぞれの位置におかれたカーブで示されている。最低電位エネルギーはカーブの１番下にある。したがって、図２に示すｎチャネル装置（電荷キャリアが電子である）場合には、下側のカーブ（′：４位エネルギーがより低い）はど電圧はより正である。したがって、電荷キャリアは、井戸の底へ流れる水のように、利用可能な最低電位まで移動する。図２には、ｐ形シリコン基板２２と、浮動ゲー）ＧＦと基準ゲートＧ、および転送ゲートＧ、を含む一連の機能ゲートと、ソースＳとを育するわれわれの電荷結合装置１１の実施例が示されている。浮動ゲートＧ、の電圧はクロブク波形φｓｚＭにより制御され、基準ゲートＧ８は定電圧波形φ。。を用いて固定された基準バイアス電圧に保持される。ＣＣＤＣＤノットレジスタ２始まりを形成する転送ゲートＧ？は電圧波形φ１により制御される。電荷、この場合には電子、のソースがｐ形基板２２上のｎをドープされた領域２６の形で設けられ、ソースＳを介して加えられる電圧波形φ、Ｊこよりｉ！１ｌｔｌｓされる。上記電荷注入構造はかなり簡単であって、本発明の要旨および範囲を逸脱することなしに、他のより洗練された構造を採用できる。浮動ゲー）ＧＦはバイアス抵抗Ｒ１１，を介して基準ゲートＧ３及び信号電圧Ｖ、、、へ結合される。その信号電圧はコンデンサＣを介して容量結合される。スイッチＳＷは波形φ５７□に従ってオンおよびオフされる。実際にはスイッチはＭＯ５技術ニ１６けるＭＯＳＦＥＴ、または一対の相ＷＭＯ５ＦＥＴ　（ＣＭＯ３）、ダイオードブリッジ、ＭＥＳＦＥＴ、オプトエレクトロニックスイッチ、または他の任意の適当なスイッチング装置とすることができる。図２における電荷電位図は、信号電圧Ｖ１．（ｔ）をサンプリングする前の浮動ゲー）ＣＣＤ入力装置１１の状態を示す。非常に正のソース電位φ、が移動できる電子へ最低の局部電位を与え、浮動ゲートＧＦの下側の蓄積井戸２７は電荷が空である。転送りロブク電圧φ、は低い。ここで、浮動ゲートはφＤｃ（アナログ零電位）へ予め充電されていると仮定する。それらの状顔の下においては、転送りロック電極は、ＣＯＤシフトレジスタのフロントエンドを充電する高電位バリヤ２８をゲートＧアの下に設定する。したがって、電位の井戸２７が浮動ゲートＧＦの下に形成され、井戸の右側のｇ１２８が転送ゲートＧｒの下のより低い電圧電位６０により形成され、井戸の左側の壁はφ。ｃ３Ｉ＃ｌ１４８の下のより高い電位の障ｇ１４２により形成される。図２の実施例による電圧信号Ｖ、、（ｔ）をサンプリングするための手順は次の通りである。まず、アナログ結合スイッチＳＷはφ８゜□クロックのｖｔｓｍの下に閉じて、人力信号Ｖ、。（１）の信号電荷サンプルが浮動ゲートＧ、へ流れることを許し、したがってそのために井戸２７の深さが影響を受ける。次に結合スイッチはパルスで開かれ、それにより浮動ゲートを分離すなわち浮動させる。その浮動ゲートは、ゲートが閉じられている期間中に印加された電位を保つ。次に、浮動ゲートが分離されたままであると、ソース電位φ８は負パルスにより負にされる。そうするとソース２６から電荷を井戸２７へ流入させることが許される。その後で、ソース電位は正パルスにより正にされて、井戸２７から過剰の電荷を取り出して、陣ｇ１４２のレベルへ低下させる。その結果、信号サンプルを表す電荷パケットは浮動ゲート井戸２７に蓄積されて、転送ゲートＧ、の動作により、ＣＯＤシフトレジスタへ転送するためにその電荷パケットを利用できる。次に図３を参照する。第２の電位図は信号のサンプリングが行われるステップを示す。アナログスイッチＳＷは、φ８／、ｌクロフクのｙｉｓｍの下に、まず閉じて入力信号Ｖ、、（ｔ）のサンプルを取り、浮動ゲート電極ＧＦ上に比例する電荷を生じ、それから開く。アナログスイッチが開かれると、浮動ゲートは実効的に分離すなわち浮動させられる。このように浮動ゲートを分離することから本発明の大きな利点が生ずることが以下のようにわかるであろう。サンプリングスイッチが閉じられると、信号に比例する電？Ｒｆｆｌが浮動ゲートへ流れ込む。スイッチが開くと、浮動ゲートの下側のチャネル内の電荷の変化により電圧が変化し得るとしても、信号電荷の「置」は変化しない（望ましくない洩れによるものを除く）。したがって、アナログスイッチ／浮動ゲートの組み合わせは、信号サンプルを分離するための電荷（電圧ではな（て）サンプルおよびホールド回路を形成する。ｊＩ整された空の井戸の深さのこの点で信号サンプルは外部の電気的擾乱（先行する信号サンプルの変化および後続する入力信号の変化の影響を含む）から分離される。したがりて、φ、を負ヘパルシングすることにより、ｎ形ソースから電荷がゲ− ）Ｇ、の下へ注入されることが今やわかるであろう。したがって、電＊（電子）はソースから井戸２７へ流れる。浮動ゲートが分離されているために、井戸へそのようにして注入された電荷の電界が、スイッチが閉じられている期間中に浮動ゲートへ導入された電荷の電界と相互作用する。したがって、ゲートの下の井戸２７の深さがゲートにおける電位の変化により影響を受ける。しかし、分離されている浮動ゲートＧＦにおける電荷の置は不変のままである。図３の電位図は、適切に印加されたＶ、。により、スイッチＳＷを閉じ、次に開くようにパルソングによって、ゲートへ加えられる信号サンプルの正３４及び負３日の２つの極値に対する、浮動ゲートの下の空の井戸の電位を示す。この場合には、チャネルの電位は、浮動ゲートにおけるφ、Ｃ基準のそれの零レベルから ±ΔＶだけ変化することがある（全体の振れ２ΔＶに対して）。このことは、浮動ゲート自体における信号電圧の振れが最大２ΔＶ／にであることを意味する。ここに、ｋは浮動ゲートと空にされたチャネルとの間の電圧伝達関数である。Ｇ、ゲートにおける電荷サンプルが正であると（すなわち、正信号サンプル）、この電荷の電界がソースからの負電荷の電界に組み合わされて井戸２７を浅くする、すなわち、図４に示すようにそれは一層負になる。Ｇ、ゲートにおける電荷サンプルが負である（すなわち、負信号サンプル）と、この電荷の電界が井戸中の負電荷の電界に組み合わされて、図５に示すように、井戸の深さを、図４の正信号サンプルの場合におけるよりもさらに浅くする。電荷の導入または除去に応じた井戸の深さのこの変化は、本発明の別の重要な利点をもたらす。負のソースパルスの後で、井戸内の電荷量は次の２つのメカニズムにより等しくなることがある。第１は、この電荷のソースへ戻る流れであり、第２は、井戸の深さの調整である。後者は過剰な電荷が取り出されるにつれて増加する。この井戸の深さ調整の別の特性は、ゲートの下側の最後の電荷量と、信号サンプル電圧の振幅との間の関係に影響を及ぼすことなしに、ソース電圧が大きさを定めることができる範囲にわたって作用できることである。したがって、本発明の技術の利点は、広範囲の許容電圧によるソース電圧の大きさの変化にサンプリング法が影響を受けず、それにより、用途またはプロセスに依存する調整をなくすことである。図４と図５に示されている負のソース電位の２つのケースは最低ソース電圧の可能な範囲を括弧でくくることである。図４において、ソース電圧は第１の障壁４２をこえて１！＊（レベル４０）を浮動ゲート井戸２７に安全に注入するために十分なちょうど負の電圧である。図５におり１て、ソース電圧レベル３８は、ＧＴ障壁６０をこえて電荷を注入することなしに行うことができる（適切な安全余裕をもって）はど負である。広い範囲内のソース電圧とは無関係に、井戸内の最後の電荷量は、ソースの負電圧範囲とは独立に同じである。電荷が浮動ゲートの下に注入されるにつれて、負電荷の電界が浮動ゲート上の電界と相互作用するために、ゲート電圧は低（なる。図５におけるように最高負ソース電圧パルスに対しては、浮動ゲートＧｐの電圧は、蓄積井戸２７が完全につぶされる点まで降下することもできる。しかし、過剰な電荷が除去されるにつれて井戸が再形成される。本発明の重要な特徴は、浮動ゲートの下のチャネル中に存在する電荷が浮動ゲート電圧を低くシ、蓄積井戸を浅くすることである。この負帰還は、元の空き井戸２ΔＶ電圧の振れ（図３）を、信号によるチャネル内の信号振幅に関連して、あるより低い電圧の振れ、好ましくは最後の信号−電荷パケットが蓄積井戸に存在する時にΔＶまで圧縮することができる。また、チャネル内の信号ΔＶ（ＩＫ４と図５において）は、図示の２つの極端なケースに対する負ソース電位とは独立しているが、２つのケースに対するΔＶは電荷注入中にオフセットであることに注目されたい。そのオフセットは、蓄積井戸から過剰な電荷が除去された時に（たとえば、ソースＳに正パルスが加えられる）なくなる。次に図６を参照する。この電位図は、ソース拡散を高くする（すなわち、ソース電圧パルスを高くする）ことにより除去された、浮動ゲートの下にあった過剰な電荷４４を示す。過剰な電荷４４がゲートＧ２の下から取り出されるにつれて、浮動ゲートの電圧は今は上昇し、それにより蓄積井戸２７がより深くなる結果となる。この帰還現象は２つの望ましい結果を生ずる。第１に、浮動ゲートＧＦの下側の過剰な電荷の必ずしも全てを、ソースへ除去しな（ともよいことである。第２に、ソースと蓄積井戸が同時に正になるという事実の結果として、第１の基準電ｇ１４２の周囲が両面平衡になることである。この両面平衡の結果として、全ての過剰電荷をソースへ戻さねばならない場合よりも遠く、最終値に安定することになる。平衡の後は、蓄積井戸中の最後の信号′ｗ１荷置がφ９負値（図４．５に示されている限度内）とは独立である。チャネル内の最後の信号電荷と浮動ゲートにおける元の信号電荷の間には平衡が存在し、帰ｉＩｌ率がその比を決定する。したがって、この帰還率は制御できるから有利であることがわかるであろう。たとえば、その率を０．５に設定すると電荷の半一全井戸（「）１ブト零＜ｆａｔ　ｚｅｒ。）」と呼ばれる）が生ずる。両極入力信号を受けることができるためにはそれは望ましいことである。処理による井戸の深さの変化はもはや大きな問題ではない。というのは、アナログ零入力信号が、帰還率が安定である限り、電荷の半一全井戸をいぜんとして生ずるからである。基準１４荷パケツトサイズの井戸の深さへのこの自動調整は、他の既知の入力技術においては見られなかった特徴である。また、適切な「半一全井戸」動作を行うために別のバイアス電圧を供給（または調整）してはならない。（更に、図４．５．６に示すΔＶの量と、ｊｌＷ４２の高さは各場合に同じであるが、図は尺度を同じにしていないことがあることに注目すべきである。）図７に示されている線図においては、φアクロツクはφ１ｌｌｃに関して壽（なり、したがって障壁の高さ６０を低くして、浮動ゲートの下側の電荷パケットをＣＯＤシフトレジスタへ転送できるようにする。この動作により動作の１サイクルが終わる。図２に、ゲート４６と４８におけるφｌ、ｃフェイズの場合、およびゲート５０と５２におけるにφ７フエイズの場合に示されているような、１つのフェイズの下の異なる電位領域（デュアルゲート）を、ゲートの下のン２Ｊコン基板に選択的にドープすることにより形成できる。負に荷電させられたドーパントを添加してポリ２ゲート（たとえば部分４８、または５０）を形成すると、電子に対する電位が高くなり、その下側の井戸は深（なる。浮動ゲート電荷平衡入力技術についての以上の説明は特定の例を採用しているが、それらの例は本発明を限定するものと解すべきでない。ユニフェイズクロッキングを用いる表面ｎチャネルＣＣＤのより簡単な場合を示したが、この技術は、たとえば多フェイズクロッキングを用いる埋め込みチャネル、ｐチャネルまたは装置へ等しく応用できる。ＣＣＤの動作を支持できる半導体物質はどのような物質でも使用できる。更に、ここで説明している装置の寸法の例と井戸の深さの例は、多りのＣＣＤ設計の典型的なものであるが、単なる例であって、限定を表すものでは決してない。次に、図８．９，１０を参照してｎ埋め込みチャネル浮動ゲートＣＣＤ人力装置の好適な実施例について説明する。ここに、ｃｏ　−人力結合コンデンサ、Ｃ１−浮動ゲートと埋め込みチャネルの間の容量、Ｃ２−埋め込みチャネルと基板の間のデプリーシぎン装置、Ｃ３−浮動ゲートにおける漂遊容量、Ｄ　−ドレイン、ＧＦ　−浮動ゲート、ｋ　−浮動ゲートとデプリートされた埋め込みチャネルの間の電圧伝達関数、Ｑ、、、−信号電荷、ＱＷ　−蓄積井戸電荷、Ｒ，、、、−人力バイアス抵抗、Ｓ　−ソース、ｔ　−時間、 ■ｃＦ　−浮動ゲート電圧、Ｖ、、（ｔ）−時間的に変化する入力端子、アースを中心とする、Ｖ＋ｎ（ｔ） −人力信号のレベルが移動させられたもの（φｐｃを中心とする）で、アナログスイッチによりサンプルされる、■ｌ、！、−ドレイン拡散へ印加されたＤＣ電圧、■。　−空き蓄積井戸の深さ、 φ。。−ユニフェイズクロッキングを用いるＣＣＤにおける基準電極へ加えられる固定電圧、 φ＋／ｌ−ＣＣＤの入力端子において電荷注入と電荷取り出しを行うクロック波形、 φ８−　ソース電位を制御するクロック波形、φＳ／Ｈ−信号をサンプルするために用いられるアナログスイッチをｍｓするクロック波形、 φア　−　ＣＣＤ転送りロック（電荷転送を行う）、八Ｖ　−埋め込みチャネル電位の変化、である。ＣＣＤ入力端子において電荷の注入と取り出しを行う好適な技術が図８．９に示され、タイミング図が図ＩＯに示されている。第１の電極ゲート対７４．７６が、残りの電極対と同じゲート長、幅、電荷蓄積容！（井戸の深さ）を有する用に設計される。ソースは高いｄｃ２Ｉ圧に保たれ、アナログスイッチＳＷはサンプルＶ、。Ｄ）をＧ１ゲート８２へ移動させ、今は開いている。ｔ＝１において、浮動ゲートの下側の井戸７０は空であり、障壁７２は第１のφ ７障壁電極６８の下に設けられ、高いφｌ／ｌ　電圧は第１の電極ゲート対７４．７６の電位をソースＳの電位より低くしようと試みた。したがって、電荷はソースから殺到し、第１のφ。Ｃ電極８０（およびそれの下の障ｇ１８４）まで埋め込みチャネル７８をあふれさせる。ｔ＝２においては、φ１７ｏは（ソースに対して）低くパルスされ、第１の電極対に、ソースからの電荷が充満させられている井戸を保持させる（第１の障壁電極の下の電位がソースの電位をこえて上昇するにつれて、過剰な電荷はソースへ流出する）。第１の電極対７４．７８の下の電位が上昇を続けるにつれて、それは最終的には第１のφｏｃの下側をこえ、一杯の井戸７８の電荷は低い方の電位（より高い電圧）φＤＣ／。１の電極対の下側の井戸７０の中へ放出される（今は比較的低い障壁８４を通って障壁７２まで）。ｔ＝３において、φ、７ｏクロックは高くパルスし、φｌ／！蓄積電極の下の電位がφ。。障壁電極の下のそれよりも低くなるにつれて、過剰の１！荷をＧ、！極の下から取り出す。φ、７゜クロックがそれの最高正電圧に達すると、それが１ｌｌＩｌする電極７４．７Ｂは再び埋め込みチャネル（井戸）を有する。それらのチャネルはソースからの電荷によりあふれさせられる。適当な平衡時間の後では、浮動ゲートの下側の電荷パケット８６は浮動ゲートにおける信号サンプルに比例する。この点て、φ−クロックを比較的高い正電圧へ上昇させる（障壁７２を低くする）ことにより、パケット８６をＣＣＤノフトレノスタ部へ転送できる（図示してい図１１に示す浮動ゲート電荷平衡入力の等価回路を参照して行う、下記の簡単にした解析は、本発明の応用にとって有用である。（Ｃ，ＳＣ，はＣ６と直列のＣ１であると定義されることがわかるであろう。）Ｑ＊＝Ｃ，［ＶＷ＋ｋ（し、。−φＤＣ）コ２（２）を用いてＱｗ　＝　Ｃ：　［ＶＷ　＋ｋ　（Ｖ、、−：びｈ−φ、。）コ（３）正確な式％式％）（比Ｃ，／Ｃ，〜１は下記で正当化される。）（４）有用な近似ファツト−零状態（すなわち、Ｖ、、＝φｎｃ）の下で半一全一井戸振幅に対してＱｗを調節するためにＳＣ１を適切に換算せねばならない。典型的な装置の値：Ｃ２０，０４Ｃ，（信号とは独立の固定された比）、埋め込みチャネルに対して　ｋｏ、９６であるから、半一全一井戸ファツト零に対してＣ３＝　（０，９６−０，０８）Ｃ，である。このＣ３／Ｃ，比は、処理の変化に追従し、したがって比較的一定のままであるように、Ｃ３／Ｃ，比を設計中に調整できる。浮動ゲート電荷平衡電気的入力技術が頑丈なことが、Ｃ３／Ｃ１比に対するファツト−零の感度を示す下記の解析に示されている。Ｃ２＝０．０４Ｃ，、ｋ＝０．９６と仮定する。式（４）を用いて、Ｃ３／　Ｃ＋　％全井戸１．０４　５３．８０．９６　５２．００．８８　５０．００．８０　４７．８ Δ＝±３６％　０．７６　４６．４　Δ＝±１６％０．７２　４５．５０．６４　４２．２０．５６　４０．０Ｃ，／Ｃ比（それ自体プロセスに対して比較約６じないようにできる）に対するこの低い感度のために、処理変化の非常に広い範囲にわたってファツト−零レベルが非常に正確に設定される結果となる。この新しい人力技術において開存の負帰還の別の利点は、ｋ係数に対する信号電荷振幅の感度が低下することである。式（４）を用いて、Ｖゎの増加分によるＱＫの増加分の信号電荷はＣ，／Ｃ，＝０．８８　（ファツト−零＝半全井戸）およびＣ２＝０．０４Ｃ。であると、ＱｌｌＩ＋信号電荷レベルはここにに◇０．９６信号変化は処理によるｋの変化の約半分である。補正１の写しく翻訳文）提出書（特許法第１８４条の８）浮動ゲート電荷平衡ＣＣＤ居　所　東京都千代田区永田町二丁目４番２号（１）補正書の写しく！１１訳文）　１通補正請求の範囲（ａ）ｌｆ動アゲートサンプルされた電圧に比例する凝の電荷で前充電するト（ｂ）前記比例する電荷が浮動ゲートにほぼ残るように浮動ゲートを分離す（Ｃ）浮動ゲートの下に空き電位の井戸を設定し、ソースを井戸の電位より高い電位へ上昇させて、ソースからの電荷を井戸の中の電荷パケットとして形成（ｄ）井戸に残っている電荷パケットが浮動ゲートにおける電荷に比例するように、ソースに関連する電荷と井戸に関連する電荷の間に平衡プロセスが起こることを容易にするためにソースが浮動ゲートと相互作用するように、井戸からある電荷を取り出すためにソースの電位を下げる過程と、４、請求項２記載の方法において、井戸に残っている電荷と浮動ゲートにおける電荷の比が１＝２である方法。せる過程を更に備える方法。６、前記少なくとも１つのゲートの下に空き電位の井戸を設定する過程と、電圧信号を少な（とも１つのゲートへ接続することによりそこに電位と電荷とを設定して、その下の井戸の深さに影響を及ぼす過程と、前記電位と前記電荷が前記少なくとも１つのゲートに残るように、電圧信号を切り離すことにより、少なくとも１つの前記ゲートを分離する過程と、ゲートの電位と井戸の深さが影響を受け、井戸に残っている電荷パケットが少なくとも１つのゲートにおける′！４Ｒに比例するように、ソースに関連する電荷と井戸に関連する電荷の間に平衡プロセスが起こることを容易にするために、ソースが少なくとも１つのぜテ動ゲートと相互作用する間に前記井戸中の過剰電荷をソ７、請求項６記鍼の方法において、装置金属−酸化膜一半導体一（ＭＯＳ）電８、請求項６記戦の方法において、残っている電荷をソフトレジスタへ移動させる過程を更に備える方法。９、請求項６記戦の方法において、第１の時刻に浮動ゲートの下に空き井戸を設け、比較的高い電圧を電荷注入および電荷取出しｆＩＩＩ御電極へ加え、この電荷注入および電荷取出し制御電極の下の井戸をあふれさせる過程を更に備える方法。電荷注入および電荷取出し制御２１１電極の下の井戸内の電荷が空き浮動ゲート井戸を更に備える方法。１１、請求項１０＆！載の方法において、第３の時刻に、電荷注入および電荷取出し制御電極を高くパルシングして、過剰の電荷を浮動ゲート井戸から取り出す過程、を更に備える方法。１２、電荷結合装置であって、この電荷結合装置は、浮動ゲートを含み、入力端子をサンプリングする回路と、浮動ゲートからの電圧に応答し、サンプルされた電圧に比例する電荷パケットを発生でき、かつその電荷パケットを装置内の希望の場所で利用できる構造と、接続し、前記電位が前記浮動ゲートにほぼ残るように前記浮動ゲートを分離する前記横這は浮動ゲートの下側に電位の井戸を形成し、井戸に残っている電荷が浮動ゲート上の１４ｒ４に比例するように、ソースに関連する電荷と井戸に関連する電荷の間にｔｌＺ衡プロセスが起こることを容易にするために、ソースと構造は相互接続的に結合される電荷結合装置。１３、請求項１２記戦の装置において、少なくとも１つのフェイズを更に備え、第１のフェイズはバリヤ電極と第１の蓄積電極を有する装置。１４、請求項１３記戦の装置において、第２のフェイズを更に含み、第１のフェイズは電荷注入のためのものであり、第２のフェイズは電荷転送のためのものである装置。１５、請求項１３記載の装置において、バリヤを極と蓄積電極は電荷注入および電荷取出し電極対を構成する装置。１６、請求項１２記載の装置において、浮動ゲートは電極を含む装置。１９．請求項１２記載の装置において、ｐ形層板と、ｎ形電荷ソースと、ｎ形電荷ドレインと、基板中のｎ形層とを更に備え、そのｎ形層内にチャネルが埋め込まれ、ｎ形層はソース七ドレインの間に設けられ、チャネルの上に少なくとも浮動ゲートが形成される装置。２０、請求項１９記戦の装置において、チャネルの上にいくつかのゲートが形成され、それらのゲートには電荷注入および電荷取出しゲートと、転送ゲートが含まれる’Ｊｉ　ｆｉｌ。２＋、請求項１２記載の装置において、サンプリング回路は、スイッチを介して浮動ゲート入力へ結合される入力で構成された１！荷サンプリングおよびホールド回路である装置。２２．１１［１項２１記載の装置において、サンプリングホールド回路によりサップリングされる電圧に比例する電荷パケットを受けるために配置され、浮動ゲートの下の電荷パケットに応答するシフトレジスタを更に備える装置。２４、請求項１４記載の装置において、平衡プロセスは両面であって、第１の１＆準バリヤの周囲で起こる装置Ｉ。２５、請求項１２記戦の装置において、チャネル内の最後の信号電荷と浮動ゲート上の信号電荷の比は１：２である装置。２６、請求項１２記載の装置において、金属−酸化膜一半導体（ＭＯＳ）電荷結合袋！ｉｆ　（ＣＣＤ）を備える装置。２７、電荷のソースと、入力電圧と、浮動ゲートを含み前記浮動ゲート上に電荷を設定するように前記入力電圧が前記浮動ゲートへ接続され、前記浮動ゲートに前記電荷がほぼ残るように前記浮動ゲートを分離するように前記入力端子は前記浮動ゲートから切り離される電荷サップリングおよびホールド回路と、電荷注入および電荷取出しフェーズと、基準電極と、を備え、前記ソースがサンプリングおよびホールド回路の作用の下に保持させられる電荷をその下の電位の井戸へ供給し、サンプリングおよびホールド回路中の電荷を表す！荷をその井戸に残すように、注入および取出しフェーズがソース電荷を電位の井戸に注入させ、および電荷を電位の井戸から取り出させ、前記電位の井戸は浮動ゲートの下にあり、井戸に残っている電荷が浮動ゲート上の電荷に比例するように、ソースに関連する電荷と井戸に関連する電荷の間に平衡プロセスが起こることを容易にするために、ソースと構造は相互作用的である電荷結合装置。２８、請求項２７記載の装置において、電荷サンプリングおよびホールド回路の入力端子がスイッチを介して前記浮動ゲートへ結合され、基準電極は抵抗を介してスイッチの入力端子へ結合される装置。２９、請求項２８記載の装置において、浮動ゲートへ加えられる電圧のために零基準点を供給するために、基準電極はＤＣバイアスレベルを設定する装置。３０、請求項２７記戦の装置において、転送フェーズを更に備え、それにより前記電位の井戸中の電荷をソフトレジスタへ転送できる装置。３１、請求項２９記戦の装置において、ｐ形層板と、ｎ形電荷ソースと、ｎ形電荷ドレインと、基板中のｎ形層とを更に備え、そのｎ形層内にチャネルが埋め込まれ、ｎ形層はソースとドレインの間に設けられ、チャネルの上に少なくとも浮動ゲートが形成される装置。３２、請求項３１．に！載の装置において、チャネルの上にい（つかのゲートが形成され、それらのゲートには電荷注入および電荷取出しゲートと、転送ゲートが含まれる装置。３４、請求項３３記載の装置において、チャネル内の最後の信号電荷と浮動ゲート上の信号電荷の比が１：２である装置。３５、請求碩２８記載の装置において、スイッチはＭＯＳＦＥＴ、一対のＭＯＳＦＥＴ、ダイオードブリッジ、ＭＥＳＦＥＴ、またはオプトエレクトロニックスイッチである装置。国際調査報告

Claims

【特許請求の範囲】

１．電荷ソースと浮動ゲート入力とを有する電荷結合装置において、（ａ）浮動ゲートをサンプルされた電圧に比例する量の電荷で前充電する過程と、（ｂ）前記比例する電荷が浮動ゲートにほぼ残るように浮動ゲートを分離する過程と、を備える、電圧をサンプリングして、それを比例する電荷パケットへ変換する方法。
２．請求項１記載の方法において、（ｃ）浮動ゲートの下に空き電位の井戸を設定し、ソースを井戸の電位より高い電位へ上昇させて、ソースからの電荷を井戸の中の電荷パケットとして形成させる過程、を更に備える方法。
３．請求項２記載の方法において、ソースの電位を下げて井戸からある電荷を取り出し、井戸に残った電荷が浮動ゲートにおける電荷に比例するように、ソースに関連する電荷と井戸に関連する電荷の間に平衡プロセスが起こることを許す過程を更に備える方法。
４．請求項２記載の方法において、井戸に残っている電荷と浮動ゲートにおける電荷の比が１：２である方法。
５．請求項４記載の方法において、残っている電荷をシフトレジスタへ移動させる過程を更に備える方法。
６．装置と電気的過信状態にあるとき、電位が変化する電荷のソースを設ける過程と、少なくとも１つのゲートの下に空の電位の井戸を設定する過程と、電圧信号を少なくとも１つのゲートへ接続することによりそこに電位を設定し、それの下の井戸の深さに影響を及ぼす過程と、電圧信号を切り離すことにより、少なくとも１つの前記ゲートを分離する過程と、ソースの電位をパルシングして電荷が井戸へ一時的に流人できるようにする過程と、ゲート電位と井戸の深さが影響を受け、その後の井戸の中に残っている電荷がサンプルされた電圧を表す間に過剰の電荷をソースへ戻す過程と、を有する少なくとも１つのゲートを有する装置において電圧信号をサンプリングし、それを電荷パケットの形へ変換する方法。
７．請求項６記載の方法において、装置はＭＯＳＣＣＤである方法。
８．請求項６記載の方法において、残っている電荷をシフトレジスタへ移動させる過程を更に備える方法。
９．請求項６記載の方法において、時刻ｔ＝１に浮動ゲートの下に空き井戸を設け、比較的高い電圧を電荷注入および電荷取出し制御電極へ加え、この電荷注入および電荷取出し制御電極の下の井戸をあふれきせる過程を更に備える方法。
１０．請求項９記載の方法において、電荷注入および電荷取出し制御電極の下の井戸内の電荷が空き浮動ゲート井戸へ転送されるように、時刻ｔ＝２に、電荷注入および電荷取出し制御電極を低くパルシングする過程、を更に備える方法。
１１．請求項１０記載の方法において、時刻ｔ＝３に、電荷注入および電荷取出し制御電極を高くパルシングして、過剰の電荷を浮動ゲート井戸から取り出す過程、を更に備える方法。
１２．電荷結合装置であって、この電荷結合装置は、浮動ゲートを含み、入力電圧をサンプリングする回路と、電荷のソースと、浮動ゲートからの電圧に応答し、サンプルきれた電圧に比例する電荷パケットを発生でき、かつその電荷パケットを装置内の希望の場所で利用できる構造と、を備える電荷結合装置。
１３．請求項１２記載の装置において、少なくとも１つのフェイズを更に備え、第１のフェイズはパリヤ電極と第１の蓄積電極を有する装置。
１４．請求項１３記載の装置において、第２のフェイズを更に含み、第１のフエイズは電荷注入のためのものであり、第２のフェイズは電荷転送のためのものである装置。
１５．請求項１３記載の装置において、パリヤ電極と蓄積電極は電荷注入および電荷取出し電極対を構成する装置。
１６．請求項１２記載の装置において、浮動ゲートは電極を含む装置。
１７．請求項１５記載の装置において、対の一方はポリ１で構成され、他方はポリ２で構成される装置。
１８．請求項１６記載の装置において、電極はポリ１またはポリ２で構成される装置。
１９．請求項１２記載の装置において、ｐ形基板と、ｎ形電荷ソースと、ｎ形電荷ドレインと、基板中のｎ形層とを更に備え、そのｎ形層内にチャネルが埋め込まれ、ｎ形層はソースとドレインの間に設けられ、チャネルの上に少なくとも浮動ゲートが形成される装置。
２０．請求項１９記載の装置において、チャネルの上にいくつかのゲートが形成され、それらのゲートには電荷注入および電荷取出しゲートと、転送ゲートが含まれる装置。
２１．請求項１２記載の装置において、サンプリング回路は、スイッチを介して浮動ゲート入力へ結合される入力で構成された電荷サンプリングおよびホールド回路である装置。
２２．請求項２１記載の装置において、サンプリングホールド回路によりサンプリングされる電圧に比例する電荷パケットを受けるために配置され、浮動ゲートの下の電荷パケットに応答するシフトレジスタを更に備える装置。
２３．請求項１４記載の装置において、構造は浮動ゲートの下側に電位の井戸を形成でき、井戸に残っている電荷が浮動ゲート上の電荷に比例するように、ソースに関連する電荷と井戸に関連する電荷の間に平衡プロセスが起こることを容易にするために、ソースと構造は相互接続的に結合される装置。
２４．請求項２３記載の装置において、平衡プロセスは両面であって、第１の基準パリヤの周囲で起こる装置。
２５．請求項１２記載の装置において、チャネル内の最後の信号電荷と浮動ゲート上の信号電荷の比は１：２である装置。
２６．請求項１２記載の装置において、ＭＯＳＣＣＤを備える装置。
２７．電荷のソースと、下側に電位の井戸を形成する電荷サンプリングおよびホールド回路と、電荷注入および電荷取出しフェーズと、基準電極と、を備え、ソースはサンプリングおよびホールド回路の作用の下に保持させられる電荷をその下の電位の井戸へ供給し、サンプリングおよびホールド回路中の電荷を表す電荷をその井戸に残すように、注入および取出しフェーズはソース電荷をその電位の井戸に注入させ、および電荷をその電位の井戸から取り出させる、電荷結合装置。
２８．請求項２７記載の装置において、電荷サンプリングおよびホールド回路の入力端子がスイッチを介して前記浮動ゲートへ結合され、基準電極は抵抗を介してスイッチの入力端子へ結合される装置。
２９．請求項２８記載の装置において、浮動ゲートへ加えられる電圧のために零基準点を供給するために、基準電極はＤＣパイアスレベルを設定する装置。
３０．請求項２７記載の装置において、転送フェーズを更に備え、それにより前記電位の井戸中の電荷をシフトレジスタへ転送できる装置。
３１．請求項２９記載の装置において、ｐ形基板と、ｎ形電荷ソースと、ｎ形電荷ドレインと、基板中のｎ形層とを更に備え、そのｎ形層内にチャネルが埋め込まれ、ｎ形層はソースとドレインの間に設けられ、チャネルの上に少なくとも浮動ゲートが形成される装置。
３２．請求項３１記載の装置において、チャネルの上にいくつかのゲートが形成され、それらのゲートには電荷注入および電荷取出しゲートと、転送ゲートが含まれる装置。
３３．請求項２７記載の装置において、電位の井戸が浮動ゲートの下にあり、井戸に残っている電荷が浮動ゲート上の電荷に比例するように、ソースに関連する電荷と井戸に関連する電荷の間に平衡プロセスが起こることを容易にするために、ソースは浮動ゲートと相互作用する装置。
３４．請求項３３記載の装置において、チャネル内の最後の信号電荷と浮動ゲート上の信号電荷の比がｌ：２である装置。
３５．請求項２８記載の装置において、スイッチはＭＯＳＦＥＴ、一対のＭＯＳＦＩＴ、ダイオードプリッジ、ＭＥＳＦＥＴ、またはオプトエレクトロニックスイッチである装置。