JPH0449735B2 - - Google Patents

Info

Publication number
JPH0449735B2
JPH0449735B2 JP57072139A JP7213982A JPH0449735B2 JP H0449735 B2 JPH0449735 B2 JP H0449735B2 JP 57072139 A JP57072139 A JP 57072139A JP 7213982 A JP7213982 A JP 7213982A JP H0449735 B2 JPH0449735 B2 JP H0449735B2
Authority
JP
Japan
Prior art keywords
layer
resistive film
resistor
alloy
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57072139A
Other languages
Japanese (ja)
Other versions
JPS58188029A (en
Inventor
Zenuemon Hosokawa
Yasuhiro Shindo
Yasunori Ito
Kenichi Okamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57072139A priority Critical patent/JPS58188029A/en
Publication of JPS58188029A publication Critical patent/JPS58188029A/en
Publication of JPH0449735B2 publication Critical patent/JPH0449735B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Thermistors And Varistors (AREA)
  • Fuses (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は過負荷溶断形抵抗器の製造方法に関
し、その目的は過電流が流れた時に抵抗皮膜自体
の自己発熱により速やかに溶断するものを提供す
ることにある。 最近では、装置の小形化と低電力化の傾向にあ
り、それに伴つて過負荷溶断形抵抗器としては、
異常時における印加電力が定格電力に対して低倍
率であつても電流遮断することが要求されてい
る。また、低抵抗領域では電流ヒユーズの代用と
しての要求も増えつつある。 従来、この種の過負荷溶断形抵抗器は、 金属皮膜、金属酸化物皮膜またはカーボン皮
膜等の一般抵抗皮膜上に、低融点ガラスペース
トを塗布したもの。 抵抗皮膜とそれを支持あるいは保護している
材料との熱膨脹係数の差を利用したもの。 部分的に電流通路を狭くして、熱集中化を起
こし溶断させるもの。 溶断形抵抗皮膜を使用するもの などがある。しかし、これら従来のものは定格電
力の4〜5倍の低倍率で溶断させることは困難で
ある。 本発明の製造方法は、上記の考え方によるも
のの一つでもあり、絶縁基体表面い脱脂、洗浄の
前処理を施し、活性化処理によりSn層またはAg
層を上記絶縁基体表面に形成した後、銀鏡法また
は無電解メツキ法等によつてAg層、Sn層または
それらの混合体層もしくは積層体層をその何れの
金属の場合についてもその電気抵抗値が0.1〜15
Ωの範囲で厚さ1μm以下となるように被着させ、
次いで硫酸またはフツ化水素酸による酸処理を行
い、上記金属皮膜が被着された基体を陰極とし
Sn層、Pb層またはSn−Pb合金皮膜層を電解メツ
キ法にて析出生成させて抵抗皮膜とすることを特
徴とし、低電力倍率で安定かつ正確に電流を遮断
すると共に定格動作時には一般の抵抗器と同等の
性能、信頼性をもつものを廉価に提供するもので
ある。 以下、本発明の具体的な実施例を第1図〜第5
図に基づいて説明する。第1図はハンダメツキ浴
中で電解メツキすることによりハンダ層(Sn−
Pb合金層)を生成させた場合の製造工程のチヤ
ート図、第2図a,bは製造過程を抵抗皮膜断面
図で示したものである。先ず、第2図aにおい
て、1は脱脂、洗浄済の磁器からなる絶縁基体
で、これは例えば直径1.7mm、長さ5.5mmの円柱状
磁器を熱アルカリ液で脱脂し、洗浄、清浄化を行
つたものである。 2は上記絶縁基体1の表面に湿式による活性化
処理により形成されるSn層またはAg層からなる
活性化処理層で、例えば上記清浄化を行つた絶縁
基体1を塩化第1錫溶液に浸漬して感受性を付与
し活性化することにより形成したものである。な
お、上記湿式による活性化処理の代りに蒸着法、
スパツタリング法等の乾式法による活性化処理に
よつてSn層またはAg層を形成することも可能で
ある。 3は活性化処理層2の上に被着された下地金属
層としてのAg層またはSn層で、銀鏡法または無
電解メツキ法によつて形成したものである。な
お、このAg層またはSn層3は、それらの混合体
や積層体であつてもよく。このような下地金属の
条件として次のような点を挙げることができる。 <条件1> セラミツク系の電気不導体である絶
縁基体1の表面に電気伝導性を与えて、後のハン
ダメツキの際の陰極としてメツキ被着を可能なら
しめること。そのためには、0.1〜15Ωの電気抵
抗値であることが望ましい。 <条件2> 過熱によつてハンダ皮膜が溶融する
際に抵抗値が無限大とならねばならない。つま
り、下地金属皮膜の初期の導通が残存してはなら
ない。そのためには、下地金属自体が薄いこと
(1μm厚以下)。 <条件3> ハンダ層に拡散、混合し易いか、表
面の相互のなじみが良好なこと。つまり、絶縁基
体1との密着性は実用上の支障はないが、ハンダ
層を溶融する際の凝集を妨げない程度であるこ
と。 以上の条件を満たす導電皮膜としては、先ず酸
化錫、酸化インジウム等の酸化物ないし半導体皮
膜は除外され、金属皮膜においてもCu−Ni、Ni
−P、Ni−B等は実施確認の結果、不適合であ
つた。そして検討の結果、Ag、Snの下地金属皮
膜が上記条件を満足するものである。下地金属皮
膜は厚すぎると、ハンダメツキには支障がない
が、溶断した場合に導通が残留し、薄すぎると抵
抗値が大で、ハンダメツキの初期に適当な陰極電
流密度が得られ難い。したがつて、下地金属の厚
さは抵抗値で0.1〜15Ωの範囲、さらに望ましい
のは0.7〜7Ωの範囲であることが実験の結果認
められた。 次に、下地金属の被着方法の一例として銀鏡法
について説明する。 上述したように活性化処理までの前処理を施し
た絶縁基体1の面上にメツキ液を接触させてこの
絶縁基体1の上にAgを析出させる方法で、Agイ
オンを含むI液と還元剤を含む液とを用い、絶
縁基体1の面上でI、液が混合接触するように
I液と液とをそれぞれ別のノズルから同時にス
プレイする方法、またはスプレイする直前にI液
と液とを混合して1本のノズルでスプレイする
方法、あるいはI液と液を混合した溶液に絶縁
基体1を浸漬する方法などがある。 なお、上記I液と液のメツキ組成については
下記第1表のものが知られている。その他対象基
体によつて若干組成を変更したり、他種の還元剤
を用いたり、場合によつては下記第2表、第3表
に示すように3種類または4種類の保存液を事前
に混合する処方もある。
The present invention relates to a method of manufacturing an overload fusing type resistor, and an object thereof is to provide a resistor that quickly fuses due to self-heating of the resistive film itself when an overcurrent flows. Recently, there has been a trend toward smaller devices and lower power consumption, and with this trend, overload fusing type resistors are
It is required to interrupt the current even if the applied power during abnormality is a low multiplier with respect to the rated power. Additionally, in the low resistance region, there is an increasing demand for substitutes for current fuses. Conventionally, this type of overload fusing type resistor is made by applying a low melting point glass paste onto a general resistance film such as a metal film, metal oxide film or carbon film. It takes advantage of the difference in coefficient of thermal expansion between the resistive film and the material that supports or protects it. A device that partially narrows the current path, causing heat concentration and melting. Some use a fusing type resistance film. However, with these conventional devices, it is difficult to fuse at a low magnification of 4 to 5 times the rated power. The manufacturing method of the present invention is one based on the above-mentioned concept, in which the surface of the insulating substrate is subjected to pre-treatments such as degreasing and cleaning, and an activation treatment is performed to form a Sn layer or an Ag layer.
After forming the layer on the surface of the insulating substrate, the electrical resistance value of the Ag layer, Sn layer, or a mixture layer or laminate layer thereof is determined by a silver mirror method or an electroless plating method, regardless of the metal. is 0.1~15
Deposit to a thickness of 1 μm or less in the Ω range,
Next, acid treatment is performed using sulfuric acid or hydrofluoric acid, and the substrate coated with the metal film is used as a cathode.
The feature is that the Sn layer, Pb layer, or Sn-Pb alloy film layer is precipitated and formed by electrolytic plating to form a resistive film, and it cuts off current stably and accurately at a low power multiplier, and when operating at rated operation, it is a general resistance film. It provides products with the same performance and reliability as conventional equipment at a lower price. Hereinafter, specific embodiments of the present invention will be described in FIGS. 1 to 5.
This will be explained based on the diagram. Figure 1 shows the solder layer (Sn-
Figures 2a and 2b are diagrams showing the manufacturing process in the case where a Pb alloy layer (Pb alloy layer) is formed, and the manufacturing process is shown in cross-sectional views of the resistive film. First, in Fig. 2a, 1 is an insulating substrate made of porcelain that has been degreased and cleaned.This is, for example, a cylindrical porcelain with a diameter of 1.7 mm and a length of 5.5 mm that has been degreased with hot alkaline solution, washed, and cleaned. That's what I did. Reference numeral 2 denotes an activation treatment layer consisting of a Sn layer or an Ag layer formed on the surface of the insulating substrate 1 by wet activation treatment. It is formed by imparting sensitivity and activating it. In addition, instead of the above wet activation treatment, a vapor deposition method,
It is also possible to form the Sn layer or Ag layer by activation treatment using a dry method such as a sputtering method. 3 is an Ag layer or a Sn layer as a base metal layer deposited on the activation treatment layer 2, and is formed by a silver mirror method or an electroless plating method. Note that this Ag layer or Sn layer 3 may be a mixture or a laminate thereof. The following points can be mentioned as conditions for such a base metal. <Condition 1> The surface of the insulating substrate 1, which is a ceramic electrical nonconductor, is given electrical conductivity so that it can be plated as a cathode during subsequent solder plating. For this purpose, an electrical resistance value of 0.1 to 15Ω is desirable. <Condition 2> The resistance value must become infinite when the solder film melts due to overheating. In other words, the initial conduction of the underlying metal film must not remain. To achieve this, the underlying metal itself must be thin (1 μm or less thick). <Condition 3> It must be easy to diffuse and mix into the solder layer, or the surfaces must be compatible with each other. In other words, the adhesion with the insulating substrate 1 should not cause any practical problems, but should be at a level that does not prevent agglomeration during melting of the solder layer. As conductive films that meet the above conditions, first of all, oxides or semiconductor films such as tin oxide and indium oxide are excluded, and even metal films such as Cu-Ni and Ni are excluded.
-P, Ni-B, etc. were found to be non-conforming as a result of the implementation confirmation. As a result of the study, the base metal film of Ag and Sn satisfies the above conditions. If the base metal film is too thick, there will be no problem with solder plating, but if it is fused, continuity will remain, and if it is too thin, the resistance will be high and it will be difficult to obtain an appropriate cathode current density at the initial stage of solder plating. Therefore, as a result of experiments, it has been found that the thickness of the base metal is in the range of 0.1 to 15 Ω in terms of resistance value, and more preferably in the range of 0.7 to 7 Ω. Next, a silver mirror method will be described as an example of a method for depositing the base metal. In this method, Ag is deposited on the insulating substrate 1 by bringing the plating solution into contact with the surface of the insulating substrate 1 that has been pretreated up to the activation treatment as described above. A method of spraying the I liquid and the liquid at the same time from separate nozzles so that the I liquid and the liquid come into mixed contact on the surface of the insulating substrate 1, or a method of spraying the I liquid and the liquid immediately before spraying. There are a method of mixing and spraying with a single nozzle, a method of immersing the insulating substrate 1 in a solution of a mixture of the I-liquid and the liquid, and the like. The plating compositions of the liquid I and the liquid shown in Table 1 below are known. In addition, depending on the target substrate, the composition may be changed slightly, other types of reducing agents may be used, or in some cases, three or four types of preservation solutions may be added in advance as shown in Tables 2 and 3 below. Some formulations include mixing.

【表】【table】

【表】【table】

【表】 上記銀鏡法以外に、下地金属の被着方法として
Snの無電解メツキ法があるが、この場合はメツ
キ液の安定性から液管理に細かい配慮を伴わなけ
ればならないことから、上記の銀鏡法による被着
方法の方が有利である。しかし、下地金属皮膜と
しての効果は、SnもAgと変わらない効果は充分
に得られる。 また、上述したようにAgとSnの混合体の層を
形成するには、それらの混合体を被着させればよ
く、さらにそれらの積層体の層を被着させるには
上記の銀鏡法と無電解メツキ法を順不同に連続し
て行えばよいものであり、これらもAg単独の場
合に比べて効果は変わらない。 その他、下地金属を被着させる方法には、乾式
方法として気相メツキ法、イオンメツキ法、スパ
ツタリング法、蒸着法等があるが、これらの方法
は量産上、実用上で好ましいものとは云えないも
のである。 また、第2図aにおいて、4はハンダ層で、上
記下地金属層としてAgまたはSn層3を形成した
後、硫酸またはフツ化水素酸による酸処理を行
い、さらに上記下地金属層が被着された基体を陰
極とし、ハンダメツキ浴中で電解メツキすること
により、Sn−Pb合金皮膜であるハンダ層4を析
出生成させたものである。ここで一般的なハンダ
メツキ前の処理方法としては、硫酸−硝酸、硫酸
−過酸化水素等の混酸で表面層を溶解させる方法
があるが、本発明の場合には下地に極めて薄い層
の金属皮膜が設けられているので、下地皮膜をエ
ツチングする混酸は使用できない。そこで、硫酸
100g/、またはホウフツ化水素酸(30〜50%)
の30g/〜200g/に短時間浸漬することによ
つて可能となる。より望ましくは、ホウフツ化水
素酸溶液による前処理である。 次に、ハンダメツキの実施例であるが、最もよ
く用いられるものは、ホウフツ化ハンダメツキ組
成である。例えば、ホウフツ化水素酸塩として、
Sn9〜52g/、Pb30〜90g/を含み、ホウフ
ツ化水素酸100〜600g/、ホウ酸0〜60g/
を共存させ、陰極電流密度1〜5A/cm2で電解メ
ツキをする。通常、上記ハンダメツキ組成には、
良好な性状の皮膜を得るために、ペプトン1〜
10g/を添加するので、ペプトン浴と称される
が、ペプトンはゼラチン、にかわ等の他の有機物
添加剤の一種または数種に変えることもできる。
更に、ホルマリン、有機アミン、アルデヒドまた
はケトン類等の光沢剤を添加して電解メツキする
ことも知られている。ここでは電解メツキ法によ
りハンダ層4を生成させる場合について説明した
が、これはSnまたはPbの皮膜を析出生成させて
もよい。 なお、活性化処理層2、Ag層またはSn層3、
ハンダ層4として選択する金属の組み合わせとし
て以下の24通りが効果があることが確認されてい
る。すなわち*(Sn、Ag、Sn)、(Sn、Ag、
Pb)、*(Sn、Ag、Sn−Pb合金)、*(Sn、Sn、
Sn)、(Sn、Sn、Pb)、*(Sn、Sn、Sn−Pb合
金)、(Sn、Ag−Sn混合体、Sn)、(Sn、Ag−Sn
混合体、Pb)、(Sn、Ag−Sn混合体、Sn−Pb合
金)、(Sn、Ag−Sn積層体、Sn)、(Sn、Ag−Sn
積層体、Pb)、(Sn、Ag−Sn積層体、Sn−Pb合
金)、*(Ag、Ag、Sn)、(Ag、Ag、Pb)、*(Ag、
Ag、Sn−Pb合金)、*(Ag、Sn、Sn)、(Ag、
Sn、Pb)、*(Ag、Sn、Sn−Pb合金)、(Ag、Ag
−Sn混合体、Sn)、(Ag、Ag−Sn混合体、Pb)、
(Ag、Ag−Sn混合体、Sn−Pb合金)、(Ag、Ag
−Sn積層体、Sn)、(Ag、Ag−Sn積層体、Pb)、
(Ag、Ag−Sn積層体、Sn−Pb合金)であるが、
このうち*を付した組み合わせについては、特に
実用的で廉価に製造することができ、好ましい。 次いで上記のようにして形成された第2図aに
示す抵抗皮膜を、150℃〜170℃で5時間にわたつ
て熱処理を行つて、第2図bに示すようにPb−
Sn−Agからなる合金抵抗皮膜5を得た。ここ
で、Sn層またはAg層の活性化処理層2を形成し
た後、Ag層またはSn層3を施すのは、溶断機能
を持つ最終目的として生成したにハンダ層4がう
まく着膜するように行うもので、最後に熱処理を
行うことにより、活性化処理層2と、Ag層また
はSn層3と、ハンダ層4とが合金化され、抵抗
器として使用可能なPb−Sn−Agからなる合金抵
抗皮膜5となるものである。 なお、本発明の過負荷溶断形抵抗器において、
溶断機能を果すのは、第3層目に形成するハンダ
層4であり、前述のような熱処理により合金化さ
れていない場合でも過負荷溶断形抵抗器として使
用できる。すなわち、活性化処理層2、Ag層ま
たはSn層3、ハンダ層4の積層構造とすること
により過負荷溶断形抵抗器とすることができ、ま
たこれらの層構造を持つものを熱処理して合金化
することによつても過負荷溶断形抵抗器を構成す
ることができる。なお、前述のように溶断機能を
持たせるために必要となるのは第3層目のハンダ
層4であり、熱処理により合金化する場合であつ
ても完全に全ての金属が合金されていなくてもよ
く、各金属層の境界部分において一部合金化され
ているような構造のものでも過負荷溶断形抵抗器
とすることができる。 したがつて、活性化処理層2、Ag層またはSn
層3、ハンダ層4の積層構造または合金化構造と
する場合において、各層の金属の組み合わせは、
前述のように同種の金属の組み合わせ、異種の金
属の組み合わせであつても、溶断機能においては
同様な効果が得られることとなる。要は、溶断機
能を果す金属層となる第3層として、Sn層、Pb
層またはSn−Pb合金皮膜層を用い、下地金属の
第2層として、第3層のSn層、Pb層またはSn−
Pb合金皮膜層に拡散、混合し易く、電気抵抗値
が0.1〜15Ωの範囲で厚さ1μm以下のAg層、Sn層
またはそれらの混合体層もしくはそれらの積層体
層を用いれば本発明の作用効果が得られることと
なる。 第3図は更に第2図bのPb−Sn−Agからなる
合金抵抗皮膜5の上に、通常は両端にキヤツプを
圧入し、それにリード線を溶液した状態で熱軟化
性樹脂層6が形成された様子を示す。この熱軟化
性樹脂層6は、必要に応じてPb−Sn−Ag合金抵
抗皮膜5に抵抗値修正用の溝切りを行つた後に、
その溝切り中央部またはノーカツト品中央部を含
む合金抵抗皮膜5の一部分または全体を覆うよう
に筆状のもので塗布するか、浸漬法または印刷方
式で形成される。 そして、最後に全体を熱収縮チユーブ等の絶縁
物で覆うことにより、過負荷溶断形抵抗器の製造
が完了する。第4図はこのようにして製作された
抵抗器の構造の一例を示しており、リード線付き
の一般抵抗器タイプのものである。なお、第4図
において、7は上記のように絶縁基体1の表面に
例えばPb−Sn−Agの合金抵抗皮膜が形成された
抵抗体で、この抵抗体7の周面には抵抗値修正用
の溝切り部8が形成されている。また、上記抵抗
体7の両端には導電性のキヤツプ9が圧入されて
おり、このキヤツプ9にリード線10が溶接され
ている。さらに、6は上述した熱軟化性樹脂層
で、上記抵抗体7の溝切り中央部を含む一部分に
設けられている。11は熱収縮チユーブ等の絶縁
物である。 次に、本実施例のPb−Sn−Agからなる合金抵
抗皮膜5の場合の溶断機能について説明すると、
低融点であるPb−Sn−Agからなる合金抵抗皮膜
5に過負荷時に過電流が流れた場合、合金抵抗皮
膜5が発熱し、そしてその温度が融点に達する
と、溶融し始める。また同時に第3図における熱
軟化性樹脂層6計の熱軟化による粘度の低下が起
こる。そして溶融した合金抵抗皮膜5は表面張力
により球状化し溶断が達成される。この時、粘度
の低下した熱軟化性樹脂層6は、合金抵抗皮膜5
の塊状化を阻害することはなく、溶断はすみやか
に達成される。 ここで、Sn層、Sn層、Sn−Pb合金層からなる
抵抗皮膜の場合の溶断機能について説明すると、
このような積層構造の抵抗皮膜の場合、抵抗皮膜
に過電流が流れた場合、まず最初に厚みの薄い
Sn層が発熱し、Sn層がSn−Pb合金層に拡散する
ことによりSn層部分の融点が下がり、そしてそ
の後Sn−Pb合金層が発熱して溶融し始める。こ
の時、Sn層は前述のようにSn−Pb合金層に拡散
し融点が低下しているため、Sn−Pb合金層が溶
融するとともに、溶断する。これ以降の動作は、
前述の合金抵抗皮膜の場合と同様な動作となり、
溶断は速やかに達成される。 第5図は本発明抵抗器の溶断特性の一例を示
す。この場合、以下のような過負荷溶断形抵抗器
を試作した。すなわち、径1.7mm長さ5.5mmの碍子
1万個に、以下の如くめつきを施し抵抗値50mΩ
の過負荷溶断形抵抗器を得た。碍子の表面粗化前
処理後、第1層としてSn層、第2層としてAg層
を抵抗値0.3〜0.6Ωとなるまで形成させ、第3層
としてのSn−Pb層を形成し50mΩの抵抗体とし
た。この過負荷溶断特性を試験した。 試験方法は次の通りである。第6図の回路にて
試験を行ない電源は定電圧電源を使用するものと
する。図においてR1は試験抵抗器で、R2は高電
力安定抵抗器でありその抵抗値はR1の30〜50倍
とし、R1は直列接続しておく。ここであらかじ
め試験抵抗器R1の代わりに高電力ダミー抵抗器
を使用し溶断特性仕様に定められた条件になるよ
うに電源の電圧をあわせておく。次にダミー抵抗
をはずし、試験抵抗器R1を取り付けスイツチS
を入れる。スイツチを入れてから規定の電流が流
れているか電流計で確認し、規定の電流になつて
いない場合は、すみやかに(1秒以内)微調整を
行なう。ただしそれ以降は電源の調整は行なわな
い。そして、スイツチを入れてから断線するまで
の時間を測定する。なお、抵抗器の断線状態に至
つたことの判定は電流値が最初の試験電流の1/50
以下になつた状態をもつて行なう。この結果を第
5図に示した。 ここで、上記熱軟化性樹脂層6の材質として
は、例えばロジン、オレフイン系、スチレン系、
ナイロン系、フエノール系、キシレン系樹脂およ
びこれらの変性品を挙げることができる。 上記実施例では、第2図aに示すように絶縁基
板1の表面に符号2〜4で示される3種の抵抗皮
膜を形成した後、熱処理を行つて合金抵抗皮膜3
を形成する場合について説明したが、上述のよう
に第1図に示す工程において、Sn層、Pb層また
はSn−Pb合金皮膜層を形成〔a−1〕後、破線
で示すように前記熱処理工程〔a−2〕を省略し
て以後の工程を行うようにしても本発明の抵抗器
は上記と同等の効果を得ることができるものであ
る。また、この時においても抵抗値修正用の溝切
り工程〔a−3〕は必要に応じて施せばよいこと
はもちろんである。 さらに、本実施例においては熱処理によりPb
−Sn−Ag合金抵抗皮膜を形成する場合を詳述し
たが、上述のような24通りの皮膜の組み合わせか
ら得られる抵抗被膜についても本実施例と同様の
効果が得られることは上述の通りである。 以上のように本発明の過負荷溶断形抵抗器は、
何れも低電力倍率で、しかも安定かつ正確に電流
を遮断し、定格動作時には一般の抵抗器と同等の
性能、信頼性を有する過負荷溶断形抵抗器となり
うる。また、溶断形の抵抗皮膜としては例えば、
錫、鉛、ビスマス、カドミウム、インジユームの
うちの一種ならびに上記錫、鉛、ビスマス、カド
ミウム、インジユームと、さらに銀、銅、亜鉛、
アルミニウム等のうちの二種以上の合金を用いる
ことが考えられるが、本発明のそれぞれの製造方
法では、実用的なものとして皮膜生成が比較的簡
単で、製造コストが廉価で、しかも抵抗器として
の信頼性を充分保証できるところの銀鏡法、Sn
無電解メツキ法等の下地処理後、SnまたはPbあ
るいはPb−Sn合金抵抗皮膜をメツキ法にて析
出・生成して上記過負荷溶断形抵抗器を実現する
ものである。また、抵抗皮膜上に熱軟化性樹脂層
を形成することにより、さらに溶断特性を向上さ
せることができ、溶断後の耐電圧も大きいものが
得られるものである。しかも、本発明の製造方法
は従来の皮膜抵抗器の製造工程をそのまま活用で
きるため、廉価に提供できるものである。
[Table] In addition to the above-mentioned silver mirror method, other methods for attaching the base metal
There is an electroless plating method for Sn, but in this case, careful consideration must be given to liquid management in view of the stability of the plating solution, so the silver mirror deposition method described above is more advantageous. However, Sn has the same effect as Ag as a base metal film. In addition, to form a layer of a mixture of Ag and Sn as described above, it is sufficient to deposit the mixture, and furthermore, to deposit a layer of a laminate of Ag and Sn, the silver mirror method described above can be used. The electroless plating method can be performed successively in random order, and the effect is not different from the case of using Ag alone. Other methods for depositing the base metal include dry methods such as vapor phase plating, ion plating, sputtering, and vapor deposition, but these methods cannot be said to be preferable for mass production or practical purposes. It is. In addition, in FIG. 2a, 4 is a solder layer, and after forming the Ag or Sn layer 3 as the base metal layer, acid treatment with sulfuric acid or hydrofluoric acid is performed, and then the base metal layer is deposited. The solder layer 4, which is a Sn--Pb alloy film, is precipitated and formed by electroplating in a solder plating bath using the base as a cathode. Here, as a general treatment method before soldering, there is a method of dissolving the surface layer with a mixed acid such as sulfuric acid-nitric acid or sulfuric acid-hydrogen peroxide, but in the case of the present invention, an extremely thin layer of metal coating is applied to the base layer. Because of this, mixed acids that would etch the underlying film cannot be used. Therefore, sulfuric acid
100g/or hydroborofluoric acid (30-50%)
This is possible by immersing it in 30g/~200g/ of water for a short time. Pretreatment with a hydroborofluoric acid solution is more desirable. Next, as an example of solder plating, the most commonly used solder plating composition is a porcelain solder plating composition. For example, as hydroborofluoride,
Contains Sn9~52g/, Pb30~90g/, hydroborofluoric acid 100~600g/, boric acid 0~60g/
coexist, and perform electrolytic plating at a cathode current density of 1 to 5 A/cm 2 . Usually, the above solder plating composition includes:
In order to obtain a film with good properties, peptone 1~
It is called a peptone bath because 10 g/g of the bath is added, but peptone can be replaced with one or more of other organic additives such as gelatin and glue.
Furthermore, it is also known to perform electrolytic plating by adding brighteners such as formalin, organic amines, aldehydes, or ketones. Although the case where the solder layer 4 is formed by electrolytic plating has been described here, it may also be formed by depositing a Sn or Pb film. Note that the activation treatment layer 2, the Ag layer or the Sn layer 3,
It has been confirmed that the following 24 combinations of metals selected for the solder layer 4 are effective. i.e. * (Sn, Ag, Sn), (Sn, Ag,
Pb), * (Sn, Ag, Sn-Pb alloy), * (Sn, Sn,
Sn), (Sn, Sn, Pb), * (Sn, Sn, Sn-Pb alloy), (Sn, Ag-Sn mixture, Sn), (Sn, Ag-Sn
Mixture, Pb), (Sn, Ag-Sn mixture, Sn-Pb alloy), (Sn, Ag-Sn laminate, Sn), (Sn, Ag-Sn
Laminate, Pb), (Sn, Ag-Sn laminate, Sn-Pb alloy), * (Ag, Ag, Sn), (Ag, Ag, Pb), * (Ag,
Ag, Sn-Pb alloy), * (Ag, Sn, Sn), (Ag,
Sn, Pb), * (Ag, Sn, Sn-Pb alloy), (Ag, Ag
-Sn mixture, Sn), (Ag, Ag-Sn mixture, Pb),
(Ag, Ag-Sn mixture, Sn-Pb alloy), (Ag, Ag
-Sn laminate, Sn), (Ag, Ag-Sn laminate, Pb),
(Ag, Ag-Sn laminate, Sn-Pb alloy),
Among these, the combinations marked with * are particularly preferred because they are practical and can be manufactured at low cost. Next, the resistive film shown in FIG. 2a formed as described above was heat-treated at 150°C to 170°C for 5 hours to form a Pb-
An alloy resistance film 5 made of Sn-Ag was obtained. Here, after forming the activation treatment layer 2 of the Sn layer or Ag layer, the Ag layer or Sn layer 3 is applied so that the solder layer 4 can be properly deposited on the final purpose of having a fusing function. By finally performing heat treatment, the activation treatment layer 2, Ag layer or Sn layer 3, and solder layer 4 are alloyed, creating an alloy consisting of Pb-Sn-Ag that can be used as a resistor. This becomes the resistive film 5. In addition, in the overload fusing type resistor of the present invention,
It is the solder layer 4 formed as the third layer that performs the fusing function, and even if it is not alloyed by the heat treatment described above, it can be used as an overload fusing type resistor. In other words, an overload fusing type resistor can be obtained by forming a laminated structure of an activation treatment layer 2, an Ag or Sn layer 3, and a solder layer 4, and a resistor having these layered structures can be heat-treated to form an alloy. An overload fusing type resistor can also be constructed by As mentioned above, the third solder layer 4 is necessary to provide the fusing function, and even when alloyed by heat treatment, not all metals are completely alloyed. An overload fusing type resistor can also be obtained even if the metal layer is partially alloyed at the boundary between the metal layers. Therefore, activation treatment layer 2, Ag layer or Sn
In the case of a laminated structure or an alloyed structure of layer 3 and solder layer 4, the combination of metals in each layer is as follows:
As mentioned above, the same effect can be obtained in terms of fusing function even if the combination of the same type of metal or the combination of different types of metal is used. In short, as the third layer, which is the metal layer that performs the fusing function, the Sn layer and Pb
layer or Sn-Pb alloy film layer, and a third layer of Sn layer, Pb layer or Sn-
The effects of the present invention can be obtained by using an Ag layer, Sn layer, a mixture layer thereof, or a laminate layer thereof, which is easily diffused and mixed into the Pb alloy film layer, has an electrical resistance value in the range of 0.1 to 15Ω, and has a thickness of 1 μm or less. The effect will be obtained. FIG. 3 further shows that on top of the alloy resistance film 5 made of Pb-Sn-Ag shown in FIG. This shows how it was done. This thermo-softening resin layer 6 is formed by cutting grooves in the Pb-Sn-Ag alloy resistance film 5 to correct the resistance value, if necessary.
It is applied with a brush-like tool to cover a part or the whole of the alloy resistance coating 5 including the grooved central part or the uncut central part, or it is formed by a dipping method or a printing method. Finally, the entire structure is covered with an insulating material such as a heat-shrinkable tube, thereby completing the production of the overload fusing type resistor. FIG. 4 shows an example of the structure of a resistor manufactured in this manner, and is of a general resistor type with lead wires. In FIG. 4, reference numeral 7 denotes a resistor in which a Pb-Sn-Ag alloy resistance film is formed on the surface of the insulating substrate 1 as described above. A groove cut portion 8 is formed. Furthermore, conductive caps 9 are press-fitted into both ends of the resistor 7, and lead wires 10 are welded to the caps 9. Furthermore, 6 is the above-mentioned thermoplastic resin layer, which is provided in a portion of the resistor 7 including the grooved central portion. 11 is an insulator such as a heat shrink tube. Next, the fusing function of the alloy resistance film 5 made of Pb-Sn-Ag of this example will be explained.
When an overcurrent flows through the alloy resistance film 5 made of Pb-Sn-Ag, which has a low melting point, during an overload, the alloy resistance film 5 generates heat, and when its temperature reaches its melting point, it begins to melt. At the same time, the viscosity of the six heat-softening resin layers shown in FIG. 3 decreases due to heat softening. Then, the molten alloy resistance film 5 becomes spherical due to surface tension, and fusion is achieved. At this time, the thermosoftening resin layer 6 whose viscosity has decreased is replaced by the alloy resistance coating 5.
It does not inhibit clumping and melting is quickly achieved. Here, we will explain the fusing function in the case of a resistive film consisting of a Sn layer, a Sn layer, and a Sn-Pb alloy layer.
In the case of a resistive film with such a laminated structure, when an overcurrent flows through the resistive film, the thin
The Sn layer generates heat and the Sn layer diffuses into the Sn--Pb alloy layer, thereby lowering the melting point of the Sn layer portion, and then the Sn--Pb alloy layer generates heat and begins to melt. At this time, the Sn layer diffuses into the Sn--Pb alloy layer and its melting point decreases as described above, so the Sn--Pb alloy layer melts and is cut. The operation after this is
The behavior is similar to that of the alloy resistance film described above.
Fusing is achieved quickly. FIG. 5 shows an example of the fusing characteristics of the resistor of the present invention. In this case, we prototyped the following overload fusing type resistor. In other words, 10,000 insulators with a diameter of 1.7 mm and a length of 5.5 mm were plated as shown below, and the resistance value was 50 mΩ.
An overload fusing type resistor was obtained. After pre-treatment to roughen the surface of the insulator, a Sn layer as the first layer and an Ag layer as the second layer are formed until the resistance value reaches 0.3 to 0.6Ω, and a Sn-Pb layer as the third layer is formed to achieve a resistance of 50mΩ. As a body. This overload fusing characteristic was tested. The test method is as follows. The test will be conducted using the circuit shown in Figure 6, and a constant voltage power source will be used as the power source. In the figure, R 1 is a test resistor, R 2 is a high power stabilizing resistor, and its resistance value is 30 to 50 times that of R 1 , and R 1 is connected in series. Here, in advance, use a high-power dummy resistor instead of the test resistor R1 , and adjust the power supply voltage to meet the conditions specified in the fusing characteristics specifications. Next, remove the dummy resistor, attach the test resistor R1 , and switch S
Put in. After turning on the switch, use an ammeter to check whether the specified current is flowing. If the current is not the specified value, quickly (within 1 second) make fine adjustments. However, the power supply will not be adjusted after that point. Then, measure the time from when the switch is turned on until the wire breaks. In addition, the determination that the resistor has reached the disconnection state is made when the current value is 1/50 of the initial test current.
Perform with the following conditions. The results are shown in FIG. Here, the material of the thermosoftening resin layer 6 includes, for example, rosin, olefin, styrene,
Examples include nylon-based, phenol-based, xylene-based resins, and modified products thereof. In the above embodiment, as shown in FIG. 2a, after forming three types of resistance films indicated by numerals 2 to 4 on the surface of the insulating substrate 1, heat treatment is performed to form an alloy resistance film 3.
As described above, in the step shown in FIG. 1, after forming the Sn layer, Pb layer or Sn-Pb alloy film layer [a-1], the heat treatment step is carried out as shown by the broken line. Even if [a-2] is omitted and the subsequent steps are performed, the resistor of the present invention can obtain the same effect as described above. Also, at this time, it goes without saying that the groove cutting step [a-3] for modifying the resistance value may be performed as necessary. Furthermore, in this example, Pb
The case of forming a -Sn-Ag alloy resistance film has been described in detail, but as mentioned above, the same effect as this example can be obtained with a resistance film obtained from the 24 combinations of films as described above. be. As described above, the overload fusing type resistor of the present invention has the following features:
Both have a low power multiplier, stably and accurately cut off current, and can be an overload fusing type resistor that has performance and reliability equivalent to general resistors during rated operation. In addition, examples of fusing type resistance coatings include:
One of tin, lead, bismuth, cadmium, indium, and the above tin, lead, bismuth, cadmium, indium, and further silver, copper, zinc,
It is conceivable to use two or more alloys of aluminum, etc., but each of the manufacturing methods of the present invention is practical because it is relatively easy to form a film, the manufacturing cost is low, and it is suitable for use as a resistor. The silver mirror method, which can fully guarantee the reliability of Sn
After a surface treatment such as electroless plating, a Sn, Pb, or Pb-Sn alloy resistance film is deposited and produced by a plating method to realize the above-mentioned overload fusing type resistor. Further, by forming a thermosoftening resin layer on the resistive film, the fusing characteristics can be further improved, and a product with a high withstand voltage after fusing can be obtained. Moreover, since the manufacturing method of the present invention can utilize the conventional manufacturing process of film resistors as is, it can be provided at a low cost.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明品の製造工程チヤート図、第2
図a,bは本発明による抵抗器製造過程の熱処理
前と熱処理後の断面図、第3図は熱軟化性樹脂層
形成後の断面図、第4図は抵抗器全体の要部断面
図、第5図はその溶断特性図、第6図は溶断特性
試験の回路図である。 1……絶縁基体、2……Sn層またはAg層の活
性化処理層、3……Ag層またはSn層、4……ハ
ンダ層、5……Pb−Sn−Ag合金抵抗皮膜、6…
…熱軟化性樹脂層、8……溝切り部。
Figure 1 is a manufacturing process chart for the product of the present invention, Figure 2
Figures a and b are cross-sectional views before and after heat treatment in the process of manufacturing a resistor according to the present invention, Figure 3 is a cross-sectional view after forming a thermosoftening resin layer, Figure 4 is a cross-sectional view of the main parts of the entire resistor, FIG. 5 is a diagram of the fusing characteristics, and FIG. 6 is a circuit diagram of the fusing characteristics test. DESCRIPTION OF SYMBOLS 1...Insulating substrate, 2...Activation treatment layer of Sn layer or Ag layer, 3...Ag layer or Sn layer, 4...Solder layer, 5...Pb-Sn-Ag alloy resistance film, 6...
...Thermosoftening resin layer, 8...Groove cut portion.

Claims (1)

【特許請求の範囲】 1 絶縁基体表面に活性化処理によりSn層また
はAg層よりなる第1層を形成し、この上に銀鏡
法または無電解メツキ法等によつてAg層、Sn層
またはそれらの混合体層もしくはそれらの積層体
層よりなる第2層を、その何れの金属の場合につ
いても電気抵抗値が0.1〜15Ωの範囲で厚さ1μm
以下となるように被着させ、次いで上記金属皮膜
が被着された基体上にSn層、Pb層、またはSn−
Pb合金よりなる第3層を電気メツキ法によつて
析出生成させて抵抗皮膜を形成し、この抵抗皮膜
上に抵抗皮膜の中央部を含む一部分または全体を
覆うように熱軟化性樹脂層を形成し、全体を熱収
縮チユーブ等の絶縁物で覆う過負荷溶断形抵抗器
の製造方法。 2 抵抗皮膜を形成した後に、抵抗値修正用溝切
りを施す工程を有する特許請求の範囲第1項記載
の過負荷溶断形抵抗器の製造方法。 3 絶縁基体表面に活性化処理によりSn層また
はAg層よりなる第1層を形成し、この上に銀鏡
法または無電解メツキ法等によつてAg層、Sn層
またはそれらの混合体層もしくはそれらの積層体
層よりなる第2層を、その何れの金属の場合につ
いても電気抵抗値が0.1〜15Ωの範囲で厚さ1μm
以下となるように被着させ、次いで上記金属皮膜
が被着された基体上にSn層、Pb層、またはSn−
Pb合金よりなる第3層を電気メツキ法によつて
析出生成させて抵抗皮膜を形成し、その後上記抵
抗被膜に熱処理を施した後、この抵抗皮膜上に抵
抗皮膜の中央部を含む一部分または全体を覆うよ
うに熱軟化性樹脂層を形成し、全体をチユーブ等
の絶縁物で覆う過負荷溶断形抵抗器の製造方法。
[Claims] 1. A first layer consisting of a Sn layer or an Ag layer is formed on the surface of an insulating substrate by activation treatment, and an Ag layer, a Sn layer, or any of them is formed on this by a silver mirror method, an electroless plating method, etc. A second layer consisting of a mixture layer of
Then, a Sn layer, a Pb layer, or a Sn-
A third layer made of a Pb alloy is deposited by electroplating to form a resistive film, and a heat-softening resin layer is formed on the resistive film so as to partially or entirely cover the resistive film, including the center. A method for manufacturing an overload fusing type resistor in which the entire resistor is covered with an insulating material such as a heat shrink tube. 2. The method for manufacturing an overload fusing type resistor according to claim 1, which comprises the step of cutting grooves for resistance value correction after forming the resistance film. 3 A first layer consisting of a Sn layer or an Ag layer is formed on the surface of the insulating substrate by activation treatment, and then an Ag layer, a Sn layer, a layer of a mixture thereof, or a mixture thereof is formed on this by a silver mirror method, an electroless plating method, etc. A second layer consisting of a laminate layer of 1 μm in thickness with an electrical resistance value in the range of 0.1 to 15 Ω for any of the metals.
Then, a Sn layer, a Pb layer, or a Sn-
A third layer made of a Pb alloy is deposited by electroplating to form a resistive film, and then the resistive film is heat-treated, and then a portion or the entirety of the resistive film is deposited on the resistive film, including the central part of the resistive film. A method of manufacturing an overload fusing type resistor, in which a heat-softening resin layer is formed to cover the overload resistor, and the entire body is covered with an insulating material such as a tube.
JP57072139A 1982-04-27 1982-04-27 Overload fusing type resistor and method of producing same Granted JPS58188029A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57072139A JPS58188029A (en) 1982-04-27 1982-04-27 Overload fusing type resistor and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57072139A JPS58188029A (en) 1982-04-27 1982-04-27 Overload fusing type resistor and method of producing same

Publications (2)

Publication Number Publication Date
JPS58188029A JPS58188029A (en) 1983-11-02
JPH0449735B2 true JPH0449735B2 (en) 1992-08-12

Family

ID=13480650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57072139A Granted JPS58188029A (en) 1982-04-27 1982-04-27 Overload fusing type resistor and method of producing same

Country Status (1)

Country Link
JP (1) JPS58188029A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2542201B2 (en) * 1986-11-17 1996-10-09 株式会社 サトーセン Overload fusing type resistor
JPH02305410A (en) * 1989-05-19 1990-12-19 Matsushita Electric Ind Co Ltd Chip resistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4894854A (en) * 1972-03-16 1973-12-06
JPS5028635A (en) * 1973-07-20 1975-03-24
JPS5115196A (en) * 1974-07-29 1976-02-06 Matsushita Electric Ind Co Ltd TEIKOKI
JPS5141895A (en) * 1974-10-07 1976-04-08 Matsushita Electric Ind Co Ltd TEIKOKI
JPS5296397A (en) * 1976-02-10 1977-08-12 Matsushita Electric Ind Co Ltd Preparing resistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4894854A (en) * 1972-03-16 1973-12-06
JPS5028635A (en) * 1973-07-20 1975-03-24
JPS5115196A (en) * 1974-07-29 1976-02-06 Matsushita Electric Ind Co Ltd TEIKOKI
JPS5141895A (en) * 1974-10-07 1976-04-08 Matsushita Electric Ind Co Ltd TEIKOKI
JPS5296397A (en) * 1976-02-10 1977-08-12 Matsushita Electric Ind Co Ltd Preparing resistor

Also Published As

Publication number Publication date
JPS58188029A (en) 1983-11-02

Similar Documents

Publication Publication Date Title
US4480261A (en) Contact structure for a semiconductor substrate on a mounting body
TWI413146B (en) Fuse for a chip and method for production of the same
US3233034A (en) Diffusion bonded printed circuit terminal structure
US20120305302A1 (en) Mounting structure of electronic component
US2576405A (en) Protector for electric circuits
EP0797220B1 (en) A resistor composition and resistors using the same
KR20040028695A (en) Nonleaded solder alloy and electronic parts using it
JPS6255706B2 (en)
JP2024029204A (en) Flux and soldering method
JPH0449735B2 (en)
JP2628029B2 (en) Overload fusing type resistor
JPH0719075Y2 (en) Substrate type thermal fuse
JP2542201B2 (en) Overload fusing type resistor
JPS5846161B2 (en) Conductive terminals on heat-resistant insulator substrates
JPH07122406A (en) Chip-shaped fuse resistor and manufacture thereof
JPH02305409A (en) Overload fusing type resistor
JPH06150802A (en) Chip type fuse resistor
JP2002185118A (en) Soldering method
JPS58142505A (en) Overload fusion resistor
JP2001243863A (en) Fuse with flux
JPH02156509A (en) Overload fused resistor
JPH0217611A (en) Overload fusing type resistor
WO2017110136A1 (en) Electronic component mounting structure, electronic component, and method for forming electronic component mounting structure
JP3403993B2 (en) Fuse with flux
JPH0217610A (en) Overload fusing type resistor