JPH0448861A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH0448861A JPH0448861A JP2159024A JP15902490A JPH0448861A JP H0448861 A JPH0448861 A JP H0448861A JP 2159024 A JP2159024 A JP 2159024A JP 15902490 A JP15902490 A JP 15902490A JP H0448861 A JPH0448861 A JP H0448861A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- reset
- output
- gate
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
画像入力装置の基幹デバイスとしてイメージセンサが利
用されていａ 本発明は原稿情報を高Ｓ／Ｎかつ高速
低残像 高感度で読み取ることを可能にするイメージセ
ンサに関するものであも従来の技術 高解像度化及び高Ｓ／Ｎ化を図るためのイメージセンサ
として各画素毎に増幅機能を持たせた増幅型ＭＯＳイメ
ージセンサがあム 画素毎の増幅機能の付与は画素であ
るフォトダイオードのアノード若しくはカソードをＭＯ
Ｓ Ｆ ＥＴのゲートに接続することにより、入射光に
よる生成キャリヤの量に応じた上記ＭＯＳＦＥＴのゲー
ト電位変調に基づくドレイン電流の増減という形で行わ
れも各画素毎のＭＯＳＦＥＴのゲート電位は更にこのゲ
ート端子に接続されたリセットスイッチによって読み出
し終了後に成る一定電位へとリセットされも この型の
イメージセンサの欠点は各画素毎に有する上記ＭＯＳＦ
ＥＴの特性がばらつくことであり、これによりＳ／Ｎが
劣化すａ このばらつきの内容を二大別すると上記ＭＯ
ＳＦＥＴの増幅率ｇＩＩのばらつきと上記ＭＯＳＦＥＴ
のゲート閾値電圧ＶＴのばらつきに分けられも 前者は
感度ばらつきになるものであるバ 光量の多い白レベル
で多く発生するので映像信号としてあまり問題とならな
い力（後者は光量の少ない黒レベル即ち暗時出力におい
てばらつきが顕著になるので映像信号として極めて重大
な問題になも この暗時出力ばらつきを低減するための方法として筆者
らによる特願平２−７３８６を出願中であも この内容
を１画素分について要約して示したものが第２図（ａ）
、 （ｂ）であも 本図（ａ）において１はフォトダイ
オード、 ２は増幅用ＭＯＳＦＥＴ、３は信号読み出し
用ＭＯＳＦＥＴ、４はリセット用ＭＯＳＦＥＴ、 ５
は一定電圧源ライン、 ６は信号読み出しライン、 ７
は増幅用ＭＯＳＦＥＴのゲート電位がリセットされるリ
セット電圧源ライン、８は本画素から信号を読み出すた
めの読み出しパルスが印加される読み出しＭＯＳＦＥＴ
のゲート端子、 ９は増幅用ＭＯＳＦＥＴのゲート電位
をリセットするためのリセットパルスが印加されるリセ
ット用ＭＯＳＦＥＴのゲート端子であも 本図（ｂ）は
本図（ａ）に示した画素を駆動する際のタイミング図の
一例であり、信号読み出し用ＭＯＳＦＥＴ及びリセット
用ＭＯＳ Ｆ ＥＴとしてＮチャネルＭＯＳＦＥＴを想
定して描いてい４Ｙｎは本画素の読み出しパルスタイミ
ング、 Ｒｎは本画素のリセットパルスタイミング、１
０は本１画素に関係する期間でありその内訳は１１の映
像信号読み出し期間と１２のリセット時出力読み出し期
間となっていも 上記１１で示される期間と１２で示さ
れる期間各々における出力信号の遅延差をとれば暗時出
力ばらつきが除去されることになも 即ち暗時には上記
１１で示される期間と１２で示される期間における増幅
用ＭＯＳＦＥＴのゲート電位が等しくなり遅延差出力は
零になるということであも 発明が解決しようとする課題 しかし上記従来例における暗時出力除去法においては以
下のような問題点が存在す＆ １１で示される期間に
おいてはリセットパルスは”Ｌ”レベルであるが１２で
示される期間においては”Ｈレベルであム ここでは”
Ｌ”レベルをスイッチとしてオフになるレベ）Ｉ＜
′Ｈ”レベルをオンになるレベルとしていム リセット
用ＭＯＳ Ｆ ＥＴのゲート端子と増幅用ＭＯＳＦＥＴ
のゲート端子即ちフォトダイオードのアノード端子との
間には寄生容量が存在するた敢 フォトダイオードのア
ノード端子電位は期間１２においてはリセット電圧源ラ
イン７の電圧レベルに設定されている力交リセットパル
スＲｎが”Ｌ”レベルに転じた瞬間以降には既に上記フ
ォトダイオードのアノード端子電位は若干下がってしま
う。従って期間１１において読み出した暗時信号出力と
期間１２において読み出すリセット時信号出力とは実質
的に等しくならなしも このため遅延差出力をとっても
零にはならな（〜 上記リセットパルスのスイングに伴
うフォトダイオードのアノード端子電位の変動量は各画
素間においてほぼ一定と考えられ 上記遅延差出力が零
でなくとも各画素間で遅延差出力が等しければ単なるオ
フセット出力が現われるだけで問題はなＬｓ Ｌかし
現実には増幅用ＭＯＳ Ｆ ＥＴのｇｍのばらつきが存
在するた八 仮にフォトダイオードのアノード端子電位
変動量が各画素間で等しくともドレイン電流値は各画素
間で一定にはならず最終的には暗時出力ばらつきが生じ
Ｓ／Ｎが低下すム 課題を解決するための手段 上記の問題ではフォトダイオードのアノード電位即ち増
幅用ＭＯＳ Ｆ ＥＴのゲート電位をリセットするため
のスイッチとしてＮチャネルＭＯＳＦＥＴを１つ使用し
た結果 フォトダイオードのアノード電位変動が生じも
つまり単一のパルスでリセットを行った敢 このパル
スの”Ｈ″ Ｌレベルに伴う容量結合性のフォトダ
イオードのアノードの電位に生じる変動分をそのまま含
んだ出力ドレイン電流間の遅延差をとることになってい
るので暗時出力ばらつきが残も 従ってリセット用ＭＯ
ＳＦＥＴスイッチとしてＣＭＯＳ伝送ゲートスイッチを
用いた構成にするとともに上記ＣＭＯＳスイッチの内の
ＮチャネルＭＯＳ Ｆ ＥＴのゲート・ドレイン間容量
とＰチャネルＭＯＳＦＥＴのゲート・ドレイン間容量と
が等しくなるように設計する事によって１、上記フォト
ダイオードのアノード電位の変動を極めて小さくでき４
作用 本発明は上記した構成によって、 リセット用ＣＭＯＳ
スイッチがオン状態からオフ状態に転じる際へ フォト
ダイオードのアノード電位に対して本リセット用ＣＭＯ
Ｓスイッチの内のＮチャネルＭＯＳＦＥＴが寄生容量を
通じて与えるマイナス方向への変動分とＰチャネルＭＯ
Ｓ Ｆ ＥＴが寄生容量を通じて与えるプラス方向への
変動分とが丁度相殺されて、 トータルとしてリセット
スイッチがオフ状態に転じた瞬間のフォトダイオードの
アノード電位変動を極めて小さくすることができも従っ
て各画素毎の増幅用ＭＯＳ Ｆ ＥＴが有するｇｍのば
らつきが遅延差出力に与える影響も極めて小さくするこ
とができ暗時ばらつきが小さくなりＳ／Ｎの低下を防ぐ
ことが出来るものであも実施例 以下本発明の実施例のイメージセンサについて図面を参
照しながら説明すも 第１図（ａ）及び（ｂ）は本発明のイメージセンサの１
画素分の回路図及びタイミング図であも増幅用ＭＯＳＦ
ＥＴのゲート電位をリセット電圧値に設定するリセット
スイッチとして、ＣＭＯＳ伝送ゲートスイッチを用いて
いも 本図中の１から１２の数字で示した部分は前述の
第２図において同一番号を付した部分に等しく、また信
号読み出し用ＭＯＳＦＥＴのゲート端子８及びリセット
用ＭＯＳＦＥＴのゲート端子９に各々入力される信号読
み出しパルス及びリセットパルスは第２図（ｂ）中のＹ
ｎ及びＲｎに等しいので説明及び図示を省略すも 第１
図（ａ）中に１３で示したものは４と同様にリセット用
ＭＯＳＦＥＴである力（４とは導電型を異にするもので
あり、本図に示したように４と並列接続することにより
ＣＭＯＳ伝送ゲートスイッチを形成していム リセット
用ＭＯＳＦＥＴ１３のゲートに入力されるパルスはリセ
ット用スイッチ４のゲート端子９に入力されるリセット
パルスを反転器１４で反転したものであり、本図（ｂ）
中にＲｎ’で示す。
用されていａ 本発明は原稿情報を高Ｓ／Ｎかつ高速
低残像 高感度で読み取ることを可能にするイメージセ
ンサに関するものであも従来の技術 高解像度化及び高Ｓ／Ｎ化を図るためのイメージセンサ
として各画素毎に増幅機能を持たせた増幅型ＭＯＳイメ
ージセンサがあム 画素毎の増幅機能の付与は画素であ
るフォトダイオードのアノード若しくはカソードをＭＯ
Ｓ Ｆ ＥＴのゲートに接続することにより、入射光に
よる生成キャリヤの量に応じた上記ＭＯＳＦＥＴのゲー
ト電位変調に基づくドレイン電流の増減という形で行わ
れも各画素毎のＭＯＳＦＥＴのゲート電位は更にこのゲ
ート端子に接続されたリセットスイッチによって読み出
し終了後に成る一定電位へとリセットされも この型の
イメージセンサの欠点は各画素毎に有する上記ＭＯＳＦ
ＥＴの特性がばらつくことであり、これによりＳ／Ｎが
劣化すａ このばらつきの内容を二大別すると上記ＭＯ
ＳＦＥＴの増幅率ｇＩＩのばらつきと上記ＭＯＳＦＥＴ
のゲート閾値電圧ＶＴのばらつきに分けられも 前者は
感度ばらつきになるものであるバ 光量の多い白レベル
で多く発生するので映像信号としてあまり問題とならな
い力（後者は光量の少ない黒レベル即ち暗時出力におい
てばらつきが顕著になるので映像信号として極めて重大
な問題になも この暗時出力ばらつきを低減するための方法として筆者
らによる特願平２−７３８６を出願中であも この内容
を１画素分について要約して示したものが第２図（ａ）
、 （ｂ）であも 本図（ａ）において１はフォトダイ
オード、 ２は増幅用ＭＯＳＦＥＴ、３は信号読み出し
用ＭＯＳＦＥＴ、４はリセット用ＭＯＳＦＥＴ、 ５
は一定電圧源ライン、 ６は信号読み出しライン、 ７
は増幅用ＭＯＳＦＥＴのゲート電位がリセットされるリ
セット電圧源ライン、８は本画素から信号を読み出すた
めの読み出しパルスが印加される読み出しＭＯＳＦＥＴ
のゲート端子、 ９は増幅用ＭＯＳＦＥＴのゲート電位
をリセットするためのリセットパルスが印加されるリセ
ット用ＭＯＳＦＥＴのゲート端子であも 本図（ｂ）は
本図（ａ）に示した画素を駆動する際のタイミング図の
一例であり、信号読み出し用ＭＯＳＦＥＴ及びリセット
用ＭＯＳ Ｆ ＥＴとしてＮチャネルＭＯＳＦＥＴを想
定して描いてい４Ｙｎは本画素の読み出しパルスタイミ
ング、 Ｒｎは本画素のリセットパルスタイミング、１
０は本１画素に関係する期間でありその内訳は１１の映
像信号読み出し期間と１２のリセット時出力読み出し期
間となっていも 上記１１で示される期間と１２で示さ
れる期間各々における出力信号の遅延差をとれば暗時出
力ばらつきが除去されることになも 即ち暗時には上記
１１で示される期間と１２で示される期間における増幅
用ＭＯＳＦＥＴのゲート電位が等しくなり遅延差出力は
零になるということであも 発明が解決しようとする課題 しかし上記従来例における暗時出力除去法においては以
下のような問題点が存在す＆ １１で示される期間に
おいてはリセットパルスは”Ｌ”レベルであるが１２で
示される期間においては”Ｈレベルであム ここでは”
Ｌ”レベルをスイッチとしてオフになるレベ）Ｉ＜
′Ｈ”レベルをオンになるレベルとしていム リセット
用ＭＯＳ Ｆ ＥＴのゲート端子と増幅用ＭＯＳＦＥＴ
のゲート端子即ちフォトダイオードのアノード端子との
間には寄生容量が存在するた敢 フォトダイオードのア
ノード端子電位は期間１２においてはリセット電圧源ラ
イン７の電圧レベルに設定されている力交リセットパル
スＲｎが”Ｌ”レベルに転じた瞬間以降には既に上記フ
ォトダイオードのアノード端子電位は若干下がってしま
う。従って期間１１において読み出した暗時信号出力と
期間１２において読み出すリセット時信号出力とは実質
的に等しくならなしも このため遅延差出力をとっても
零にはならな（〜 上記リセットパルスのスイングに伴
うフォトダイオードのアノード端子電位の変動量は各画
素間においてほぼ一定と考えられ 上記遅延差出力が零
でなくとも各画素間で遅延差出力が等しければ単なるオ
フセット出力が現われるだけで問題はなＬｓ Ｌかし
現実には増幅用ＭＯＳ Ｆ ＥＴのｇｍのばらつきが存
在するた八 仮にフォトダイオードのアノード端子電位
変動量が各画素間で等しくともドレイン電流値は各画素
間で一定にはならず最終的には暗時出力ばらつきが生じ
Ｓ／Ｎが低下すム 課題を解決するための手段 上記の問題ではフォトダイオードのアノード電位即ち増
幅用ＭＯＳ Ｆ ＥＴのゲート電位をリセットするため
のスイッチとしてＮチャネルＭＯＳＦＥＴを１つ使用し
た結果 フォトダイオードのアノード電位変動が生じも
つまり単一のパルスでリセットを行った敢 このパル
スの”Ｈ″ Ｌレベルに伴う容量結合性のフォトダ
イオードのアノードの電位に生じる変動分をそのまま含
んだ出力ドレイン電流間の遅延差をとることになってい
るので暗時出力ばらつきが残も 従ってリセット用ＭＯ
ＳＦＥＴスイッチとしてＣＭＯＳ伝送ゲートスイッチを
用いた構成にするとともに上記ＣＭＯＳスイッチの内の
ＮチャネルＭＯＳ Ｆ ＥＴのゲート・ドレイン間容量
とＰチャネルＭＯＳＦＥＴのゲート・ドレイン間容量と
が等しくなるように設計する事によって１、上記フォト
ダイオードのアノード電位の変動を極めて小さくでき４
作用 本発明は上記した構成によって、 リセット用ＣＭＯＳ
スイッチがオン状態からオフ状態に転じる際へ フォト
ダイオードのアノード電位に対して本リセット用ＣＭＯ
Ｓスイッチの内のＮチャネルＭＯＳＦＥＴが寄生容量を
通じて与えるマイナス方向への変動分とＰチャネルＭＯ
Ｓ Ｆ ＥＴが寄生容量を通じて与えるプラス方向への
変動分とが丁度相殺されて、 トータルとしてリセット
スイッチがオフ状態に転じた瞬間のフォトダイオードの
アノード電位変動を極めて小さくすることができも従っ
て各画素毎の増幅用ＭＯＳ Ｆ ＥＴが有するｇｍのば
らつきが遅延差出力に与える影響も極めて小さくするこ
とができ暗時ばらつきが小さくなりＳ／Ｎの低下を防ぐ
ことが出来るものであも実施例 以下本発明の実施例のイメージセンサについて図面を参
照しながら説明すも 第１図（ａ）及び（ｂ）は本発明のイメージセンサの１
画素分の回路図及びタイミング図であも増幅用ＭＯＳＦ
ＥＴのゲート電位をリセット電圧値に設定するリセット
スイッチとして、ＣＭＯＳ伝送ゲートスイッチを用いて
いも 本図中の１から１２の数字で示した部分は前述の
第２図において同一番号を付した部分に等しく、また信
号読み出し用ＭＯＳＦＥＴのゲート端子８及びリセット
用ＭＯＳＦＥＴのゲート端子９に各々入力される信号読
み出しパルス及びリセットパルスは第２図（ｂ）中のＹ
ｎ及びＲｎに等しいので説明及び図示を省略すも 第１
図（ａ）中に１３で示したものは４と同様にリセット用
ＭＯＳＦＥＴである力（４とは導電型を異にするもので
あり、本図に示したように４と並列接続することにより
ＣＭＯＳ伝送ゲートスイッチを形成していム リセット
用ＭＯＳＦＥＴ１３のゲートに入力されるパルスはリセ
ット用スイッチ４のゲート端子９に入力されるリセット
パルスを反転器１４で反転したものであり、本図（ｂ）
中にＲｎ’で示す。
次に本発明のイメージセンサの動作を説明すも動作タイ
ミング図は第１図（ｂ）に示すようへ１画素のみに関し
ていえば 読み出しパルスのみが入力されて映像信号が
読みだされる映像信号読み出し期間１１と読み出しパル
スに加えてフォトダイオードの電位をリセットするリセ
ットパルスが入力されてリセット時の映像信号が読みだ
されるリセット時出力読み出し期間１２とが存在すム映
像信号読み出しパルスＹｎ及びリセットパルスＲｎ、Ｒ
ｎ’ とが互いにその動作期間を共有した期間をもつよ
うなハーフピットシフト信号とすること１ヨ１つのシフ
トレジスタからの出力信号を複雑な加工を加えることな
く読み出しパルスやリセットパルスとして利用できるの
で設計上のメリットは太き（〜 各画素毎に増幅用ＭＯ
Ｓ Ｆ ＥＴをもつセンサは高速 低残像 高感度読み
出しが可能である力（暗゛時出力に画素毎の感度不均一
性に基づくばらつき即ち固定パターンノイズ（ＦＰＮ）
が生じてＳ／Ｎを劣化させも これをなくすためにリセ
ット時読み出しを行い遅延させた映像信号との間で減算
処理を行ってＦＰＮを除去することが考えられも リセ
ットスイッチが単一のＭＯＳＦＥＴからなる場合、 リ
セット時にはリセットスイッチがオン状態なので増幅用
ＭＯＳＦＥＴ２のゲート端子電位はリセット電圧源ライ
ン７の電位に等しくなっているがこのリセットスイッチ
がオフ時にはリセットパルス電位変動が容量結合によっ
て増幅用ＭＯＳＦＥＴのゲート端子電位に現れ最早リセ
ット電圧源ライン７の電位とは異なり、暗時の映像信号
読み出し時の増幅用ＭＯＳＦＥＴのゲート電位もこのま
まであａ 従ってドレイン電流出力の遅延減算処理後も
暗時出力が現れるとともにその値には個々の画素の増幅
率ｇｍの不均一性に基づくばらつき（ＦＰＮ）が存在し
得ａ本発明のイメージセンサはリセットスイッチとして
ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとを
並列接続したＣＭＯ８伝送ゲート構成のスイッチを用い
２ｉ、、ＣＭＯＳ伝送ゲートスイッチの２つのゲート端
子に入力されるリセットパルスは互いに相補関係とする
ことが極めて簡便であム従って２つのゲート端子に入力
されるリセットパルス各々が増幅用ＭＯＳＦＥＴのゲー
ト端子に与える容量結合性の電位変動はその極性が互い
に逆となり相殺し合う。このＣＭＯＳ伝送ゲートスイッ
チの内のＮチャネルＭＯＳＦＥＴのゲート・ドレイン間
容量とＰチャネルＭＯＳＦＥＴのゲート・ドレイン間容
量とが等しくなるように設計する事によって、上記フォ
トダイオードのアノード電位の変動を極めて小さくでき
も 従って映像信号を遅延させてリセット時読み出し信
号との差をとれば暗時出力及びそのばらつきを極めて小
さく抑制でき低ＦＰＮ、高Ｓ／Ｎの映像信号を得も第３
図（ａ）及び（ｂ）に複数個の画素を有する本発明の増
幅型ＭＯＳイメージセンサの回路図及び走査信号のタイ
ミング図を示す。本図（ａ）中１から５及び７，１３．
１４の数字で示した部分は前述の第１図において同一番
号を付した部分に等しｔ〜 また本図中において６Ａ及
び６Ｂは各々奇数番目及び偶数番目の画素の映像信号を
取り出すための信号読み出しライン、 １５は複数個の
画素の光情報を順次読みだしていくためのシフトレジス
タであり、 １６は走査を開始するためのシフトレジス
タのスタートパルス入力端子、 １７はシフトレジスタ
のクロックパルス入力端子、１８は本図に示すイメージ
センサを複数個直列配列して長尺化イメージセンサを形
成する際へ 次段のイメージセンサのスタートパルス入
力端子へと走査信号を伝達するためのキャリーパルス出
力端子であ、Ｌ １９Ａ〜１９Ｌはシフトレジスタ出
力端子であり、 １９Ａは先頭画素の映像信号読み出し
のみを行ｔ、Ｘ、 １９Ｌは後尾画素のリセットのみを
行賎 他は隣接し合う画素のリセット及び読み出しを行
うので、その総本数は画素数よりも１本番ｌｌ〜 本図
（ｂ）中の２０Ａ〜２ＯＬは各々本図（ａ）中の１９Ａ
〜１９Ｌのシフトレジスタ出力端子の信号を表わしてお
り、”Ｈ”レベルが信号読み出し用スイッチ及びリセッ
ト用スイッチがオンになり得るレベルであａ 次に第３図に示すイメージセンサの動作を説明すも 所
定パルス幅のスタートパルスを１６に入力してシフトレ
ジスタの出力端子１９Ａ−１９Ｌにタイミング図中の２
０Ａ〜２ＯＬのようにパルスが互いに時間的に重なった
走査信号が現われもこれにより２ＯＡの”Ｈ″である時
間の前半は先頭画素の映像信号読み出し出力戟 後半は
先頭画素のリセット時出力が共に出力ライン６Ａに順次
風れも これに引き続いて６Ａの出力ラインには第３画
素の映像信号読み出し出力 第３画素のリセット時出力
第５画素の映像信号読み出し出力第５画素のリセット
時出力 と以下順次風われも他Ｘ ６Ｂの出力ライン
には偶数番目の画素の映像信号読み出し出力とリセット
時出力とが順次風われも 各々の出力ラインにてそれぞ
れ映像信号を遅延させてリセット時読み出し信号との差
を七＆ ＣＭＯＳ伝送ゲートスイッチの内のＮチャネ
ルＭＯＳＦＥＴのゲート・ドレイン間容量とＰチャネル
ＭＯ５Ｆ、ＥＴのゲート・ドレイン間容量とが等しくな
るように設計する事によって、上記フォトダイオードの
アノードの容量結合性の電位変動を極めて小さくできも
従って出力ライン６Ａ及び６Ｂにおいて、暗時出力及
びそのばらつきを極めて小さく抑制した低固定パターン
ノイズ（ＦＰＮ）、高Ｓ／Ｎの映像信号を取り出すこと
ができも なお本実施例においてはフォトダイオードのアノード端
子が増幅用ＭＯＳＦＥＴのゲート端子と共通になってい
るが逆にカソード端子が増幅用ＭＯＳＦＥＴのゲート端
子と共通であるとしても本発明の有効性に変わりはなｔ
、％ また各ＭＯＳＦＥＴの導電型もＮチャネル型及
びＰチャネル型のいづれであっても本発明の有効性に変
わりはなｔ℃付は加えて言えＣＬ 増幅用ＭＯＳＦＥ
ＴがＮチャネル型であり且つそのゲート端子がフォトダ
イオードのアノード端子と共通の場合及び増幅用ＭＯＳ
ＦＥＴがＰチャネル型であり且つそのゲート端子がフォ
トダイオードのカソード端子と共通の場合は共にポジ型
の出力特性を示す。つまり入射光が大きいほど出力電流
も太きｔ％、 他人 増幅用ＭＯＳＦＥＴがＮチャネ
ル型であり且つそのゲート端子がフォトダイオードのカ
ソード端子と共通の場合及び増幅用ＭＯＳＦＥＴがＰチ
ャネル型であり且つそのゲート端子がフォトダイオード
のアノード端子と共通の場合は共にネガ型の出力特性を
示す。つまり入射光が大きいほど出力電流は小さ１、％
ネガ型の場合 暗時出力電流の方が明時出力電流よ
りも大きくなるので、増幅用ＭＯＳＦＥＴのｇｍのばら
つきの影響が大きくなり本発明を使用しない際の暗時出
力ばらつきは極めて犬きくなム 従ってフォトダイオー
ドと増幅用ＭＯＳＦＥＴとの組合せとしてはポジ型の方
が望ましいといえも そこで本発明を適用する際にもポ
ジ型の組合せを用いたセンサ構成の方が結果的に得られ
る暗時出力ばらつきをより小さくできるといえムボジ型
のセンサ構成は本質的にＰチャネルＭＯＳＦＥＴもＮチ
ャネルＭＯＳＦＥＴも共に同一半導体基板上に形成でき
ることを意味するの六 本発明で用いるＣＭＯ８伝送ゲ
ートスイッチを形成することは極めて容易であり新たな
工程上の困難さを必要としな（〜 発明の詳細 な説明したようＥ 本発明によれば増幅型ＭＯＳイメ
ージセンサの固定パターンノイズを極めて小さく抑制す
ることかで叡 原稿を高速 低残像 高感度で読み出せ
るだけでなく高Ｓ／Ｎで読み出すことを実現できも 従
って本発明のイメージセンサは画像入力装置として極め
て゛有用であり産業上の効果は大であも
ミング図は第１図（ｂ）に示すようへ１画素のみに関し
ていえば 読み出しパルスのみが入力されて映像信号が
読みだされる映像信号読み出し期間１１と読み出しパル
スに加えてフォトダイオードの電位をリセットするリセ
ットパルスが入力されてリセット時の映像信号が読みだ
されるリセット時出力読み出し期間１２とが存在すム映
像信号読み出しパルスＹｎ及びリセットパルスＲｎ、Ｒ
ｎ’ とが互いにその動作期間を共有した期間をもつよ
うなハーフピットシフト信号とすること１ヨ１つのシフ
トレジスタからの出力信号を複雑な加工を加えることな
く読み出しパルスやリセットパルスとして利用できるの
で設計上のメリットは太き（〜 各画素毎に増幅用ＭＯ
Ｓ Ｆ ＥＴをもつセンサは高速 低残像 高感度読み
出しが可能である力（暗゛時出力に画素毎の感度不均一
性に基づくばらつき即ち固定パターンノイズ（ＦＰＮ）
が生じてＳ／Ｎを劣化させも これをなくすためにリセ
ット時読み出しを行い遅延させた映像信号との間で減算
処理を行ってＦＰＮを除去することが考えられも リセ
ットスイッチが単一のＭＯＳＦＥＴからなる場合、 リ
セット時にはリセットスイッチがオン状態なので増幅用
ＭＯＳＦＥＴ２のゲート端子電位はリセット電圧源ライ
ン７の電位に等しくなっているがこのリセットスイッチ
がオフ時にはリセットパルス電位変動が容量結合によっ
て増幅用ＭＯＳＦＥＴのゲート端子電位に現れ最早リセ
ット電圧源ライン７の電位とは異なり、暗時の映像信号
読み出し時の増幅用ＭＯＳＦＥＴのゲート電位もこのま
まであａ 従ってドレイン電流出力の遅延減算処理後も
暗時出力が現れるとともにその値には個々の画素の増幅
率ｇｍの不均一性に基づくばらつき（ＦＰＮ）が存在し
得ａ本発明のイメージセンサはリセットスイッチとして
ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとを
並列接続したＣＭＯ８伝送ゲート構成のスイッチを用い
２ｉ、、ＣＭＯＳ伝送ゲートスイッチの２つのゲート端
子に入力されるリセットパルスは互いに相補関係とする
ことが極めて簡便であム従って２つのゲート端子に入力
されるリセットパルス各々が増幅用ＭＯＳＦＥＴのゲー
ト端子に与える容量結合性の電位変動はその極性が互い
に逆となり相殺し合う。このＣＭＯＳ伝送ゲートスイッ
チの内のＮチャネルＭＯＳＦＥＴのゲート・ドレイン間
容量とＰチャネルＭＯＳＦＥＴのゲート・ドレイン間容
量とが等しくなるように設計する事によって、上記フォ
トダイオードのアノード電位の変動を極めて小さくでき
も 従って映像信号を遅延させてリセット時読み出し信
号との差をとれば暗時出力及びそのばらつきを極めて小
さく抑制でき低ＦＰＮ、高Ｓ／Ｎの映像信号を得も第３
図（ａ）及び（ｂ）に複数個の画素を有する本発明の増
幅型ＭＯＳイメージセンサの回路図及び走査信号のタイ
ミング図を示す。本図（ａ）中１から５及び７，１３．
１４の数字で示した部分は前述の第１図において同一番
号を付した部分に等しｔ〜 また本図中において６Ａ及
び６Ｂは各々奇数番目及び偶数番目の画素の映像信号を
取り出すための信号読み出しライン、 １５は複数個の
画素の光情報を順次読みだしていくためのシフトレジス
タであり、 １６は走査を開始するためのシフトレジス
タのスタートパルス入力端子、 １７はシフトレジスタ
のクロックパルス入力端子、１８は本図に示すイメージ
センサを複数個直列配列して長尺化イメージセンサを形
成する際へ 次段のイメージセンサのスタートパルス入
力端子へと走査信号を伝達するためのキャリーパルス出
力端子であ、Ｌ １９Ａ〜１９Ｌはシフトレジスタ出
力端子であり、 １９Ａは先頭画素の映像信号読み出し
のみを行ｔ、Ｘ、 １９Ｌは後尾画素のリセットのみを
行賎 他は隣接し合う画素のリセット及び読み出しを行
うので、その総本数は画素数よりも１本番ｌｌ〜 本図
（ｂ）中の２０Ａ〜２ＯＬは各々本図（ａ）中の１９Ａ
〜１９Ｌのシフトレジスタ出力端子の信号を表わしてお
り、”Ｈ”レベルが信号読み出し用スイッチ及びリセッ
ト用スイッチがオンになり得るレベルであａ 次に第３図に示すイメージセンサの動作を説明すも 所
定パルス幅のスタートパルスを１６に入力してシフトレ
ジスタの出力端子１９Ａ−１９Ｌにタイミング図中の２
０Ａ〜２ＯＬのようにパルスが互いに時間的に重なった
走査信号が現われもこれにより２ＯＡの”Ｈ″である時
間の前半は先頭画素の映像信号読み出し出力戟 後半は
先頭画素のリセット時出力が共に出力ライン６Ａに順次
風れも これに引き続いて６Ａの出力ラインには第３画
素の映像信号読み出し出力 第３画素のリセット時出力
第５画素の映像信号読み出し出力第５画素のリセット
時出力 と以下順次風われも他Ｘ ６Ｂの出力ライン
には偶数番目の画素の映像信号読み出し出力とリセット
時出力とが順次風われも 各々の出力ラインにてそれぞ
れ映像信号を遅延させてリセット時読み出し信号との差
を七＆ ＣＭＯＳ伝送ゲートスイッチの内のＮチャネ
ルＭＯＳＦＥＴのゲート・ドレイン間容量とＰチャネル
ＭＯ５Ｆ、ＥＴのゲート・ドレイン間容量とが等しくな
るように設計する事によって、上記フォトダイオードの
アノードの容量結合性の電位変動を極めて小さくできも
従って出力ライン６Ａ及び６Ｂにおいて、暗時出力及
びそのばらつきを極めて小さく抑制した低固定パターン
ノイズ（ＦＰＮ）、高Ｓ／Ｎの映像信号を取り出すこと
ができも なお本実施例においてはフォトダイオードのアノード端
子が増幅用ＭＯＳＦＥＴのゲート端子と共通になってい
るが逆にカソード端子が増幅用ＭＯＳＦＥＴのゲート端
子と共通であるとしても本発明の有効性に変わりはなｔ
、％ また各ＭＯＳＦＥＴの導電型もＮチャネル型及
びＰチャネル型のいづれであっても本発明の有効性に変
わりはなｔ℃付は加えて言えＣＬ 増幅用ＭＯＳＦＥ
ＴがＮチャネル型であり且つそのゲート端子がフォトダ
イオードのアノード端子と共通の場合及び増幅用ＭＯＳ
ＦＥＴがＰチャネル型であり且つそのゲート端子がフォ
トダイオードのカソード端子と共通の場合は共にポジ型
の出力特性を示す。つまり入射光が大きいほど出力電流
も太きｔ％、 他人 増幅用ＭＯＳＦＥＴがＮチャネ
ル型であり且つそのゲート端子がフォトダイオードのカ
ソード端子と共通の場合及び増幅用ＭＯＳＦＥＴがＰチ
ャネル型であり且つそのゲート端子がフォトダイオード
のアノード端子と共通の場合は共にネガ型の出力特性を
示す。つまり入射光が大きいほど出力電流は小さ１、％
ネガ型の場合 暗時出力電流の方が明時出力電流よ
りも大きくなるので、増幅用ＭＯＳＦＥＴのｇｍのばら
つきの影響が大きくなり本発明を使用しない際の暗時出
力ばらつきは極めて犬きくなム 従ってフォトダイオー
ドと増幅用ＭＯＳＦＥＴとの組合せとしてはポジ型の方
が望ましいといえも そこで本発明を適用する際にもポ
ジ型の組合せを用いたセンサ構成の方が結果的に得られ
る暗時出力ばらつきをより小さくできるといえムボジ型
のセンサ構成は本質的にＰチャネルＭＯＳＦＥＴもＮチ
ャネルＭＯＳＦＥＴも共に同一半導体基板上に形成でき
ることを意味するの六 本発明で用いるＣＭＯ８伝送ゲ
ートスイッチを形成することは極めて容易であり新たな
工程上の困難さを必要としな（〜 発明の詳細 な説明したようＥ 本発明によれば増幅型ＭＯＳイメ
ージセンサの固定パターンノイズを極めて小さく抑制す
ることかで叡 原稿を高速 低残像 高感度で読み出せ
るだけでなく高Ｓ／Ｎで読み出すことを実現できも 従
って本発明のイメージセンサは画像入力装置として極め
て゛有用であり産業上の効果は大であも
第１図（ａ）及び（ｂ）は本発明における一実施例の１
画素分の回路図及びタイミング医第２図（ａ）及び（ｂ
）は従来の増幅型ＭＯＳイメージセンサの１画素分の回
路図及びタイミング阻第３図（ａ）及び（ｂ）は複数個
の画素を有する本発明の増幅型ＭＯＳイメージセンサの
回路図及び走査信号のタイミング図であも １・・・フォトダイオード、 ２・・・増幅用ＭＯＳＦ
ＥＴ、 ３・・・信号読み出し用ＭＯＳ Ｆ ＥＴ、
４・・・リセット用ＭＯＳＦＥＴ、 ５・・一定電圧源
ライン、 ６，６ん ６Ｂ・・・信号読み出し用ライス
７・・・リセット電圧源ライン、８・・・信号読み出
しＭＯＳＦＥＴのゲート端子、９・ ・リセット用ＭＯ
ＳＦＥＴのゲート端子、１０・・・タイミング図中の１
画素のみに関する期１１ＪＬ １１・・・映像信号読
み出し朝駆 １２・・・リセット時出力の読み出し朝駆
１３・・リセット用ＭＯ５ＥＰＥＴ４とは逆導電型の
リセット用ＭＯＳＦＥＴ、 １４・・・反転器 １５・
・・シフトレジス久 １６−−−スタートパルス入力端
子、 １７・・・クロックパルス入力端子、１８・・・
キャリーパルス出力端子、 １９Ａ〜１９Ｌ・・・シフ
トレジスタ出力端子、 ２０Ａ〜２０Ｌ・・・シフトレ
ジスタ出力端子１９Ａ〜１９Ｌに現われる信号波肌 代理人の氏名 弁理士 粟野重孝 はが１名フォトダイ
１−ド ４− リセットＷ＠１６５ＦＥＴ ７１トダイオード 増％用ＭＣＩＳＦＥＴ Ｈ１ｌｆｉｇＷ田Ｌ ｊｌＭ ６５ Ｆ Ｅ ＴすＣッ
ト用ＭＯ５Ｆ Ｅ Ｔ （ｂ）
画素分の回路図及びタイミング医第２図（ａ）及び（ｂ
）は従来の増幅型ＭＯＳイメージセンサの１画素分の回
路図及びタイミング阻第３図（ａ）及び（ｂ）は複数個
の画素を有する本発明の増幅型ＭＯＳイメージセンサの
回路図及び走査信号のタイミング図であも １・・・フォトダイオード、 ２・・・増幅用ＭＯＳＦ
ＥＴ、 ３・・・信号読み出し用ＭＯＳ Ｆ ＥＴ、
４・・・リセット用ＭＯＳＦＥＴ、 ５・・一定電圧源
ライン、 ６，６ん ６Ｂ・・・信号読み出し用ライス
７・・・リセット電圧源ライン、８・・・信号読み出
しＭＯＳＦＥＴのゲート端子、９・ ・リセット用ＭＯ
ＳＦＥＴのゲート端子、１０・・・タイミング図中の１
画素のみに関する期１１ＪＬ １１・・・映像信号読
み出し朝駆 １２・・・リセット時出力の読み出し朝駆
１３・・リセット用ＭＯ５ＥＰＥＴ４とは逆導電型の
リセット用ＭＯＳＦＥＴ、 １４・・・反転器 １５・
・・シフトレジス久 １６−−−スタートパルス入力端
子、 １７・・・クロックパルス入力端子、１８・・・
キャリーパルス出力端子、 １９Ａ〜１９Ｌ・・・シフ
トレジスタ出力端子、 ２０Ａ〜２０Ｌ・・・シフトレ
ジスタ出力端子１９Ａ〜１９Ｌに現われる信号波肌 代理人の氏名 弁理士 粟野重孝 はが１名フォトダイ
１−ド ４− リセットＷ＠１６５ＦＥＴ ７１トダイオード 増％用ＭＣＩＳＦＥＴ Ｈ１ｌｆｉｇＷ田Ｌ ｊｌＭ ６５ Ｆ Ｅ ＴすＣッ
ト用ＭＯ５Ｆ Ｅ Ｔ （ｂ）
Claims (2)
- （１）各画素がフォトダイオード、増幅用ＭＯＳＦＥＴ
、映像信号読み出し用ＭＯＳＦＥＴ、リセット用ＭＯＳ
ＦＥＴ及び走査信号発生用シフトレジスタからなる増幅
型ＭＯＳイメージセンサであり、走査信号によって映像
信号読み出し用ＭＯＳＦＥＴのみをオン状態にして映像
信号を出力する期間とこれに引き続いて映像信号読み出
し用ＭＯＳＦＥＴに加えてリセット用ＭＯＳＦＥＴもオ
ン状態にしてリセット時出力を得る期間とを設け、画素
毎にこの両出力信号の差分を取り出すために、画素毎に
上記２種類の出力信号を順次読み出す構成のイメージセ
ンサにおいて、上記リセット用ＭＯＳＦＥＴが導電型が
相異なる２つのＭＯＳＦＥＴを並列接続したＣＭＯＳ伝
送ゲートスイッチとしたことを特徴とするイメージセン
サ。 - （２）増幅型ＭＯＳＦＥＴのゲート電極と共通接続され
るフォトダイオードの端子の半導体の導電型が、上記増
幅型ＭＯＳＦＥＴのチャネルの導電型と異なっているこ
とを特徴とする請求項１記載のイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2159024A JPH0448861A (ja) | 1990-06-18 | 1990-06-18 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2159024A JPH0448861A (ja) | 1990-06-18 | 1990-06-18 | イメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0448861A true JPH0448861A (ja) | 1992-02-18 |
Family
ID=15684589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2159024A Pending JPH0448861A (ja) | 1990-06-18 | 1990-06-18 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0448861A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100420282B1 (ko) * | 1998-09-30 | 2004-03-02 | 인피네온 테크놀로지스 아게 | 라인 및 칼럼 어드레스가능한 화상 센서의 노출에 따른 노이즈 교정 방법 및 장치 |
| KR100579685B1 (ko) * | 1997-08-15 | 2006-07-25 | 소니 가부시끼 가이샤 | 고체이미지센서및그구동방법 |
-
1990
- 1990-06-18 JP JP2159024A patent/JPH0448861A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100579685B1 (ko) * | 1997-08-15 | 2006-07-25 | 소니 가부시끼 가이샤 | 고체이미지센서및그구동방법 |
| KR100420282B1 (ko) * | 1998-09-30 | 2004-03-02 | 인피네온 테크놀로지스 아게 | 라인 및 칼럼 어드레스가능한 화상 센서의 노출에 따른 노이즈 교정 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| US7030922B2 (en) | Image pickup apparatus which reduces noise generated in an amplifier transistor | |
| EP1178674B1 (en) | Solid-state image pickup device and camera system | |
| EP1713250A2 (en) | Amplifying solid-state imaging device | |
| US11601610B2 (en) | Image sensor | |
| US11632503B2 (en) | Electronic devices capable of detecting images in low-light environment | |
| JPH04298176A (ja) | 固体撮像装置 | |
| JPH01289381A (ja) | 増幅型固体撮像装置 | |
| JPH0448861A (ja) | イメージセンサ | |
| US6822212B2 (en) | Photoelectric device having noise reduction circuitry | |
| JPH05284428A (ja) | 固体撮像装置 | |
| JPH08139851A (ja) | イメージセンサ | |
| JP3149126B2 (ja) | 固体撮像装置 | |
| US7420600B2 (en) | Photoelectric conversion apparatus with circuitry to offset dark noise | |
| JP3038985B2 (ja) | イメージセンサ | |
| JPH04326849A (ja) | イメージセンサ | |
| JPH08242330A (ja) | イメージセンサおよび固定パターンノイズの除去方式 | |
| KR100381330B1 (ko) | 씨모스 이미지 센서의 구동 방법 | |
| CN101257561B (zh) | 成像设备及其驱动方法、以及成像系统 | |
| JPH04267670A (ja) | 画像読取方法及びその装置 | |
| JPH01293079A (ja) | 増幅型固体撮像装置 | |
| JP2000152094A (ja) | 固体撮像装置 | |
| JP2003309768A (ja) | 固体撮像装置 | |
| JPH09247355A (ja) | イメージセンサとそれを用いたイメージセンサユニット | |
| JP2003333428A (ja) | 光電変換装置 |