JPH0448391A - Information processor with paint-out processing function - Google Patents

Information processor with paint-out processing function

Info

Publication number
JPH0448391A
JPH0448391A JP2158231A JP15823190A JPH0448391A JP H0448391 A JPH0448391 A JP H0448391A JP 2158231 A JP2158231 A JP 2158231A JP 15823190 A JP15823190 A JP 15823190A JP H0448391 A JPH0448391 A JP H0448391A
Authority
JP
Japan
Prior art keywords
data
paint
bit
information
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2158231A
Other languages
Japanese (ja)
Inventor
Tatsuo Niimura
新村 龍雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2158231A priority Critical patent/JPH0448391A/en
Publication of JPH0448391A publication Critical patent/JPH0448391A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To easily and accurately decide the inside and outside of a change point and to perform the paint-out processing of an area by providing a paint- out direction decision means which outputs the information of a decision result, and an output means which outputs paint-out data according to the information of the decision result and the bit information of input data. CONSTITUTION:Data DATA read out of bit map memory 1 is inputted to a parity generator 2 at the next stage, and an output signal PG-0 in accordance with the input data is generated. The output signal PG-O is latched by a flip-flop circuit 3 at the next stage, and the Q-out-put of the circuit is generated as a directional flag DF, and is inputted to the parity generator 2 and a ROM 4. The ROM 4 outputs the paint-out data ROM-0 of (n) bits in accordance with the sum (n+1) bit of the directional flag DF of one bit and the input data DATA of (n) bits setting it as an address. In such a way, it is possible to easily and surely decide the inside and outside of the change point, and to accurately perform the paint-out processing of the area.

Description

【発明の詳細な説明】 1東上五豆亙分互 この発明は、パーソナルコンピュータやオフィスコンピ
ュータ、ワークステーション、電子出版システムその他
各種の塗り潰し処理機能を備えた情報処理装置の改良に
係り、特に、ビットマツプメモリ上のデータによる水平
2点間の領域の塗り潰し処理に際して、安価な構成の回
路手段で、簡単に塗り潰し方向を検出することができ、
正確な塗り潰し処理が行えるようにした情報処理装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to the improvement of personal computers, office computers, workstations, electronic publishing systems, and other information processing devices equipped with various fill-in processing functions, and particularly relates to the improvement of information processing devices equipped with various filling processing functions. When filling in an area between two horizontal points using data on the map memory, the filling direction can be easily detected using an inexpensive circuit.
The present invention relates to an information processing device that can perform accurate filling processing.

丈釆件肢豊 従来から、塗り潰し処理機能を備えた情報処理装置は公
知であり、ビットマツプメモリ上の変化点のデータ、す
なわち、既に設定されている変化点データによって、図
形等の塗り潰し処理を行っている。
Information processing devices equipped with a fill processing function have been known for a long time, and are capable of filling out figures, etc. using change point data on a bitmap memory, that is, change point data that has already been set. Is going.

しかし、従来の塗り潰し処理回路は、変化点から次の変
化点までの領域の塗り潰し処理に際して、水平方向に読
み出したデータの中に変化点が1つ含まれているデータ
の処理方式であるから、小さな文字や図形などのように
、1回に読み出したデータの中に複数個の変化点がある
場合には対応できない、という不都合があった。
However, the conventional filling processing circuit processes data that includes one changing point in the data read in the horizontal direction when filling out the area from one changing point to the next changing point. This method has the disadvantage of not being able to handle cases where there are multiple points of change in the data read out at one time, such as small characters or graphics.

が  じようとする課 この発明では、従来の情報処理装置で生じるこれらの不
都合、すなわち、1回に読み出したデータの中に複数個
の変化点がある場合には対応できない、という不都合を
解決し、小さな規模の回路を用いるだけで、簡単かつ正
確に変化点の内側、外側を判定することができるように
して、領域内の塗り潰し処理を可能にした情報処理装置
を提供することを目的とする。
The present invention solves these inconveniences that occur in conventional information processing devices, namely, the inability to deal with cases where there are multiple change points in data read at one time. An object of the present invention is to provide an information processing device that can easily and accurately determine whether a change point is inside or outside a change point by using a small-scale circuit, and can perform filling processing within an area. .

を  するための手 この発明では、 ビットマツプメモリ上に記憶された図形等のデータにつ
いて、水平方向に対する塗り潰し方向を検出して処理す
る機能を備えた情報処理装置において、 図形等のデータを入力する入力手段と、入力データのビ
ット情報により左右いずれの方向へ塗り潰すかを判断し
て、判定結果の情報を出力する塗り潰し方向判定手段と
、 該判定結果の情報と、前記入力データのビット情報とに
従って塗り潰されたデータを出力する出力手段。
In this invention, data such as figures is input to an information processing device that has a function of detecting and processing the filling direction in the horizontal direction for data such as figures stored in a bitmap memory. an input means, a filling direction determining means for determining whether to fill in the left or right direction based on bit information of the input data, and outputting information on the determination result; information on the determination result and bit information on the input data; An output means that outputs data filled in according to.

とを備えている。It is equipped with

失−産一班 次に、この発明の塗り潰し処理機能を備えた情報処理装
置について、図面を参照しな力1ら、その実施例を詳細
に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of an information processing apparatus having a fill-in processing function according to the present invention will be described in detail with reference to the drawings.

理解を容易にするために、最初に、この発明の塗り潰し
処理機能を備えた情報処理装置による塗り潰し処理の基
本原理について説明する。
In order to facilitate understanding, first, the basic principle of filling processing performed by an information processing apparatus having a filling processing function of the present invention will be explained.

第2図は、ビットマツプメモリ上のデータに変化点が1
つある場合について、方向フラグによる塗り潰し処理の
一例を説明する図である0図面において、0は白ドツト
、・は黒ドツトを示す。
Figure 2 shows that the data on the bitmap memory has one change point.
In drawing 0, which is a diagram illustrating an example of filling processing using direction flags, 0 indicates a white dot, and . indicates a black dot.

この発明の情報処理装置では、方向フラグの出力によっ
て、ビットマツプメモリから読み出されたデータの塗り
潰し方向を指示する。なお、この第2図では、8ビット
単位で処理する場合について示している。
In the information processing apparatus of the present invention, the direction in which data read from the bitmap memory is filled is indicated by outputting the direction flag. Note that FIG. 2 shows a case where processing is performed in units of 8 bits.

例えば、第2図に示すように、方向フラグの出力が“1
”のときは、ビットマツプメモリからのデータの変化点
(黒ドツト・)から右方向のドツトが黒くなるように塗
り潰し処理を行う。
For example, as shown in Figure 2, the output of the direction flag is "1".
”, fill processing is performed so that the dots to the right of the data change point (black dot) from the bitmap memory become black.

また、方向フラグの出力が140”のときは、ビットマ
ツプメモリからのデータの変化点(黒ドツト・)から左
方向のドツトが黒くなるように塗り潰し処理を行う。
When the output of the direction flag is 140'', filling processing is performed so that the dots to the left of the data change point (black dot) from the bitmap memory become black.

このように、方向フラグの出力は、ビットマツプメモリ
から読み出されたデータを、どちらの方向へ黒く塗り潰
す(“l”の塗り潰しデータを出力する)かを指示して
おり、この方向フラグの情報が、1ビツトのアドレス情
報として使用される。
In this way, the output of the direction flag instructs in which direction the data read from the bitmap memory should be filled in black (outputting "l" filled data). The information is used as one bit of address information.

次の第3図は、ビットマツプメモリ上のデータに変化点
が2つある場合について、方向フラグによる塗り潰し処
理の一例を説明する図である。
FIG. 3 is a diagram illustrating an example of filling processing using direction flags when there are two change points in the data on the bitmap memory.

この第3図では、ビットマツプメモリから読み出された
データに、変化点(黒ドツト・)が2つある場合であり
、方向フラグの出力が“1”のときは、ビットマツプメ
モリからのデータの変化点(黒ドツト・)の内側のドツ
トを黒く塗り潰す。
In Fig. 3, there are two changing points (black dots) in the data read from the bitmap memory, and when the direction flag output is "1", the data read from the bitmap memory is Fill in the dots inside the change points (black dots) with black.

また、方向フラグの出力が“0”のときは、ビットマツ
プメモリからのデータの変化点(黒ドツト・)の外側の
ドツトを黒く塗り潰す。
Further, when the output of the direction flag is "0", the dots outside the change point (black dot) of the data from the bitmap memory are painted black.

以上のように、この発明の情報処理装置では、変化点の
データの数と、方向フラグの出力とによって、ビットマ
ツプメモリから読み出されたデータの塗り潰し方向、換
言すれば、黒ドツトにする領域(黒ドツトの範囲)を決
定し、それに対応した塗り潰し処理を行う。
As described above, in the information processing device of the present invention, the direction in which the data read out from the bitmap memory is filled, in other words, the area to be filled with black dots, is determined based on the number of data at the change point and the output of the direction flag. (range of black dots) is determined, and corresponding filling processing is performed.

このような塗り潰し処理は、ビットマツプメモリからの
データ(例えば8ビツト)と、方向フラグの出力(“1
”または“0”の1ビツト)とをアドレスとし、塗り潰
し処理されたデータ(例えば8ビツト)を出力とするR
OM等の記憶手段を使用して、いわゆるパターン変換を
行えば、簡単に実現することができる。
This type of filling process uses data from the bitmap memory (e.g. 8 bits) and the output of the direction flag (“1”).
” or 1 bit of “0”) is the address, and the filled-in data (for example, 8 bits) is the output.
This can be easily realized by performing so-called pattern conversion using a storage means such as OM.

また、方向フラグは、ビットマツプメモリからのデータ
に含まれる変化点の数(1”のビットの数)と、前サイ
クルの方向フラグとによって検出することができる。
Further, the direction flag can be detected based on the number of change points (the number of 1'' bits) included in the data from the bitmap memory and the direction flag of the previous cycle.

第1図は、この発明の塗り潰し処理機能を備えた情報処
理装置について、その塗り潰し処理部の要部構成の一実
施例を示す機能ブロック図である。
FIG. 1 is a functional block diagram showing an embodiment of the main configuration of a fill-in processing section of an information processing apparatus having a fill-in processing function according to the present invention.

図面において、1はビットマツプメモリ、2はパリティ
ジェネレータ、3はフリップフロップ回路、4はROM
を示し、また、DATAはビットマツプメモリ1から出
力されるデータ、PG−0はパリティジェネレータ2の
出力信号、DFはフリップフロップ回路3のQ出力で方
向フラグ、CYEは1サイクルの終了毎に入力されるサ
イクル終了信号、ROM−0はROM4から出力される
塗り潰しデータを示す。
In the drawing, 1 is a bitmap memory, 2 is a parity generator, 3 is a flip-flop circuit, and 4 is a ROM.
In addition, DATA is the data output from the bitmap memory 1, PG-0 is the output signal of the parity generator 2, DF is the Q output of the flip-flop circuit 3 and is a direction flag, and CYE is input at the end of each cycle. The cycle end signal ROM-0 indicates the filling data output from the ROM4.

ビットマツプメモリ1は、予め作成された変化点のデー
タが格納されているメモリであり、この発明の情報処理
装置でも、従来と同様の図形等のデータが格納されてい
るとする。
The bitmap memory 1 is a memory in which data of change points created in advance is stored, and it is assumed that the information processing apparatus of the present invention also stores data such as figures similar to the conventional one.

パリティジェネレータ2は、nビットの入力データと、
1ビツトの方向フラグとの計(n+1)ビットの入力を
有するパリティジェネレータである。
Parity generator 2 receives n-bit input data,
This is a parity generator having a total of (n+1) bit inputs including a 1-bit direction flag.

このパリティジェネレータ2は、ビットマツプメモリ1
から入力される図形等のデータと、フリップフロップ回
路3から入力される(n+1)ビットのデータのビット
情報の内、論理″1”の数が奇数個のときは、出力信号
PG−0(出力端子Σ)が“H”で発生され、また、偶
数個のときは、“L#で発生される。そして、この出力
信号PG−〇が、方向フラグとされる。
This parity generator 2 is a bitmap memory 1.
When the number of logic "1"s is an odd number among the data such as figures inputted from the flip-flop circuit 3 and the bit information of the (n+1) bit data inputted from the flip-flop circuit 3, the output signal PG-0 (output The terminal Σ) is generated at "H", and when there is an even number, it is generated at "L#". Then, this output signal PG-0 is used as a direction flag.

フリップフロップ回路3は、パリティジェネレータ2か
ら出力信号PG−0が入力される1ビツトのフリップフ
ロップ回路であり、パリティジェネレータ2によって検
出された方向フラグを保持する。
The flip-flop circuit 3 is a 1-bit flip-flop circuit to which the output signal PG-0 is input from the parity generator 2, and holds the direction flag detected by the parity generator 2.

ROM4は、塗り潰し処理されたデータが記憶されてい
る読み出し専用メモリである。
The ROM 4 is a read-only memory in which filled-in data is stored.

そして、ビットマツプメモリ1からのnビットの入力デ
ータ(データDATA)と、フリップフロップ回路3の
Q出力(出力DF)とによってアクセスされる。
Then, it is accessed by n-bit input data (data DATA) from the bitmap memory 1 and the Q output (output DF) of the flip-flop circuit 3.

したがって、nビットの入力データ(データDATA)
と、1ビツトの方向フラグ(出力DF)との組合せ、す
なわち、(n+1)ビットの入力データに対応して、先
の第2図や第3図に説明したように、nビットの塗り潰
しデータ(ROM−○)が発生される。
Therefore, n bits of input data (data DATA)
and a 1-bit direction flag (output DF), that is, corresponding to (n+1) bit input data, n-bit fill data ( ROM-○) is generated.

第4図は、この発明の情報処理装置における塗り潰し処
理の動作を説明するタイミングチャートである。図面の
各波形に付けられた符号は、第1図の符号位置に対応し
ている。
FIG. 4 is a timing chart illustrating the operation of the filling process in the information processing apparatus of the present invention. The symbols attached to each waveform in the drawings correspond to the symbol positions in FIG.

ビットマツプメモリ1から読み出されたデータDATA
は、図示されないシステムから与えられるリセットスタ
ート信号によって、次段のパリティジェネレータ2に入
力される。
Data read from bitmap memory 1 DATA
is input to the parity generator 2 at the next stage by a reset start signal given from a system not shown.

パリティジェネレータ2からは、入力データに応じた出
力信号PG−0が発生される。
Parity generator 2 generates an output signal PG-0 according to input data.

このパリティジェネレータ2の出力信号PG−○は、次
段のフリップフロップ回路3によってラッチされ、その
Q出力が方向フラグDFとして発生され、パリティジェ
ネレータ2とROM4へ入力される。
The output signal PG-○ of the parity generator 2 is latched by the flip-flop circuit 3 at the next stage, and its Q output is generated as a direction flag DF and input to the parity generator 2 and the ROM 4.

ROM4は、この1ビツトの方向フラグDFと、nビッ
トの入力データDATAとの計(n+1)ビットをアド
レスとして、それに対応するnビットの塗り潰しデータ
ROM−0を出力する。
The ROM 4 uses the 1-bit direction flag DF and the n-bit input data DATA (n+1) bits in total as an address, and outputs the corresponding n-bit filling data ROM-0.

第4図の場合には、最初にビットマツプメモリ1から読
み出されたデータDATA (8ビツト)は、全て白(
白ドツト○のみで“1nの数が偶数個)であるから、方
向フラグDFは(J L”となる。
In the case of FIG. 4, the data DATA (8 bits) first read from bitmap memory 1 is all white (
Since there are only white dots (○) and the number of 1n is an even number, the direction flag DF is (JL).

その結果、ROM4からは、最下行のROM−○に示す
ように、全てが“Onの塗り潰しデータが出力され、サ
イクル終了信号CYEが与えられると、1回のサイクル
を終了する。
As a result, the ROM 4 outputs filled-in data that is all "on" as shown by ROM-◯ in the bottom row, and when the cycle end signal CYE is given, one cycle is completed.

この場合に、1サイクル目の方向フラグDFは、フリッ
プフロップ回路3にラッチされており、また、パリティ
ジェネレータ2の出力信号PG−0は、′1”の数が零
の偶数個であるから“L”である。
In this case, the direction flag DF in the first cycle is latched in the flip-flop circuit 3, and the output signal PG-0 of the parity generator 2 has an even number of '1's, so '1' is an even number of zero. It is "L".

次の2サイクル目では、データDATAに1個の黒ドツ
ト・(“1”の数が奇数個)が含まれている。
In the next second cycle, data DATA includes one black dot (an odd number of "1"s).

また、方向フラグDFは、先の1サイクル目の“L“の
状態が、次のサイクルまで記憶されている。
Further, the "L" state of the direction flag DF in the previous first cycle is stored until the next cycle.

したがって、ROM4には、このデータDATAと、′
L”の方向フラグDFとが入力されて。
Therefore, ROM4 contains this data DATA and '
The direction flag DF of "L" is input.

第4図のROM−0に示すように、黒ドツト・がら右方
向が全て“1”に塗り潰されたデータが出力される。
As shown in the ROM-0 of FIG. 4, data with black dots filled with "1" on the right side is output.

このように、フリップフロップ回路3は、方向フラグD
Fを次のサイクルまで保持し、端子Tに入力されるサイ
クル終了信号CYHの立上りで、そのサイクルのパリテ
ィジェネレータ2の出力信号pc−oを取込む。
In this way, the flip-flop circuit 3 uses the direction flag D
F is held until the next cycle, and at the rise of the cycle end signal CYH input to the terminal T, the output signal pc-o of the parity generator 2 of that cycle is taken in.

すなわち、前サイクルの方向フラグDFと今回の入力デ
ータDATAとに対応する塗り潰しデータROM−0が
出力される。
That is, the filled data ROM-0 corresponding to the direction flag DF of the previous cycle and the current input data DATA is output.

次の3サイクル目では、パリティジェネレータ2の出力
信号PG−〇は、前の2サイクル目に入力されたデータ
DATAの“1”の数が奇数個で、方向フラグDFは“
L”であるから“H”になっている。
In the next third cycle, the output signal PG-〇 of the parity generator 2 has an odd number of “1”s in the data DATA input in the previous second cycle, and the direction flag DF is “
Since it is “L”, it is “H”.

そして、フリップフロップ回路3の出力は、2サイクル
目のサイクル終了信号CYHの立上りで、このパリティ
ジェネレータ2の出力信号PG−〇の“H”を取込んで
“H”になる。
Then, the output of the flip-flop circuit 3 takes in the "H" of the output signal PG-0 of the parity generator 2 and becomes "H" at the rise of the cycle end signal CYH in the second cycle.

したがって、3サイクル目の塗り潰されたデータは、入
力されたデータDATAと、′H”の方向フラグDFと
によって、ROM−0に示すように、全て“1”に塗り
潰されたデータがROM4から出力される。
Therefore, the data filled in in the third cycle is outputted from ROM4 as shown in ROM-0 by the input data DATA and the direction flag DF of 'H'. be done.

同様に、4サイクル目では、パリティジェネレータ2の
出力信号PG−0は、前の3サイクル目に入力されたデ
ータDATAは、′1”の数が0の偶数個で、方向フラ
グDFが“H”であるから、“H”の状態になっている
Similarly, in the fourth cycle, the output signal PG-0 of the parity generator 2 indicates that the data DATA input in the previous third cycle has an even number of '1's of 0, and the direction flag DF is "H". ”, so it is in the “H” state.

この“H”の方向フラグDFと、白ドツトだけの入力デ
ータDATAによって、4サイクル目の塗り潰されたデ
ータが発生される。
The filled data of the fourth cycle is generated by the direction flag DF of "H" and the input data DATA consisting of only white dots.

この第4図の場合には、5サイクル目に、黒ドツト・(
変化点)のデータがビットマツプメモリ1から読み出さ
れる。
In the case of this figure 4, in the 5th cycle, the black dot (
The data at the change point) is read out from the bitmap memory 1.

方向フラグDFは“H”であり、このztH”の方向フ
ラグDFと、5サイクル目のデータDATAによって、
ROM−0に示すように、黒ドツト・までが“1”に塗
り潰され、その以後は“0”のデータがROM4から出
力される。
The direction flag DF is “H”, and with the direction flag DF of “ztH” and the data DATA of the 5th cycle,
As shown in ROM-0, the area up to the black dot is filled with "1", and after that, data of "0" is output from ROM-4.

なお、パリティジェネレータ2の出力信号PG−〇は、
“H”の方向フラグDFと5サイクル目のデータDAT
Aとにより、′L”になっている。
Note that the output signal PG-〇 of the parity generator 2 is
“H” direction flag DF and 5th cycle data DAT
A, it becomes 'L'.

この5サイクル目のサイクル終了信号CYEの立上りで
、この“L”のパリティジェネレータ2の出力信号PG
−0がフリップフロップ回路3へ取込まれるので、6サ
イクル目の方向フラグDFは“L”になる。
At the rise of the cycle end signal CYE in the fifth cycle, the output signal PG of the parity generator 2 at "L"
Since -0 is taken into the flip-flop circuit 3, the direction flag DF in the sixth cycle becomes "L".

以上のような動作によって、入力されたデータDATA
の2サイクノシ目の黒ドツト・と、5サイクル目の黒ド
ツト・との2点間について、領域の内外が判断され、そ
の内側だけの塗り潰し処理が行われる。
Through the above operations, the input data DATA
It is determined whether the area is inside or outside the area between the two points between the black dot in the second cycle and the black dot in the fifth cycle, and only the inside of the area is filled out.

このような処理を水平1ライン毎に行い、1ライン終了
後、再びリセットスタート信号によって、次の1ライン
の処理を行う。
Such processing is performed for each horizontal line, and after one line is completed, the next line is processed again in response to a reset start signal.

また、第3図に関連して説明したように、各サイクル毎
に入力されるデータDATAに、2つの黒ドツト・が存
在しているときも同様で、その前のサイクルの方向フラ
グDFと、このサイクルで入力されたデータDATAと
によって、その領域の内側、あるいは外側のいずれの方
向が“l”に塗り潰される領域であるか判断され、それ
に対応する塗り潰されたデータがROM4から出力され
る。
Furthermore, as explained in relation to FIG. 3, the same is true when two black dots are present in the data DATA input for each cycle, and the direction flag DF of the previous cycle is Based on the data DATA input in this cycle, it is determined whether the area is filled with "l", inside or outside, and the corresponding filled data is output from the ROM 4.

以上の実施例では、入力されたデータDATAに、1つ
または2つの黒ドツト・が存在している場合について説
明した。
In the above embodiments, the case where one or two black dots exist in the input data DATA has been described.

しかし、必ずしも、3つ以上の場合でも、同様に実施す
ることができることは、改めていうまでもない。
However, it goes without saying that the same implementation is possible even in the case of three or more.

すなわち、この発明の情報処理装置では、読み出された
データの変イヒ点の数を考慮することによって、黒ドツ
ト・が存在する2点間の領域の塗り潰し処理を行うよう
にしている。
That is, in the information processing apparatus of the present invention, the area between two black dots is filled by taking into account the number of change points in the read data.

l豆勿羞果 この発明の塗り潰し処理機能を備えた情報処理装置によ
れば、小さな規模の回路を用いるだけで、簡単かつ確実
に、変化点の内側、外側を判定することができる。
According to the information processing device having the fill-in processing function of the present invention, it is possible to easily and reliably determine whether a change point is inside or outside by using a small-scale circuit.

したがって、水平方向の2点間の領域内に対して、塗り
潰し処理を正確に行うことが可能になり、しかも、小規
模の回路であるから低コスト化も達成される、という優
れた効果が奏せられる。
Therefore, it is possible to accurately fill in the area between two points in the horizontal direction, and since the circuit is small-scale, the cost can be reduced, which is an excellent effect. be given

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の塗り潰し処理機能を備えた情報処
理装置について、その塗り潰し処理部の要部構成の一実
施例を示す機能ブロック図、第2図は、ビットマツプメ
モリ上のデータに変化点が1つある場合について、方向
フラグによる塗り潰し処理の一例を説明する図、 第3図は、ビットマツプメモリ上のデータに変化点が2
つある場合について、方向フラグによる塗り潰し処理の
一例を説明する図、 第4図は、この発明の情報処理装置における塗り潰し処
理の動作を説明するタイミングチャート。 図面において、1はビットマツプメモリ、2はパリティ
ジェネレータ、3はフリップフロップ回路、4はROM
。 λ I9f’
FIG. 1 is a functional block diagram showing an example of the main configuration of the filling processing section of an information processing apparatus equipped with the filling processing function of the present invention, and FIG. 2 shows changes in data on the bitmap memory. Figure 3 is a diagram illustrating an example of filling processing using the direction flag when there is one point.
FIG. 4 is a timing chart illustrating the operation of the filling process in the information processing apparatus of the present invention. In the drawing, 1 is a bitmap memory, 2 is a parity generator, 3 is a flip-flop circuit, and 4 is a ROM.
. λ I9f'

Claims (1)

【特許請求の範囲】 ビットマップメモリ上に記憶された図形等のデータにつ
いて、水平方向に対する塗り潰し方向を検出して処理す
る機能を備えた情報処理装置において、 図形等のデータを入力する入力手段と、 入力データのビット情報により左右いずれの方向へ塗り
潰すかを判断して、判定結果の情報を出力する塗り潰し
方向判定手段と、 該判定結果の情報と、前記入力データのビット情報とに
従つて塗り潰されたデータを出力する出力手段、 とを備えたことを特徴とする情報処理装置。
[Scope of Claims] An information processing apparatus having a function of detecting and processing a filling direction in the horizontal direction for data such as figures stored on a bitmap memory, comprising an input means for inputting data such as figures; , a filling direction determining means that determines whether to fill in the left or right direction based on bit information of input data and outputs information on the determination result; and according to the information on the determination result and the bit information of the input data. An information processing device comprising: output means for outputting filled-in data.
JP2158231A 1990-06-16 1990-06-16 Information processor with paint-out processing function Pending JPH0448391A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2158231A JPH0448391A (en) 1990-06-16 1990-06-16 Information processor with paint-out processing function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2158231A JPH0448391A (en) 1990-06-16 1990-06-16 Information processor with paint-out processing function

Publications (1)

Publication Number Publication Date
JPH0448391A true JPH0448391A (en) 1992-02-18

Family

ID=15667143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2158231A Pending JPH0448391A (en) 1990-06-16 1990-06-16 Information processor with paint-out processing function

Country Status (1)

Country Link
JP (1) JPH0448391A (en)

Similar Documents

Publication Publication Date Title
EP0280320B1 (en) Graphics display controller equipped with boundary searching circuit
JP2761890B2 (en) Line generator and display device
JPH03196188A (en) Display system for information processor
JPH0448391A (en) Information processor with paint-out processing function
JPH07118024B2 (en) Pattern data generation method
JPS6144317B2 (en)
EP0359255A2 (en) Pattern data generating system
JPH0228474B2 (en)
JPH06314091A (en) Method and circuit for contour painting out
JP2521087B2 (en) Image contour bit generation method
JPS61144688A (en) Character generation system
JP2861435B2 (en) Pipeline type arithmetic unit
JPH0827615B2 (en) Character pattern generation method
JP2606176B2 (en) Graphic processing unit
JPH049149B2 (en)
JPH08115072A (en) Dot display device
JPH02144781A (en) Method and device for painting out
JPH01209151A (en) Pattern generating circuit
JPS61124985A (en) Bit map memory control system
JPH04182751A (en) Picture memory read-out control circuit
JPS62108380A (en) Binarization processor
JPH02257263A (en) Ruled line display processing system
JPH0420508B2 (en)
JPH05188906A (en) Graphic display device
JPS6353592A (en) Access circuit for character generator