JPH0447870A

JPH0447870A - ビデオ信号切換装置

Info

Publication number: JPH0447870A
Application number: JP15695990A
Authority: JP
Inventors: Akira Ogino; 晃荻野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-06-15
Filing date: 1990-06-15
Publication date: 1992-02-18
Anticipated expiration: 2014-10-06
Also published as: JP2959055B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、非同期信号を有する複数のビデオ信号をクロ
スフェード（フェードイン、フェードアウト）で切り換
えるのに好適なビデオ信号切換装置に関する。

〔発明の概要〕

本発明は、非同期信号を有する複数のビデオ信号をクロ
スフェードで切り換えるのに好適なビデオ信号切換装置
に関し、１つのビデオ信号から他のビデオ信号に切り換
えた場合に、１つのビデオ信号が少なくとも１フイ一ル
ド分だけ画像メモリに記録されるのを条件として、他の
ビデオ信号が画像メモリに入力され、記録された１つの
ビデオ信号の重畳割合を漸次減少させつつ他のビデオ信
号と重畳させ、最終的に他のビデオ信号に切り換えられ
る構成により、画像が乱れることなくビデオ信号の切換
がクロスフェードで行なえるようにしたものである。

〔従来の技術〕

１つのビデオ信号が他のビデオ信号にクロスフェードさ
れつつ切り換えられる場合、画像メモリが１つ使用され
る場合と複数使用される場合とが考えられ、１つ使用さ
れる場合、例えば第３図から理解されるように、フェー
ドアウトされるＶＴＲ−Ａ　（１０）のビデオ信号（Ｖ
Ａ）が画像メモリ（２ｏ）に入力・記録される。

信号（Ｖａ）は垂直同期信号検出回路（３０）にも入力
され、回路（３０）の出力を書き込みクロック信号とし
て信号（Ｖａ）が画像メモリ（２０）に書き込まれる。

一方、フェードインされるＶＴＲ−Ｂ（４０）（または
Ｖ　Ｔ　Ｒ−Ｃ（４５）　）　（７）ビデオ信号（Ｖ、
）は、切換スイッチ（５０）を介して垂直同期信号検出
回路（６０）と加算器（７０）に入力される。

そして、記録された信号（ｖＡ）が回路（６０）の出力
を読み出しクロック信号として読み出されて加算器（７
０）に入力され、信号（Ｖ、）と重畳されるので、信号
（ＶＡ）と信号（Ｖ、）とは同期がとられている。

〔発明が解決しようとする課題〕

しかしながら、回路（６０）の出力を画像メモリ（２０
）の読み出しクロック信号とすると、ＶＴＲ−Ｂ　（４
０）からＶ　Ｔ　Ｒ−Ｃ（４５）に切換スイッチ（５０
）が操作された場合、画像メモリ（２０）の読み出しク
ロック信号が変化するため、画像メモリ（２０）から出
力されるビデオ信号の水平同期信号が乱れ、画像が乱れ
るという問題がある。

なお、第４図から理解されるように、固定クロック（８
０）により、画像メモリの読み出しクロック信号を与え
ることも考えられるが、この場合には、画像メモリ（２
０）の出力信号と、信号（ＶＢ）の同期がとれず、加算
器（７０）での重畳が行なえなくなる。

本発明の目的は、１つの画像メモリを使用して、画像乱
れを生じさせることなく、ビデオ信号がクロスフェード
で切り換え可能とされたビデオ信号切換装置を提供する
ことにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明に係るビデオ信号切
換装置は、入力されるビデオ信号の垂直同期信号と予め設定された
クロック信号との各々に同期されて、記録内容が別個に
出力可能とされるとともに、該垂直同期信号に同期され
てビデオ信号が記録される画像メモリ（１５）と、複数のビデオ信号のうち、所望のビデオ信号が１つ選択
・切り換えられて上記画像メモリ（１５）に入力される
ビデオ信号切換手段（７Ｈ９）（１１）と、上記ビデオ
信号切換手段（７）（９）（１１）により、１つのビデ
オ信号から他のビデオ信号に切り換えられたときには、
該１つのビデオ信号の垂直同期信号が検出されるのを条
件として、該他のビデオ信号のレベル値が漸次Ｏレベル
から所望レベルまで増加される一方、上記入力されるビ
デオ信号に同期されて上記画像メモリ（１５）から出力
されるビデオ信号のレベル値が０レベルまで減少される
演算手段（ｌｌａ）　（１１ｂ０１１ｃ）（ｌｌｃ）　
　と、増加される上記他のビデオ信号と減少される上記
ビデオ信号とが重畳されて上記画像メモリ（１５）に入
力される加算器（１３）と、を有することを特徴とする。

〔作用〕

本発明に係るビデオ信号切換装置では、１つのビデオ信
号が少なくとも１フイ一ルド分だけ画像メモリに入力さ
れるのを待って、他のビデオ信号が画像メモリに入力さ
れる。

そして、１つのビデオ信号が減少される一方、他のビデ
オ信号が増加されつつ、それら２つのビデオ信号が重畳
され、最終的に画像メモリには他のビデオ信号のみが入
力されて切り換えが完了される。

〔実施例〕

以下、本発明に係るビデオ信号切換装置の好適な実施例
を、図面に基いて説明する。

第１図において、本発明が適用された装置（１）では、
２つのＶ　Ｔ　Ｒ−Ａ　（３）、Ｖ　Ｔ　Ｒ−Ｂ　（５
）から各々出力されるビデオ信号（Ｖａ）　、　（ｖｍ
）が、クロスフェードされつつ切り換えられる構成とさ
れている。

すナワチ、Ｖ　Ｔ　Ｒ−Ａ　（３）とＶＴＲ＝Ｂ（５）
（７）出力信号（ＶＡ）　、　（Ｖｍ）は、スイッチ回
路（７）に入力され、スイッチ回路（７）は、切換スイ
ッチ（ビデオ信号切換手段）（９）から出力される切換
信号（Ｓ）が入力される演算・制御部（１１）により切
換動作される。

演算・制御部（１１）は、例えばマイクロコンピュータ
を主体として構成される制御部（ｌｌａ）と、スイッチ
回路（７）から入力されるビデオ信号が（１−Ｋ）倍（
０≦に≦１）されて出力される演算回路（演算手段）　
（ｌｌｂ）と、演算回路（ｌｌｂ）の出力信号が加算器
（１３）を介して入力される画像メモリ（１５）から入
力されたビデオ信号かに倍されて加算器（１３）に出力
される演算回路（演算手段）　（ｌｌｃ）とを有してい
る。

この場合、制御部（１１）には、切換信号（Ｓ）、ビデ
オ信号（ＶＡ）　、　（ｖｍ）が入力され、ビデオ信号
（Ｖａ）　、　（Ｖ＋）からは各々第１の垂直同期信号
と第２の垂直同期信号が検出される。

そして、それら２つの垂直同期信号と切換信号（Ｓ）と
に基いて、スイッチ回路（７）がスイッチング動作され
、第２の垂直同期信号に同期されて、演算回路（ｌｌｂ
）　、　（ｌｌｃ）ではＫの値が増加、または減少され
る。

次に、加算器（１３）の出力信号は、画像メモリ（１５
）のＶｌ端子に入力されるとともに、垂直同期信号検出
回路（１７）に入力されており、回路（１７）の出力信
号を書き込み（讐）クロック信号として、加算器（１３
）の出力信号は画像メモリ（１５）に記録される。

そして、画像メモリ（１５）は、その記録内容が２つの
端子ＶＯＩ、ＶＯ２から各々出力（読み出し）可能とさ
れており（例えば、３ボートのメモリ）、端子ＶＯＩか
らの出力は回路（１７）の出力信号が読み出しクロック
信号とされる一方、端子ＶＯ２からの出力は水晶発振器
（１９）等からの固定クロック信号に同期されて端子（
５０）に出力され、表示に必要な処理等が行なわれる。

次に、Ｖ　Ｔ　Ｒ−Ａ　（３）からＶ　Ｔ　Ｒ−Ｂ　（
５）に切り換えられた場合に、制御部（ｌｌａ）等で行
なわれる処理を、第２図のタイミングチャートに従って
説明する。

この場合、ＶＴＲ−Ａ（３）では、垂直同期信号（Ａ）
毎に、ビデオ信号（ａ）　、　（ｂ）　、　（ｃ）が存
在し、ＶＴＲ−Ｂ　（５）では、垂直同期信号（Ｂ）毎
に、ビデオ信号（ｄ）　、（ｅ）　、　（ｆ　＋）・・
・・（ｆ、、）が存在するものとする。

Ｖ　Ｔ　Ｒ−Ａ　（３）からＶ　Ｔ　Ｒ−Ｂ　（５）　
ニ切り換えられると、切換信号（Ｓ）が制御部（ｌｌａ
）に取り込まれるが、ビデオ信号（ｂ）が画像メモリ（
１５）に入力されているため、スイッチ回路（７）はす
くには切り換えられず、ＶＴＲ−Ａ（３）からの次の垂
直同期信号（八）が検出されるのを待って、スイッチ回
路（７）が動作される。

そして、Ｖ　Ｔ　Ｒ−Ｂ　（５）の垂直同期信号（Ｂ）
が検出されるまでの間、画像メモリ（１５）にはビデオ
信号の入力はされず、垂直同期信号（Ｂ）が検出されル
ト、ＶＴＲ−Ｂ（５）（７）ビデオ信号（ＶＩｌ）が画
像メモリ（１５）に入力されるように、スイッチ回路（
７）が動作される。

ここで、スイッチ回路（７）から演算回路（ｌｌｂ）に
入力されるビデオ信号は、切換信号（Ｓ）が出力されな
い場合、Ｋ＝０とされてそのまま画像メモリ（１５）に
入力される。

一方、切換信号（Ｓ）が出力されると、Ｋは値１にセッ
トされ、漸次値１から値Ｏまで変化され、その変化は切
り換えられたビデオ信号（ＶＢ）の垂直同期信号（Ｂ）
に同期されている。

また、端子ＶＯＩの出力信号は演算回路（ｌｌｃ）に取
り込まれてに倍されるので、垂直同期信号（Ｂ）が検出
されると、その次の垂直同期信号（Ｂ）が検出されるま
で、加算器（１３）の出力（画像メモリ（１５）の記録
内容）は、ＣＫｂ十（１−Ｋ）ｆ、：１となる。

従って、垂直同期信号（Ｂ）が検出される毎に、演算回
路（ＩＩＣ）から出力されて加算器（１３）に入力され
るビデオ信号の成分は漸次減少される一方、ビデオ信号
（Ｖ、）の成分は漸次増加されるので、クロスフェード
が行なわれ、Ｋ＝０になると、ビデオ信号（ｆ、、）の
みが画像メモリ（１５）に入力され、切り換えが完了さ
れる。

以上説明したように、本実施例では、ＶＴＲ−Ａ（３）
からＶ　Ｔ　Ｒ−Ｂ　（５）に切り換えられると、ＶＴ
Ｒ−Ａ　（３）のビデオ信号（Ｖａ）が少なくとも１フ
イ一ルド分（信号（ｂ））だけ画像メモリ（１５）に記
録されるので画像の乱れが生ぜず、その信号（ｂ）とＶ
　Ｔ　Ｒ−Ｂ　（５）のビデオ信号（ｆｌ）・・・・（
ｆ、）との重畳の割合が変化されるのでクロスフェード
による切り換えを行なうことができる。

なお、本実施例では、ＶＴＲ−Ａ（３）のビデオ信号（
ＶＡ）が１フイ一ルド分（信号（ｂ））の静止画として
画像メモリ（１５）に記録される場合について説明した
が、切換処理を高速で行なうことにより、ＶＴＲ−Ａ（
３）のビデオ信号（ＶＡ）が動画の状態で切り換えを行
なうことも可能である。

また、画像メモリ（１５）では、書き込みクロック信号
と、端子ＶＯ２の読み出しクロック信号が別個であるた
め、その読み出しクロック信号の精度を上げることによ
り、ＴＢＣとしての機能をも同時に持たせることが可能
である。

さらに、画像メモリ（１５）が１つでも良いため、この
種の画像メモリを複数使用するものに比べ、装置（１）
の製造コストが廉価になる。

〔発明の効果〕

以上の説明で理解されるように、本発明に係るビデオ信
号切換装置では、１つのビデオ信号が少なくとも１フイ
一ルド分だけ画像メモリに入力されるのを待って、他の
ビデオ信号が画像メモリに入力される。

従って、１フイールドに１つのビデオ信号と他のビデオ
信号の垂直同期信号が混在することがないので、水平同
期信号が乱れることなくクロスフェードによるビデオ信
号の切換を行なうことができる。

また、画像メモリは少なくとも１つ有れば良いため、画
像メモリを複数使用するものに比べ製造コストを廉価す
ることが可能となる。

【図面の簡単な説明】

第１図は、本発明に係るビデオ信号切換装置の好適な実
施例のシステムブロック図、第２図は、上記実施例のタ
イミングチャート図、第３図、第４図は、従来例の構成
図である。（１）はビデオ信号切換装置、（３）、　（５）はＶＴ
Ｒ１（力はスイッチ回路、（９）は切換スイッチ、（１
１）は演算・制御部、（１３）は加算器、（１５）は画
像メモリである。

Claims

【特許請求の範囲】入力されるビデオ信号の垂直同期信号と予め設定された
クロック信号との各々に同期されて、記録内容が別個に
出力可能とされるとともに、該垂直同期信号に同期され
てビデオ信号が記録される画像メモリと、複数のビデオ信号のうち、所望のビデオ信号が１つ選択
・切り換えられて上記画像メモリに入力されるビデオ信
号切換手段と、上記ビデオ信号切換手段により、１つのビデオ信号から
他のビデオ信号に切り換えられたときには、該１つのビ
デオ信号の垂直同期信号が検出されるのを条件として、
該他のビデオ信号のレベル値が漸次０レベルから所望レ
ベルまで増加される一方、上記入力されるビデオ信号に
同期されて上記画像メモリから出力されるビデオ信号の
レベル値が０レベルまで減少される演算手段と、増加される上記他のビデオ信号と減少される上記ビデオ
信号とが重畳されて上記画像メモリに入力される加算器
と、を有することを特徴とするビデオ信号切換装置。