JPH0445910B2 - - Google Patents

Info

Publication number
JPH0445910B2
JPH0445910B2 JP57122693A JP12269382A JPH0445910B2 JP H0445910 B2 JPH0445910 B2 JP H0445910B2 JP 57122693 A JP57122693 A JP 57122693A JP 12269382 A JP12269382 A JP 12269382A JP H0445910 B2 JPH0445910 B2 JP H0445910B2
Authority
JP
Japan
Prior art keywords
signal
reference level
level
circuit
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57122693A
Other languages
Japanese (ja)
Other versions
JPS5914108A (en
Inventor
Toshiaki Hioki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP12269382A priority Critical patent/JPS5914108A/en
Publication of JPS5914108A publication Critical patent/JPS5914108A/en
Publication of JPH0445910B2 publication Critical patent/JPH0445910B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 〔A 利用分野〕 本発明は、記録媒体から検出された信号より、
正確な元のデジタル信号が検出されるように、検
出信号のハイレベル及びローレベル期間を区分す
る基準レベルを自動的に変更する構成としたデジ
タル信号検出の為の基準レベル設定回路に関す
る。
[Detailed Description of the Invention] [A. Field of Application] The present invention provides a method for detecting signals detected from a recording medium.
The present invention relates to a reference level setting circuit for digital signal detection configured to automatically change a reference level that separates high-level and low-level periods of a detection signal so that an accurate original digital signal is detected.

〔B 発明の背景〕[B Background of the invention]

最近に於いて、音声信号(アナログ信号)を
PCM信号に変換して光学的にデイスクに記録し、
再生するデジタルオーデイオデイデイスクが提案
されている。この場合、デジタルデータを適当な
デジタル変調方式例えばえ8/14変調(8ビツト
のデータを14ビツトのデータに変換する。EFM
変調と称されている)によりデイスクに記録する
ことが考えられている。斯様にして、記録された
デイスクから元のデジタル信号を得る為には、ピ
ツクアツプ手段によりピツクアツプされた信号を
適当な基準レベルと比較することにより、ハイレ
ベル期間とローレベル期間を決定してやれば良
い。しかし、この基準レベルは正確に設定されな
ければ、得られる(検出される)デジタル信号は
不正確な信号となつてしまい、デジタルデータ再
生の誤り率が増加してしまう。そして、この基準
レベルを一義的に設定することは好ましくない。
何故なら、デイスクから得られる現実の信号は、
デイスクの書込み条件のバラツキや、最生時に於
けるデイスク変動等の影響により、デイスク相互
間及び同一デイスクに於いても時間的に変調する
からである。
Recently, audio signals (analog signals)
Convert to PCM signal and optically record to disk,
A digital audio disc for playback has been proposed. In this case, the digital data is modulated using an appropriate digital modulation method, such as 8/14 modulation (converts 8-bit data to 14-bit data.EFM
It has been considered that data can be recorded on a disk by modulation (called modulation). In order to obtain the original digital signal from the recorded disc in this manner, the high level period and low level period can be determined by comparing the signal picked up by the pickup means with an appropriate reference level. . However, if this reference level is not set accurately, the obtained (detected) digital signal will be an inaccurate signal, and the error rate of digital data reproduction will increase. It is not preferable to set this reference level uniquely.
This is because the actual signal obtained from the disk is
This is because there is temporal modulation between disks and even within the same disk due to the influence of variations in disk writing conditions, disk fluctuations at the time of final storage, and the like.

〔C 従来技術〕[C Prior art]

上述した点を考慮して基準レベルを自動的に変
更する構成とし、常に正確なハイレベル及びロー
レベル期間を有するデジタル信号が検出できるよ
うにしたものが、既に特願昭56−177468号にて提
案されている。
In consideration of the above points, a configuration in which the reference level is automatically changed so that a digital signal with accurate high-level and low-level periods can always be detected has already been disclosed in Japanese Patent Application No. 177468/1983. Proposed.

〔D 従来技術の欠点〕[D Disadvantages of conventional technology]

上述した基準レベルの自動変更を常時行うこと
とすると、記録媒体から検出される信号そのもの
が欠落したとき、斯かる自動変更が誤動作する惧
れがある。
If the above-mentioned automatic change of the reference level is always performed, there is a risk that such automatic change will malfunction when the signal itself detected from the recording medium is missing.

〔E 本発明の目的〕[E Objective of the present invention]

本発明は信号が欠落していないときにのみ、基
準レベルの自動変更が行われるようにして誤動作
を防止したものである。
The present invention prevents malfunctions by automatically changing the reference level only when no signal is missing.

〔F 本発明の実施例〕[F Examples of the present invention]

先づ、本発明の前提となる基準レベルの自動設
定回路について、説明する。
First, a reference level automatic setting circuit, which is a premise of the present invention, will be explained.

現在提案されているデジタルオーデイオデイス
クは、デジタルデータがEFM変調されて記録さ
れている。EFM変調により、8データビツトの
データは14チヤンネルビツトのデータに変換され
るのであるが、8ビツトで表現できるデータの数
より14ビツトで表現できるデータの数は、当然多
いことになるから、14チヤンネルビツトのデータ
に対して、いくらかの制約を付与することができ
る。例えば、14チヤンネルビツトのデータを
NRZ方式で記録するとしたとき、信号反転間隔
(ハイレベル及びローレベル期間)が3チヤンネ
ルビツト以上で11チヤンネルビツト以下という制
約を付与することができる。そこで、以下に述べ
る実施例に於いては、最小信号反転間隔が正規の
3チヤンネルビツト分の間隔となるように基準レ
ベルを自動的に変更する構成としている。
In the currently proposed digital audio disks, digital data is EFM modulated and recorded. With EFM modulation, 8 data bits of data are converted to 14 channel bits of data, but since the number of data that can be expressed with 14 bits is naturally greater than the number of data that can be expressed with 8 bits, 14 Some constraints can be placed on the channel bit data. For example, 14 channel bits of data
When recording in the NRZ system, a restriction can be imposed that the signal inversion interval (high level and low level period) is 3 channel bits or more and 11 channel bits or less. Therefore, in the embodiment described below, the reference level is automatically changed so that the minimum signal inversion interval becomes the interval of three regular channel bits.

比較器1には、ピツクアツプ手段より得られた
EFM信号(第2図a)がコンデンサ2により直
流分をカツトされて入力されていると共に、例え
ば通常は0レベルである基準レベル信号(第2図
g)が入力されており、以つて基準レベルgに対
してEFM信号aのハイレベル及びローレベル期
間が決定され、第2図bに示す如きEFMデジタ
ル信号が作成される。基準レベル信号gは、アツ
プ・ダウン・カウンタ4及びD/A変換器5にて
構成された基準レベル変更回路より出力されて
おり、通常カンウンタ4の出力は0となつてい
る。ピツクアツプ手段より得られるEFM信号a
は波形がなまつている為、基準レベルgの位置に
よつて、得られるEFMデジタル信号bは大きく
変動する。
Comparator 1 contains the data obtained from the pick-up means.
The EFM signal (Figure 2 a) is input with its DC component cut off by a capacitor 2, and a reference level signal (Figure 2 g), which is normally at 0 level, is also input, so that the reference level The high level and low level periods of the EFM signal a are determined with respect to g, and an EFM digital signal as shown in FIG. 2b is created. The reference level signal g is output from a reference level changing circuit 3 composed of an up/down counter 4 and a D/A converter 5, and the output of the counter 4 is normally 0. EFM signal a obtained from pick-up means
Since the waveform is blunted, the obtained EFM digital signal b varies greatly depending on the position of the reference level g.

EFMデジタル信号bは判定回路に入力され、
ハイレベル及びローレベル期間の最小期間が正規
の3チヤンネルビツト相当の期間(約694ns)と
なつているか否かが判定される。
The EFM digital signal b is input to the judgment circuit 6 ,
It is determined whether the minimum period of the high level and low level periods is a period corresponding to three regular channel bits (approximately 694 ns).

単安定マルチバイブレータ7及びD型フリツ
プ・フロツプ8はローレベル期間が所定期間(約
694ns)以下となることがあるか否かを判定する
ことにより、基準レベルgが適正レベルhより下
方にづれているか否かを判定するものである。単
安定マルチバイブレータ7は信号bの立下りにて
トリガされ、前記所定期間だけQ出力(第2図
c)がハイレベルとなる。フリツプ・プロツプ8
はリセツト入力がローレベルのときリセツト状態
にあり、リセツト入力がハイレベルのときT入力
(信号b)の立上りに応答してデータ入力(信号
c)を読込む。第2図に依れば、EFMデジタル
信号(b1,b2)のローレベル期間が所定期間以
下となつており、このとき、フリツプ・フロツプ
8のQ出力より判定パルス(d1,d2)が得られ
る。以つて、この判定パルスにてカウンタ4がア
ツプ計数され、D/A変換器5の出力は増大し、
基準レベルgを上方に押し上げ、適正レベルhに
近づける。
The monostable multivibrator 7 and the D-type flip-flop 8 have a low level period of a predetermined period (approximately
694ns) or less, it is determined whether the reference level g is below the appropriate level h. The monostable multivibrator 7 is triggered by the fall of the signal b, and the Q output (FIG. 2c) is at a high level for the predetermined period. flip prop 8
is in a reset state when the reset input is at a low level, and reads the data input (signal c) in response to the rise of the T input (signal b) when the reset input is at a high level. According to Fig. 2, the low level period of the EFM digital signals (b1, b2) is less than the predetermined period, and at this time, the judgment pulse (d1, d2) is obtained from the Q output of flip-flop 8. . Therefore, the counter 4 is counted up by this judgment pulse, and the output of the D/A converter 5 is increased.
Push the reference level g upward to bring it closer to the appropriate level h.

単安定マルチバイブレータ9及びD型フリツ
プ・フロツプ10はハイレベル期間が所定期間以
下となることがあるか否かを判定することによ
り、基準レベルgが適正レベルhより上方にづれ
ているか否か(第3図参照)を判定する。この場
合には、信号bをインバータ11にて反転した信
号を利用する、そうすると、もし基準レベルg
が上方にづれていれば、判定パルス(f1,f2,
f3)が得られ、カウンタ4がダウン計数され、
D/A変換器5の出力は減少し、基準レベルgを
下方に押し下げ、適正レベルhに近づける。
The monostable multivibrator 9 and the D-type flip-flop 10 determine whether the reference level g is higher than the appropriate level h by determining whether the high level period is shorter than a predetermined period. (See Figure 3). In this case, a signal obtained by inverting the signal b by the inverter 11 is used.In that case, if the reference level g
is shifted upward, the judgment pulse (f1, f2,
f3) is obtained, counter 4 is counted down,
The output of the D/A converter 5 decreases, pushing the reference level g downward and bringing it closer to the appropriate level h.

これまでの説明は、最小信号反転間隔を利用す
るものであつたが、最大信号反転間隔(11チヤン
ネルビツト相当)を利用しても良い。
Although the explanation so far has been based on the use of the minimum signal inversion interval, the maximum signal inversion interval (equivalent to 11 channel bits) may also be used.

さて、本発明の要旨は、記録媒体より検出され
るべき信号がドロツプアウト等により欠落してい
るとき、これを信号欠落検出回路20にて検出
し、この検出出力jにて、基準レベル変更回路
の動作を禁止する禁止回路30を駆動させんとす
るものである。即ち、信号欠落検出回路20にて
信号の欠落が検出され、その出力jがLレベルと
なると、禁止回路30を構成する2個のゲート3
0a,30bは共にオフ状態となり、基準レベル
変更回路の動作は停止される。
Now, the gist of the present invention is that when a signal to be detected from a recording medium is missing due to dropout or the like, this is detected by the signal loss detection circuit 20 , and this detection output j is used to change the reference level change circuit 3.
The purpose is to drive a prohibition circuit 30 that prohibits the operation of the device. That is, when a signal loss is detected in the signal loss detection circuit 20 and its output j becomes L level, the two gates 3 constituting the inhibition circuit 30
0a and 30b are both turned off, and the operation of the reference level changing circuit 3 is stopped.

第4図は信号欠落検出回路20の一例を示して
いる。この回路は、先づダイオード21,21コ
ンデンサ22,22及び抵抗23,23にて信号
aのピーク−ピーク値(P,−P)に等しい直流
電圧を、可変抵抗器24の両端に発生させる。即
ち、第5図aは信号aの包絡線を示しており、可
変抵抗器24の両端には、第5図a″に示す如く、
ピーク値よりダイオード21の降下電圧D差引い
た値の直流電圧が印加されることになる。この直
流電圧を可変抵抗器24にて適当に分圧してレベ
ルkとし、〔第5図a参照〕比較器25の一端子
に入力する。一方、比較器25の+端子には信号
aをそのまま入力する。すると、比較器25の出
力iは、信号aが存在する場合は、Hレベル−L
レベルを繰返すが〔第5図i斜線部分〕、信号が
欠落する期間Tは、Lレベルのままである。比較
器25の出力iは、リトリガブル型のワンシヨツ
ト回路26に入力されている。それ故、このワン
シヨツト回路26のQ出力は信号欠落期間中に於
いて、Lレベルとなる〔第5図j〕。即ち、この
期間中は禁止回路30が駆動され、基準レベル変
更回路は不動作状態となる。尚、ワンシヨツト
回路26の準安定期間は、信号aに含まれる最大
周期より、少し長く設定する。
FIG. 4 shows an example of the signal loss detection circuit 20 . In this circuit, first, diodes 21, 21, capacitors 22, 22, and resistors 23, 23 generate a DC voltage equal to the peak-to-peak value (P, -P) of signal a across a variable resistor 24. That is, FIG. 5a shows the envelope of the signal a, and there are two terminals at both ends of the variable resistor 24, as shown in FIG. 5a''.
A DC voltage of a value obtained by subtracting the voltage drop D across the diode 21 from the peak value is applied. This DC voltage is appropriately divided by a variable resistor 24 to a level k, and is inputted to one terminal of a comparator 25 (see FIG. 5a). On the other hand, the signal a is input as is to the + terminal of the comparator 25. Then, when the signal a is present, the output i of the comparator 25 becomes H level - L
Although the level is repeated (shaded area i in FIG. 5), the signal remains at the L level during the period T during which the signal is lost. The output i of the comparator 25 is input to a retriggerable one-shot circuit 26. Therefore, the Q output of this one-shot circuit 26 becomes L level during the signal drop period (FIG. 5j). That is, during this period, the inhibition circuit 30 is driven and the reference level changing circuit 3 is in an inactive state. Note that the metastable period of the one-shot circuit 26 is set to be slightly longer than the maximum period included in the signal a.

〔G 効果〕[G effect]

信号の最大周期より長い信号欠落があつた場
合、基準レベルの変更は行わないので、誤動作す
ることがない。
If there is a signal dropout that is longer than the maximum period of the signal, the reference level is not changed, so there will be no malfunction.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係るデジタル信号検出の為の
基準レベル設定回路のブロツクダイヤグラム、第
2図及び第3図はその動作波形図、第4図は信号
欠落検出回路を示す図、第5図はその動作波形図
である。 は基準レベル変更回路、20は信号欠落検出
回路、30……禁止回路。
Fig. 1 is a block diagram of a reference level setting circuit for digital signal detection according to the present invention, Figs. 2 and 3 are its operating waveform diagrams, Fig. 4 is a diagram showing a signal dropout detection circuit, and Fig. 5 is its operating waveform diagram. 3 is a reference level change circuit, 20 is a signal loss detection circuit, and 30 is a prohibition circuit.

Claims (1)

【特許請求の範囲】 1 記録媒体から検出された信号を、基準レベル
と比較することにより、信号のハイレベル及びロ
ーレベル期間を決定して元のデジタル信号を検出
するに際して、 信号のハイレベルもしくはローレベル期間が正
規の最小(または最大)期間以下(以上)になる
ことがあるか否かを示す信号に基いて基準レベル
を自動的に変化させる基準レベル変更回路と、記
録媒体から検出される信号の欠落時において前記
基準レベル変更回路による基準レベルの変更を禁
止する禁止回路を設けたことを特徴とするデジタ
ル信号の為の基準レベル設定回路。
[Claims] 1. In detecting the original digital signal by determining the high level and low level periods of the signal by comparing the signal detected from the recording medium with a reference level, A reference level change circuit that automatically changes the reference level based on a signal indicating whether the low level period is less than (or more than) the regular minimum (or maximum) period, and a reference level change circuit that is detected from the recording medium. A reference level setting circuit for a digital signal, comprising a prohibition circuit that prohibits the reference level changing circuit from changing the reference level when a signal is missing.
JP12269382A 1982-07-13 1982-07-13 Reference level setting circuit Granted JPS5914108A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12269382A JPS5914108A (en) 1982-07-13 1982-07-13 Reference level setting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12269382A JPS5914108A (en) 1982-07-13 1982-07-13 Reference level setting circuit

Publications (2)

Publication Number Publication Date
JPS5914108A JPS5914108A (en) 1984-01-25
JPH0445910B2 true JPH0445910B2 (en) 1992-07-28

Family

ID=14842276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12269382A Granted JPS5914108A (en) 1982-07-13 1982-07-13 Reference level setting circuit

Country Status (1)

Country Link
JP (1) JPS5914108A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5891514A (en) * 1981-11-11 1983-05-31 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン Signal conversion circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5891514A (en) * 1981-11-11 1983-05-31 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン Signal conversion circuit

Also Published As

Publication number Publication date
JPS5914108A (en) 1984-01-25

Similar Documents

Publication Publication Date Title
JPS6346633A (en) Recording and reproducing device for optical disk
JPH0120568B2 (en)
US4500982A (en) Servo circuit for a motor for reproducing a PCM audio disk
JPH0620388A (en) Digital information reproducing device
JPH0516103B2 (en)
KR880001548B1 (en) Reproducing device for information recording medium
JPS6232547B2 (en)
JPH0445910B2 (en)
JPH07101511B2 (en) Information recording / reproducing device
US4198663A (en) Digital signal recording system
JPH0120508B2 (en)
JPH0120509B2 (en)
US5189657A (en) Circuit for writing and reproducing a modulation signal onto writable optical disk
KR100220577B1 (en) Apparatus and method for protecting from writing error in a dvdr system
JPS6249776B2 (en)
JP2755017B2 (en) Recording signal check circuit
JPS6131546B2 (en)
JPS58147814A (en) Data signal detecting circuit
JP2539570B2 (en) Optical information reproducing device
JPH07105116B2 (en) Recording medium playback device
KR0179252B1 (en) Self diagnosis circuit in screen record reproduction device
JPS58114317A (en) Reader of digital modulated signal
JPS62120635A (en) Information recording and reproducing device
JP2659001B2 (en) Optical information reproducing device
JPS59186110A (en) Digital data producing device