JP2755017B2 - Recording signal check circuit - Google Patents

Recording signal check circuit

Info

Publication number
JP2755017B2
JP2755017B2 JP4255492A JP4255492A JP2755017B2 JP 2755017 B2 JP2755017 B2 JP 2755017B2 JP 4255492 A JP4255492 A JP 4255492A JP 4255492 A JP4255492 A JP 4255492A JP 2755017 B2 JP2755017 B2 JP 2755017B2
Authority
JP
Japan
Prior art keywords
signal
output
circuit
envelope
reproduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4255492A
Other languages
Japanese (ja)
Other versions
JPH05242659A (en
Inventor
利彦 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4255492A priority Critical patent/JP2755017B2/en
Publication of JPH05242659A publication Critical patent/JPH05242659A/en
Application granted granted Critical
Publication of JP2755017B2 publication Critical patent/JP2755017B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は光ディスク装置等の信号
の記録、再生を行う記憶装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage device for recording and reproducing signals, such as an optical disk device.

【0002】[0002]

【従来の技術】近年、この種の情報記憶装置は大容量
化、小型化へと急速に推移しており、その技術はめざま
しい進歩を見せている。
2. Description of the Related Art In recent years, this type of information storage device has been rapidly changing to larger capacity and smaller size, and the technology has been remarkably advanced.

【0003】以下図面を参照しながら、上記した従来の
情報記憶装置の一例について説明する。
Hereinafter, an example of the above-mentioned conventional information storage device will be described with reference to the drawings.

【0004】図7は従来の情報記憶装置の構成を示すも
のである。図7において、51は記憶担体である。52
はピックアップで、記憶担体51上に記憶されている情
報を再生または、記憶担体上に情報を記録する。53は
アナログ信号処理回路で、54はパルス化回路でアナロ
グ信号をディジタル信号に変換する。55はデコーダ及
び制御系である。56は記録制御手段でピックアップ5
2に対し制御を加える。
FIG. 7 shows a configuration of a conventional information storage device. In FIG. 7, reference numeral 51 denotes a storage carrier. 52
Is a pickup for reproducing information stored on the storage carrier 51 or recording information on the storage carrier. 53 is an analog signal processing circuit, and 54 is a pulsing circuit for converting an analog signal into a digital signal. 55 is a decoder and control system. 56 is a recording control means for picking up 5
Add control to 2.

【0005】以上のように構成された情報記憶装置につ
いて、以下その動作について説明する。
The operation of the information storage device configured as described above will be described below.

【0006】まず、この種の情報記憶装置における情報
の記録及び再生は、記憶担体51に対し情報を記録、ま
たは再生するピックアップ52により記録時には記録制
御手段56の制御を受けて、制御すべき物理量に変換し
て記憶担体51上に反射率変化や磁界反転など物性的に
変化を与えて情報を記録する。再生時には正弦波的に変
化するアナログ信号521として再生され、アナログ信
号処理回路53を通して処理されたアナログ信号531
がパルス化手段54によりディジタル信号541に変換
され、デコーダ55により上位装置への再生情報として
変換される。ここでデコーダ55に送られるデータ54
1はアナログ信号521のいかなる条件にも係わらず、
アナログ信号531を忠実に変換したデータである必要
がある。光ディスク装置等の情報記憶装置では、情報記
憶担体51の品質や埃、情報記憶装置の性能劣化等によ
り時間経過や環境の変化にともない情報記憶担体51上
に情報を記録した直後と比べて再生能力が低下する。こ
の性能低下を考慮して再生能力を一定レベル以上に保つ
ことを保証するために情報の記録された直後に通常の再
生よりもパルス化するスレッショルドレベルを厳しい条
件にして再生し、正常に情報記憶担体51上に情報が記
憶できたことを確認するベリファイ動作が用いられてい
る。
First, in recording and reproducing information in this type of information storage device, a pickup 52 for recording or reproducing information on or from a storage carrier 51 is controlled by a recording control means 56 at the time of recording, and a physical quantity to be controlled is controlled. Then, information is recorded on the storage carrier 51 by giving a physical property change such as a change in reflectance or a magnetic field reversal. At the time of reproduction, the analog signal 531 is reproduced as an analog signal 521 that changes sinusoidally and processed through the analog signal processing circuit 53.
Is converted into a digital signal 541 by the pulsing means 54, and is converted as reproduction information to a higher-level device by the decoder 55. Here, the data 54 sent to the decoder 55
1 is independent of any condition of the analog signal 521,
The data must be faithfully converted from the analog signal 531. An information storage device such as an optical disk device has a higher reproduction capability than immediately after information has been recorded on the information storage carrier 51 due to the passage of time or a change in environment due to the quality and dust of the information storage carrier 51 and deterioration of the performance of the information storage device. Decrease. In consideration of this performance degradation, in order to guarantee that the reproduction capability is maintained at a certain level or more, immediately after the information is recorded, the data is reproduced under the strict condition of the threshold level for pulsing compared to the normal reproduction, and the information is normally stored. A verify operation for confirming that information can be stored on the carrier 51 is used.

【0007】[0007]

【発明が解決しようとする課題】上述したように従来の
情報記憶装置では記憶担体上に情報を記録し、その直後
に再生を試みるベリファイ動作が行われる。
As described above, in a conventional information storage device, a verify operation is performed in which information is recorded on a storage carrier, and immediately after that, reproduction is attempted.

【0008】情報記憶装置は、情報を記録した直後と、
その後、記録された情報を再生する時では、時間的な差
と使用環境の変化等により、記録されているデータの質
が下がることがある。そのため、情報を記録する時に通
常の再生時よりも厳しい条件で再生できた記録のみ記録
完了とすることにより、記録時の情報の質を高める必要
がある。ベリファイ動作は記憶担体上に記録された情報
をピックアップで読みとり電気量としてアナログ信号に
変換し、次にティジタル信号に変換された情報をデコー
ダでデータ変換し記録された情報と同一であることをチ
ェックする。その後、データは上位装置に転送される。
この場合、記憶担体の欠陥及び記憶担体とピックアップ
間の経路内に発生する塵、アライメントのずれ、デフォ
ーカス、オフトラック、機械的特性の劣化やレーザダイ
オードの劣化、或は温度や振動等の外部環境の悪化等に
より情報が正常に記録できない状況が発生することがあ
る。
[0008] The information storage device immediately after recording the information,
Thereafter, when reproducing the recorded information, the quality of the recorded data may be degraded due to a time difference, a change in the use environment, and the like. Therefore, when recording information, it is necessary to improve the quality of the information at the time of recording by completing the recording only for the recording that can be reproduced under more severe conditions than during the normal reproduction. In the verify operation, the information recorded on the storage carrier is read by a pickup and converted into an analog signal as an electric quantity, and then the information converted into a digital signal is converted into data by a decoder to check that it is the same as the recorded information. I do. Thereafter, the data is transferred to the host device.
In this case, a defect of the storage medium and dust generated in a path between the storage medium and the pickup, misalignment, defocus, off-track, deterioration of mechanical characteristics, deterioration of the laser diode, or external temperature or vibration. In some cases, information cannot be recorded normally due to deterioration of the environment or the like.

【0009】このときにデコーダ及びその制御部のエラ
ー訂正能力の限界近くのレベルで救われたデータの場合
には、その後の再生条件の悪化により、再生できなくな
る可能性が高くなるという問題点を有していた。
At this time, in the case of data rescued at a level near the limit of the error correction capability of the decoder and its control unit, there is a problem that there is a high possibility that the data cannot be reproduced due to the deterioration of the reproducing conditions thereafter. Had.

【0010】本発明は上記問題を鑑み、記憶担体上に記
憶されたデータの質をより高いものにして再生のマージ
ンを上げるという方法を実現するための記録信号のチェ
ック回路を提供するものである。
The present invention has been made in view of the above problems, and provides a recording signal check circuit for realizing a method of improving the quality of data stored on a storage carrier to increase a reproduction margin. .

【0011】[0011]

【課題を解決するための手段】前記課題を解決するため
に、本発明の記録信号のチェック回路は、記憶担体上に
情報を記録し、または記録されている情報を再生するピ
ックアップを有し、ピックアップからの信号を電気量に
変換しアナログ信号を経てデータを再生する情報記憶装
置において、再生信号の包絡線を検出する包絡線検出手
段と、前記包絡線検出手段の出力の変化を検出する変動
検出手段と、前記変動検出手段によって検出された出力
を強調する包絡線強調手段と、前記包絡線強調手段によ
って得られた信号で再生信号を変調する再生信号変調手
段を備えることを特徴とする。
In order to solve the above problems, a recording signal check circuit according to the present invention has a pickup for recording information on a storage carrier or reproducing the recorded information, In an information storage device which converts a signal from a pickup into an electric quantity and reproduces data via an analog signal, an envelope detecting means for detecting an envelope of the reproduced signal, and a fluctuation for detecting a change in an output of the envelope detecting means. It is characterized by comprising detection means, envelope enhancement means for enhancing the output detected by the fluctuation detection means, and reproduction signal modulation means for modulating a reproduction signal with a signal obtained by the envelope enhancement means.

【0012】また、変動検出手段によって検出された信
号より、変化のタイミング出力を検出するタイミング検
出手段と、前記タイミング検出手段によって得られたタ
イミングから任意の時間のゲートをつくるゲート生成手
段と、ゲート生成手段によって得られた信号により再生
信号を停止させる停止手段を備えることを特徴とするも
のである。
A timing detecting means for detecting a change timing output from a signal detected by the fluctuation detecting means; a gate generating means for forming a gate at an arbitrary time from the timing obtained by the timing detecting means; A stop means for stopping a reproduction signal based on a signal obtained by the generation means is provided.

【0013】また、包絡線検出手段の出力をディジタル
値に変換するA/D変換手段と、変換されたディジタル
信号を基準となるレベルと比較するレベル比較手段と、
レベル比較手段の出力により任意の時間のゲート信号を
発生させるゲート発生手段と、ゲート発生手段の出力に
より信号の再生を不能にする再生制御手段を含むことを
特徴とするものである。
A / D conversion means for converting the output of the envelope detection means into a digital value, level comparison means for comparing the converted digital signal with a reference level,
It is characterized by including gate generation means for generating a gate signal for an arbitrary time by the output of the level comparison means, and reproduction control means for disabling reproduction of the signal by the output of the gate generation means.

【0014】あるいは、包絡線検出手段から出力される
信号の初期値をオフセットとして前記A/D変換手段で
変換された値を保持しているオフセットレベル記憶手段
と、信号の再生時に前記包絡線検出手段から出力される
信号を前記A/D変換手段でディジタル値に変換された
ディジタル信号に対し前記オフセットレベル記憶手段に
記憶されている信号と演算を行うオフセット演算手段を
有する等上記した手段の組合せを1乃至複数組み合わせ
ていることを特徴とするものである。
Alternatively, offset level storage means for holding the value converted by the A / D conversion means using the initial value of the signal output from the envelope detection means as an offset, and detecting the envelope when reproducing the signal. A combination of the above means, including an offset operation means for performing an operation on a digital signal obtained by converting a signal output from the means into a digital value by the A / D conversion means with a signal stored in the offset level storage means. Is combined with one or more.

【0015】[0015]

【作用】上記した構成により本発明の記録信号のチェッ
ク回路では、情報を記録した直後のベリファイ動作を行
う再生の時、アナログ信号の包絡線が変化を生じた場合
にその変化を検出し、検出された出力を強調することで
故意に一定量データエラーを拡大し、見かけ上のデータ
の質を低下させ、上位装置側でエラーが発生し易くなる
ようにする。また、包絡線の変化を検出した時に任意の
時間のゲートを発生させ、デコーダ及び制御系に供給す
るデータをそのゲートで停止させることによりデータエ
ラーを時間的に拡大し、見かけ上データの質を低下さ
せ、上位装置側でエラーが発生し易くなるようにする。
With the configuration described above, the recording signal check circuit of the present invention detects a change in the envelope of an analog signal when the verify operation immediately after recording the information is performed, and detects the change. By emphasizing the output, the data error is intentionally enlarged by a certain amount, the apparent data quality is reduced, and the error is more likely to occur on the host device side. When a change in the envelope is detected, a gate is generated at an arbitrary time, and the data supplied to the decoder and the control system is stopped at the gate, thereby expanding the data error in time and apparently improving the data quality. The error is likely to occur on the host device side.

【0016】このことにより情報の記録直後に行うベリ
ファイにおいて通常の再生よりも一層厳しい条件で再生
を行い、その時再生が可能となった場合のみ記録が完了
したことになるため記憶担体に記録した時の情報の質を
高いレベルで保証することが可能であり、通常の再生の
時に読み取りマージンを大幅に広げることが可能とな
る。
Thus, in the verification performed immediately after recording of information, reproduction is performed under more severe conditions than normal reproduction. At that time, recording is completed only when reproduction is possible. Can be guaranteed at a high level, and the reading margin can be greatly increased during normal reproduction.

【0017】[0017]

【実施例】以下、本発明の一実施例の記録信号のチェッ
ク回路を図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A recording signal check circuit according to one embodiment of the present invention will be described below with reference to the drawings.

【0018】図1は本発明の一実施例を示す記録信号の
チェック回路を示すものである。図1において、1はア
ナログ信号処理回路、2は包絡線検出回路、11は記憶
担体、12はピックアップ、13はパルス化回路、7は
デコーダ/制御系、21は包絡線強調回路、22は変調
回路である。
FIG. 1 shows a recording signal check circuit according to an embodiment of the present invention. In FIG. 1, 1 is an analog signal processing circuit, 2 is an envelope detection circuit, 11 is a storage carrier, 12 is a pickup, 13 is a pulsing circuit, 7 is a decoder / control system, 21 is an envelope enhancement circuit, and 22 is modulation. Circuit.

【0019】以上のように構成された記録信号のチェッ
ク回路について、以下図1及び図2を用いてその動作を
説明する。
The operation of the recording signal check circuit configured as described above will be described below with reference to FIGS.

【0020】まず、図1は包絡線の変化を検出すること
でベリファイ条件をきびしくし、その結果、記録情報の
質を上げる効果を得るための回路を示すものである。記
憶担体11に記録された情報をピックアップ12で検出
して電気信号に変換しアナログ信号回路1に入力する。
アナログ信号回路1の出力は包絡線検出回路2に供給さ
れる。包絡線検出回路2の出力は波形201のようにな
り包絡線強調回路21に入力される。包絡線強調回路に
より強調された包絡線情報が再生信号変調回路22に入
力され、変調回路22ではその包絡線情報に応じてアナ
ログ信号処理回路1から出力された信号101に対して
変調を加える。変調回路22の出力がパルス化回路13
によりパルス化され、デコーダ/制御系7により上位装
置に渡すデータとなる。
First, FIG. 1 shows a circuit for detecting a change in an envelope to sharpen a verify condition, thereby obtaining an effect of improving the quality of recorded information. The information recorded on the storage carrier 11 is detected by the pickup 12, converted into an electric signal, and input to the analog signal circuit 1.
The output of the analog signal circuit 1 is supplied to an envelope detection circuit 2. The output of the envelope detection circuit 2 becomes a waveform 201 and is input to the envelope enhancement circuit 21. The envelope information emphasized by the envelope emphasis circuit is input to the reproduction signal modulation circuit 22, and the modulation circuit 22 modulates the signal 101 output from the analog signal processing circuit 1 according to the envelope information. The output of the modulating circuit 22 is
, And becomes data to be passed to the host device by the decoder / control system 7.

【0021】以上のように構成された記録信号のチェッ
ク回路について、図1を用いて説明する。
The recording signal check circuit configured as described above will be described with reference to FIG.

【0022】まず図1は本実施例の構成のブロック図を
示すものであって、記憶担体11に情報を記録した直後
に行うベリファイ動作の時、記録担体11に記録された
情報をピックアップ12により電気的なアナログ信号に
変え、アナログ信号処理回路1で要求される情報以外の
外乱を排除し再生信号の変調回路22に送る。ここでア
ナログ信号処理回路1の出力101の包絡線情報を包絡
線検出回路2により検出し、包絡線検出回路2により検
出された包絡線情報を包絡線強調回路21で強調する。
この強調された包絡線情報でアナログ信号処理回路1の
出力信号101を変調することで、再生情報の質を下げ
ることになる。その信号221をパルス化回路13によ
りパルス化出力131に変換し、デコーダ/制御系によ
り上位装置に送る情報に変換される。以上のように本実
施例によれば、包絡線検出回路2と、包絡線強調回路2
1と、再生信号の変調回路22を図1の様に再生回路の
中に設けることにより、記憶担体上に記憶されたデータ
の質をより高いものにして再生のマージンを上げるとい
う方法を実現することができる。
FIG. 1 is a block diagram showing the configuration of the present embodiment. In a verify operation performed immediately after recording information on a storage medium 11, information recorded on the recording medium 11 is picked up by a pickup 12. The analog signal is converted to an electric analog signal, and disturbance other than information required by the analog signal processing circuit 1 is eliminated and sent to the reproduction signal modulation circuit 22. Here, the envelope information of the output 101 of the analog signal processing circuit 1 is detected by the envelope detection circuit 2, and the envelope information detected by the envelope detection circuit 2 is emphasized by the envelope emphasis circuit 21.
By modulating the output signal 101 of the analog signal processing circuit 1 with this emphasized envelope information, the quality of reproduced information is degraded. The signal 221 is converted into a pulse output 131 by the pulse generator 13, and is converted into information to be sent to a higher-level device by a decoder / control system. As described above, according to the present embodiment, the envelope detection circuit 2 and the envelope enhancement circuit 2
1 and the reproduction signal modulation circuit 22 provided in the reproduction circuit as shown in FIG. 1 to realize a method of increasing the quality of data stored on the storage carrier and increasing the reproduction margin. be able to.

【0023】ここで前記変調は振幅変調、加算変調、ま
たは上下の両包絡線検出を行ない、出力信号101の変
調分の相似形で変調したものでもよい。またジッタの増
加という点に着目し、メモリやCCDによる可変遅延線
と包絡線強調回路の出力によって周波数を可変した可変
クロックなどを用い見かけ上の周波数変調を実現しても
有効である。また、変調の強調度合は出力信号101の
変調度の1.5〜3倍程度に選定することが望ましい。
あるいは、100%変調を最大とした過変調に陥らな
い、リミッタなどを設けることも有効である。
Here, the modulation may be amplitude modulation, addition modulation, or both upper and lower envelope detection, and modulation may be performed in a similar manner to the modulation of the output signal 101. Focusing on the increase in jitter, it is effective to realize apparent frequency modulation using a variable delay line using a memory or a CCD and a variable clock whose frequency is changed by the output of an envelope enhancement circuit. It is desirable that the degree of modulation enhancement be selected to be about 1.5 to 3 times the modulation degree of the output signal 101.
Alternatively, it is also effective to provide a limiter or the like that does not fall into overmodulation that maximizes 100% modulation.

【0024】以下本発明の第2の実施例について図面を
参照しながら説明する。図2は本発明の第2の実施例を
示す記録情報のチェック回路のブロック図である。
A second embodiment of the present invention will be described below with reference to the drawings. FIG. 2 is a block diagram of a recording information check circuit according to a second embodiment of the present invention.

【0025】図1と異なるのは、包絡線検出回路2の出
力201は変動検出回路3に入りその出力信号301が
タイミング検出回路4にはいる。タイミング検出回路4
の出力401はゲート生成回路5に入力され、ゲート生
成回路5の出力501はデータカット6に入り、パルス
化回路13の出力信号131をカットするように回路を
構成した点である。
The difference from FIG. 1 is that the output 201 of the envelope detection circuit 2 enters the fluctuation detection circuit 3 and the output signal 301 enters the timing detection circuit 4. Timing detection circuit 4
Is output to the gate generation circuit 5, the output 501 of the gate generation circuit 5 enters the data cut 6, and the circuit is configured to cut the output signal 131 of the pulse generation circuit 13.

【0026】以上のように構成された記録信号のチェッ
ク回路について、図2及び主要波形を示す図3を用いて
以下その動作を説明する。図3の付与番号は図2中の信
号指示番号と一致させている。
The operation of the recording signal check circuit configured as described above will be described below with reference to FIG. 2 and FIG. 3 showing main waveforms. The number assigned in FIG. 3 matches the signal designation number in FIG.

【0027】アナログ信号処理回路1の出力101を包
絡線検出回路2とパルス化回路13に供給し、包絡線検
出回路2の出力より変動検出回路3によって変動を検出
し、その出力401の変動の大きさが任意のレベルを越
えた時のタイミングを検出するタイミング検出回路4と
その出力信号401より出力データをマスクするゲート
生成回路5とゲート生成回路5により、アナログ信号処
理回路1の出力をパルス化するパルス化回路の出力をゲ
ートするデータカット6を設けることにより、次のよう
な効果を得ることができる。
The output 101 of the analog signal processing circuit 1 is supplied to an envelope detection circuit 2 and a pulsing circuit 13, and a fluctuation is detected by the fluctuation detection circuit 3 from the output of the envelope detection circuit 2, and the fluctuation of the output 401 is detected. The output of the analog signal processing circuit 1 is pulsed by a timing detection circuit 4 for detecting the timing when the magnitude exceeds an arbitrary level, a gate generation circuit 5 for masking the output data from its output signal 401, and a gate generation circuit 5. By providing the data cut 6 that gates the output of the pulsating circuit to be converted, the following effects can be obtained.

【0028】包絡線201の変化を検出する回路として
は、一定の閾値を設け信号301とレベル比較する方法
がある。ゲート生成回路5ではタイミング検出回路4で
検出したタイミング401から401よりも十分長い任
意の時間τの幅を持つゲート信号501を生成する。時
間τは検出された包絡線の変化を時間軸方向に拡大する
意味を持つ。時間軸方向に連続してデータを阻止するこ
とによりデータの質を等価的に下げる効果を持つ。時間
τは、デコーダ/制御系7により情報の訂正が可能であ
る幅であっても、情報の訂正が不可能である幅であって
も所望の時間に設定する事ができる。
As a circuit for detecting a change in the envelope 201, there is a method of providing a fixed threshold value and comparing the level with the signal 301. The gate generation circuit 5 generates a gate signal 501 having an arbitrary time τ width sufficiently longer than the timings 401 to 401 detected by the timing detection circuit 4. The time τ has the meaning of expanding the detected change in the envelope in the time axis direction. Blocking the data continuously in the time axis direction has the effect of equivalently lowering the data quality. The time τ can be set to a desired time regardless of whether the width is such that the information can be corrected by the decoder / control system 7 or the width cannot be corrected.

【0029】一方、パルス化回路13に入力されたアナ
ログ信号101は信号131となって出力されデータカ
ット回路6に入力される。データカット回路6では、ゲ
ート生成回路5で生成された信号501で、パルス化回
路13の出力信号131をゲートし、ゲート信号501
幅だけパルス化回路13の出力信号131をカットす
る。データカット回路の出力は信号601の様になる。
また、包絡線201の変化を検出する手段としては、包
絡線検出回路2の出力を微分回路等を経由して比較する
ことにより包絡線の変化率を検出し、その変化率が一定
以上の場合にタイミング検出回路4に信号を出力する方
法がある。このようにすることにより、記憶担体上に記
憶されたデータの質をより高いものにして再生のマージ
ンを上げるという方法を実現することができる。
On the other hand, the analog signal 101 input to the pulsing circuit 13 is output as a signal 131 and input to the data cut circuit 6. The data cut circuit 6 gates the output signal 131 of the pulsing circuit 13 with the signal 501 generated by the gate generation circuit 5, and generates a gate signal 501.
The output signal 131 of the pulsing circuit 13 is cut by the width. The output of the data cut circuit is like signal 601.
As means for detecting a change in the envelope 201, a change rate of the envelope is detected by comparing the output of the envelope detection circuit 2 via a differentiating circuit or the like, and when the change rate is equal to or more than a certain value. There is a method of outputting a signal to the timing detection circuit 4. By doing so, it is possible to realize a method of improving the quality of data stored on the storage carrier and increasing the reproduction margin.

【0030】以下本発明の第3の実施例について図面を
参照しながら説明する。図4は本発明の第3の実施例を
示す記録情報のチェック回路のブロック図である。
Hereinafter, a third embodiment of the present invention will be described with reference to the drawings. FIG. 4 is a block diagram of a recording information check circuit according to a third embodiment of the present invention.

【0031】図2と異なるのは、包絡線検出回路2の出
力201はA/D変換出回路31に入りその出力信号3
11がレベル比較回路32にはいる。レベル比較回路3
2の出力321はゲート生成回路33に入力され、ゲー
ト生成回路33の出力331はデータカット34に入
り、データカット34はパルス化回路13の出力131
をカットするように回路を構成した点である。
The difference from FIG. 2 is that the output 201 of the envelope detection circuit 2 enters the A / D conversion output circuit 31 and its output signal 3
11 enters the level comparison circuit 32. Level comparison circuit 3
2 is input to the gate generation circuit 33, the output 331 of the gate generation circuit 33 enters the data cut 34, and the data cut 34 is the output 131 of the pulse generation circuit 13.
That is, the circuit is configured so as to cut off.

【0032】以上のように構成された記録信号のチェッ
ク回路について、以下その動作を説明する。
The operation of the recording signal check circuit configured as described above will be described below.

【0033】アナログ信号処理回路1の出力101を包
絡線検出回路2とパルス化回路13に供給し、包絡線検
出回路2の出力よりA/D変換回路31によって変動を
検出し、その出力311の変動の大きさを任意のレベル
と比較するレベル比較回路32と、レベル比較回路32
により検出された出力321によりゲートを発生させる
ゲート発生回路と、ゲート発生回路32の出力321に
よりパルス化された再生情報を制御するデータカット3
4を設けることにより、記憶担体上に記憶されたデータ
の質をより高いものにして再生のマージンを上げるとい
う方法を実現することができる。
The output 101 of the analog signal processing circuit 1 is supplied to the envelope detection circuit 2 and the pulsing circuit 13, and a change is detected from the output of the envelope detection circuit 2 by the A / D conversion circuit 31. A level comparing circuit 32 for comparing the magnitude of the fluctuation with an arbitrary level;
And a data cut 3 for controlling the reproduced information pulsed by the output 321 of the gate generation circuit 32.
By providing 4, a method of improving the quality of data stored on the storage carrier and increasing the reproduction margin can be realized.

【0034】以下本発明の第4の実施例について図面を
参照しながら説明する。図5は本発明の第4の実施例を
示す記録情報のチェック回路のブロック図である。
Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 5 is a block diagram of a recording information check circuit according to a fourth embodiment of the present invention.

【0035】図2と異なるのは、包絡線検出回路2の出
力201はA/D変換出回路31に入りその出力信号3
11がオフセットレベル記憶回路41とオフセット演算
回路42にはいる。オフセットレベル記憶回路41の出
力411はオフセット演算回路42に入力され、同時に
A/D変換回路31の出力311もオフセット演算回路
42に入力さる。オフセット演算回路42の出力信号4
21はデータカット43に入力され、データカット43
はオフセット演算回路42の出力信号421によりパル
ス化された信号131に対し変調をかけるように回路を
構成した点である。
The difference from FIG. 2 is that the output 201 of the envelope detection circuit 2 enters the A / D conversion output circuit 31 and its output signal 3
11 enters the offset level storage circuit 41 and the offset operation circuit 42. The output 411 of the offset level storage circuit 41 is input to the offset operation circuit 42, and the output 311 of the A / D conversion circuit 31 is also input to the offset operation circuit 42 at the same time. Output signal 4 of offset operation circuit 42
21 is input to the data cut 43, and the data cut 43
Is that the circuit is configured to modulate the signal 131 pulsed by the output signal 421 of the offset operation circuit 42.

【0036】以上のように構成された記録信号のチェッ
ク回路について、以下その動作を説明する。
The operation of the recording signal check circuit configured as described above will be described below.

【0037】アナログ信号処理回路1の出力101を包
絡線検出回路2とパルス化回路13に供給し、包絡線検
出回路2の出力よりA/D変換回路31によって変動を
検出し、その出力311の出力をオフセットレベル記憶
回路41とオフセット演算回路42に供給する。オフセ
ットレベル記憶回路41はこの再生系の回路が動作を開
始する初期に、例えば電源が入った時または、記憶担体
が交換された時などにA/D変換回路31より与えられ
たデータをオフセットとして記憶する。その値を基に再
生中に得られた包絡線情報と演算を行ってその包絡線情
報から回路の持つオフセットを無くしてデータカット4
3に入力して、データカット43はオフセットが除去さ
れた包絡線情報に従い、パルス化データ131を通過、
停止という変調する回路を図5の様に再生回路の中に設
けることにより、記憶担体上に記憶された記憶担体上に
記憶されたデータの質をより高いものにして再生のマー
ジンを上げるという方法を実現することができる。
The output 101 of the analog signal processing circuit 1 is supplied to the envelope detection circuit 2 and the pulsing circuit 13, and the output of the envelope detection circuit 2 is detected by the A / D conversion circuit 31 to detect fluctuations. The output is supplied to an offset level storage circuit 41 and an offset operation circuit 42. The offset level storage circuit 41 uses the data given from the A / D conversion circuit 31 as an offset at the beginning of the operation of the reproduction system circuit, for example, when the power is turned on or when the storage carrier is replaced. Remember. A data cut is performed by performing an arithmetic operation on the envelope information obtained during reproduction based on the value to eliminate the offset of the circuit from the envelope information.
3, the data cut 43 passes through the pulsed data 131 according to the envelope information from which the offset has been removed.
A method of increasing the quality of data stored on a storage carrier by increasing the quality of data stored on the storage carrier by providing a circuit for modulating the stop in the reproduction circuit as shown in FIG. Can be realized.

【0038】以下本発明の第5の実施例について図面を
参照しながら説明する。図6は本発明の第5の実施例を
示す記録情報のチェック回路のブロック図である。
Hereinafter, a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 6 is a block diagram of a recording information check circuit according to a fifth embodiment of the present invention.

【0039】図1と異なるのは、包絡線検出回路2の出
力201はA/D変換出回路61に入りその出力信号6
11が包絡線強調演算回路63にはいる。A/D変換回
路61はサンプリングタイミング発生回路62により発
生されるタイミングで包絡線検出回路2より得られる包
絡線情報信号201をA/D変換するように回路を構成
した点である。
The difference from FIG. 1 is that the output 201 of the envelope detection circuit 2 enters the A / D conversion output circuit 61 and its output signal 6
11 enters the envelope emphasis calculation circuit 63. The A / D conversion circuit 61 is configured such that the envelope information signal 201 obtained from the envelope detection circuit 2 is A / D-converted at the timing generated by the sampling timing generation circuit 62.

【0040】以上のように構成された記録信号のチェッ
ク回路について、以下その動作を説明する。
The operation of the recording signal check circuit configured as described above will be described below.

【0041】アナログ信号処理回路1の出力101を包
絡線検出回路2と変調回路64に供給し、包絡線検出回
路2の出力よりA/D変換回路61によって再生信号の
変動を検出し、サンプリングタイミング発生回路62よ
り発生されるタイミングでその包絡線情報信号201を
A/D変換しその出力を包絡線強調演算回路63で強調
してアッテネータなどによってディジタル情報によって
振幅変調などの変調を行なう変調回路64に入力する。
変調回路64では包絡線強調演算回路63の出力でアナ
ログ信号処理回路1の出力信号101を変調しパルス化
回路13に入力する。その信号641をパルス化回路1
3によりパルス化出力131に変換し、デコーダ/制御
回路8により上位装置に送る情報に変換される。以上の
ように本実施例によれば、包絡線検出回路2と、A/D
変換回路61と、サンプリングタイミング発生回路62
と、包絡線強調演算回路63と、変調回路64を図6の
様に再生回路の中に設けることにより、記憶担体上に記
憶されたデータの質をより高いものにして再生のマージ
ンを上げるという方法を実現することができる。
The output 101 of the analog signal processing circuit 1 is supplied to the envelope detection circuit 2 and the modulation circuit 64, and the output of the envelope detection circuit 2 detects the fluctuation of the reproduction signal by the A / D conversion circuit 61 and the sampling timing. A modulation circuit 64 performs A / D conversion of the envelope information signal 201 at the timing generated by the generation circuit 62 and emphasizes the output of the envelope information signal 201 by an envelope emphasis calculation circuit 63 to perform modulation such as amplitude modulation by digital information using an attenuator or the like. To enter.
The modulation circuit 64 modulates the output signal 101 of the analog signal processing circuit 1 with the output of the envelope emphasis calculation circuit 63 and inputs the modulated signal to the pulsing circuit 13. The signal 641 is converted to a pulse
The signal is converted into a pulsed output 131 by 3 and is converted by the decoder / control circuit 8 into information to be sent to a higher-level device. As described above, according to the present embodiment, the envelope detection circuit 2 and the A / D
Conversion circuit 61 and sampling timing generation circuit 62
By providing the envelope emphasis calculation circuit 63 and the modulation circuit 64 in the reproduction circuit as shown in FIG. 6, the quality of data stored on the storage carrier can be made higher to increase the reproduction margin. The method can be realized.

【0042】以上説明したように、本発明の記録信号の
チェック回路は、記憶担体上に情報を記録し、または記
録されている情報を再生するピックアップと、ピックア
ップにより電気量に変換された信号を処理するアナログ
信号処理回路と、アナログ信号処理回路から出力された
再生信号の包絡線を検出する包絡線検出回路と、前記包
絡線検出回路の出力の変化を検出する変動検出回路と、
前記変動検出回路によって検出された出力を強調する包
絡線強調回路と、前記包絡線強調回路によって得られた
信号で再生信号を変調する再生信号変調回路を備え、ま
たは、変動検出回路によって検出された信号より、変化
のタイミング出力を検出するタイミング検出回路と、前
記タイミング検出回路によって得られたタイミングから
任意の時間のゲートをつくるゲート生成回路と、ゲート
生成回路によって得られた信号により再生信号を停止さ
せる停止回路を備え、または、包絡線検出回路の出力を
ディジタル値に変換するA/D変換回路と、変換された
ディジタル信号を基準となるレベルと比較するレベル比
較回路と、レベル比較回路の出力により任意の時間のゲ
ート信号を発生させるゲート発生回路と、ゲート発生回
路の出力により信号の再生を不能にするデータカットを
備え、または、包絡線検出回路から出力される信号の初
期値をオフセットとして前記A/D変換回路で変換され
た値を保持しているオフセットレベル記憶回路と、信号
の再生時に前記包絡線検出回路から出力される信号を前
記A/D変換回路でディジタル値に変換されたディジタ
ル信号に対し前記オフセットレベル記憶回路に記憶され
ている信号と演算を行うオフセット演算回路を備え、再
生されたアナログ信号の変化を検出し、デコーダ及び制
御系に供給するデータを変調させることによりデータエ
ラーを拡大し、見かけ上データの質を下げ、上位装置側
でエラーが発生し易くなるようにする。
As described above, the recording signal check circuit of the present invention includes a pickup for recording information on a storage carrier or reproducing the recorded information, and a signal converted into an electric quantity by the pickup. An analog signal processing circuit for processing, an envelope detection circuit for detecting an envelope of a reproduction signal output from the analog signal processing circuit, a fluctuation detection circuit for detecting a change in an output of the envelope detection circuit,
An envelope enhancement circuit that enhances the output detected by the fluctuation detection circuit, and a reproduction signal modulation circuit that modulates a reproduction signal with a signal obtained by the envelope enhancement circuit, or is detected by the fluctuation detection circuit. A timing detection circuit for detecting a change timing output from a signal, a gate generation circuit for forming a gate at an arbitrary time from the timing obtained by the timing detection circuit, and a reproduction signal stopped by a signal obtained by the gate generation circuit An A / D conversion circuit for converting the output of the envelope detection circuit into a digital value, a level comparison circuit for comparing the converted digital signal with a reference level, and an output of the level comparison circuit A gate generation circuit that generates a gate signal at an arbitrary time according to An offset level storage circuit comprising a data cut that disables reproduction of the data, or holding a value converted by the A / D conversion circuit using an initial value of a signal output from the envelope detection circuit as an offset; An offset operation circuit for performing an operation on a digital signal obtained by converting a signal output from the envelope detection circuit into a digital value by the A / D conversion circuit at the time of signal reproduction with a signal stored in the offset level storage circuit Detects a change in the reproduced analog signal, modulates data supplied to a decoder and a control system, expands data errors, apparently degrades data quality, and easily causes errors on the host device side. To be.

【0043】このようにすることによって、厳しい条件
でも再生が可能となった場合のみ記録が完了したことに
なるので記録時の信号の質を高めることができ、通常の
再生の時にマージンを大幅に広げることが可能となる。
By doing so, the recording is completed only when reproduction becomes possible even under severe conditions, so that the quality of the signal at the time of recording can be improved, and the margin during normal reproduction can be greatly increased. It becomes possible to spread.

【0044】なお実施例では、光学的な記憶担体に情報
を記録する場合について述べたが、媒体の種類に関係な
く、磁気的な媒体やその他の記録媒体についても応用で
きるものである。さらに、情報通信手段などにおいて
も、主要情報を送受信する前に、テスト情報を送受信
し、電送経路状態の確認を実施する場合などへの応用も
可能な技術である。
In the embodiment, the case where information is recorded on the optical storage medium has been described. However, the present invention can be applied to a magnetic medium or another recording medium regardless of the type of the medium. In addition, this technique is also applicable to information communication means and the like, in which test information is transmitted and received before transmission and reception of main information and the state of a transmission path is confirmed.

【0045】[0045]

【発明の効果】以上説明したように、本発明の記録信号
のチェック回路は、記憶担体上に情報を記録し、または
記録されている情報信号の包絡線を検出し、強調した
後、強調された包絡線信号を基に振幅方向、時間軸方向
に再生信号を変調または、断続しデコーダ及び制御系に
供給することによりデータエラーを拡大し、見かけ上デ
ータの質を下げ、上位装置側でエラーが発生し易くなる
ようにするという構成を備え、厳しい条件でも再生が可
能となった場合のみ記録が完了したことになるので記録
時の信号の質を高めることができ、通常の再生の時に環
境変化や時間経過後の読み取りマージンを大幅に広げる
ことが可能となるものである。
As described above, the recording signal check circuit of the present invention records information on a storage carrier, or detects and enhances the envelope of the recorded information signal, and then enhances the signal. The data error is enlarged by modulating or intermittently reproducing the reproduction signal in the amplitude direction and the time axis direction based on the envelope signal and supplying it to the decoder and control system. The recording is completed only when playback is possible even under severe conditions, so that the quality of the signal at the time of recording can be improved. The reading margin after the change or the lapse of time can be greatly expanded.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例にかかる記録信号のチェック
回路のブロック図
FIG. 1 is a block diagram of a recording signal check circuit according to an embodiment of the present invention.

【図2】本発明の第2の実施例にかかる記録信号のチェ
ック回路のブロック図
FIG. 2 is a block diagram of a recording signal check circuit according to a second embodiment of the present invention;

【図3】本発明の第2の実施例にかかる記録信号のチェ
ック回路の信号波形図
FIG. 3 is a signal waveform diagram of a recording signal check circuit according to a second embodiment of the present invention.

【図4】本発明の第3の実施例にかかる記録信号のチェ
ック回路のブロック図
FIG. 4 is a block diagram of a recording signal check circuit according to a third embodiment of the present invention;

【図5】本発明の第4の実施例にかかる記録信号のチェ
ック回路のブロック図
FIG. 5 is a block diagram of a recording signal check circuit according to a fourth embodiment of the present invention.

【図6】本発明の第5の実施例にかかる記録信号のチェ
ック回路のブロック図
FIG. 6 is a block diagram of a recording signal check circuit according to a fifth embodiment of the present invention.

【図7】従来の再生回路のブロック図FIG. 7 is a block diagram of a conventional reproducing circuit.

【符号の説明】[Explanation of symbols]

1 アナログ信号回路 2 包絡線検出回路 3 変動検出回路 4 タイミング検出回路 5 ゲート生成回路 6 データカット回路 7 デコーダ/制御系 8 デコーダ/制御回路 11 記憶担体 12 ピックアップ 13 パルス化回路 21 包絡線強調回路 22 再生信号変調回路 31 A/D変換回路 32 レベル比較回路 33 ゲート発生回路 34 データカット 41 オフセットレベル記憶回路 42 オフセット演算回路 43 データカット 51 記憶担体 52 ピックアップ 53 アナログ信号処理回路 54 パルス化回路 55 デコーダ/制御系 56 記録制御回路 61 A/D変換回路 62 サンプリングタイミング発生回路 63 包絡線強調演算回路 64 変調回路 DESCRIPTION OF SYMBOLS 1 Analog signal circuit 2 Envelope detection circuit 3 Fluctuation detection circuit 4 Timing detection circuit 5 Gate generation circuit 6 Data cut circuit 7 Decoder / control system 8 Decoder / control circuit 11 Storage carrier 12 Pickup 13 Pulsing circuit 21 Envelope enhancement circuit 22 Reproduction signal modulation circuit 31 A / D conversion circuit 32 Level comparison circuit 33 Gate generation circuit 34 Data cut 41 Offset level storage circuit 42 Offset operation circuit 43 Data cut 51 Storage carrier 52 Pickup 53 Analog signal processing circuit 54 Pulse conversion circuit 55 Decoder / Control system 56 Recording control circuit 61 A / D conversion circuit 62 Sampling timing generation circuit 63 Envelope enhancement arithmetic circuit 64 Modulation circuit

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 記憶担体上に情報を記録し、または再生
するピックアップを有し、ピックアップからの再生信号
を電気量に変換しデータを再生する情報記憶装置におい
て、再生信号の包絡線を検出する包絡線検出手段と、前
記包絡線検出手段の出力の変化を検出する変動検出手段
と、前記変動検出手段によって検出された出力を強調す
る包絡線強調手段と、前記包絡線強調手段によってえら
れた信号により再生信号を変調する再生信号変調手段
を含むことを特徴とする記録信号のチェック回路。
1. An information storage device having a pickup for recording or reproducing information on a storage carrier and converting a reproduction signal from the pickup into an electric quantity and reproducing data, detects an envelope of the reproduction signal. Envelope detection means, variation detection means for detecting a change in the output of the envelope detection means, envelope enhancement means for enhancing the output detected by the variation detection means, and the envelope enhancement means. check circuit of a recording signal, characterized in that it comprises a <br/> a reproduction signal modulation means for modulating the reproduction signal by the signal.
【請求項2】 記憶担体上に情報を記録し、または再生
するピックアップを有し、ピックアップからの再生信号
を電気量に変換しデータを再生する情報記憶装置におい
て、再生信号の包絡線を検出する包絡線検出手段と、前
記包絡線検出手段の出力の変化を検出する変動検出手段
と、前記変動検出手段によって検出された信号より、変
化のタイミング出力を検出するタイミング検出手段と、
前記タイミング検出手段によってえられたタイミングか
ら任意の時間のゲートをつくるゲート生成手段と、前記
ゲート生成手段によって得られた信号により再生信号を
任意時間停止させる停止手段を含むことを特徴とする
記録信号のチェック回路。
2. An information storage device having a pickup for recording or reproducing information on a storage carrier and converting a reproduction signal from the pickup into an electric quantity and reproducing data, detects an envelope of the reproduction signal. Envelope detection means, fluctuation detection means for detecting a change in the output of the envelope detection means, and a timing detection means for detecting a change timing output from a signal detected by the fluctuation detection means,
A recording method comprising: a gate generating means for forming a gate at an arbitrary time from the timing obtained by the timing detecting means; and a stopping means for stopping a reproduction signal for an arbitrary time by a signal obtained by the gate generating means. Signal check circuit.
【請求項3】 包絡線検出手段から出力されるアナログ
信号をディジタル信号に変換するA/D変換手段と、変
換されたディジタル信号を基準となるレベルと比較する
レベル比較手段と、レベル比較手段の出力により任意の
時間のゲート信号を発生させるゲート発生手段と、ゲー
ト発生手段の出力により信号の再生を不能にする再生制
御手段を含むことを特徴とする請求項1記載の記録信
号のチェック回路。
3. An analog-to-digital (A / D) converter for converting an analog signal output from an envelope detector to a digital signal, a level comparator for comparing the converted digital signal with a reference level, and a level comparator. a gate generating means for generating a gate signal of an arbitrary time by the output, check circuit of claim 1 recording signal, wherein the includes a reproduction control means for disabling the reproduction of the signal by the output of the gate generating means .
【請求項4】 記憶担体上に情報を記録し、または再生
するピックアップを有し、ピックアップからの再生信号
を電気量に変換しデータを再生する情報記憶装置におい
て、再生信号の包絡線を検出する包絡線検出手段と、前
記包絡線検出手段から出力される信号の初期値をオフセ
ットとして前記A/D変換手段で変換された値を保持し
ているオフセットレベル記憶手段と、信号の再生時に前
記包絡線検出手段から出力される信号を前記A/D変換
手段でディジタル値に変換されたディジタル信号に対し
前記オフセットレベル記憶手段に記憶されている信号と
演算を行うオフセット演算手段と、前記オフセット演算
手段の出力を基準となるレベルと比較するレベル比較手
段と、レベル比較手段の出力により任意の時間のゲート
信号を発生させるゲート発生手段と、ゲート発生手段の
出力により信号の再生を不能にする再生制御手段とを有
することを特徴とする記録信号のチェック回路。
4. An information storage device having a pickup for recording or reproducing information on a storage carrier and converting a reproduction signal from the pickup into an electric quantity and reproducing data, detects an envelope of the reproduction signal. Envelope detection means; offset level storage means for holding a value converted by the A / D conversion means using an initial value of a signal output from the envelope detection means as an offset; Offset calculation means for calculating a digital signal obtained by converting a signal output from the line detection means into a digital value by the A / D conversion means with a signal stored in the offset level storage means;
A level comparator that compares the output of the means with a reference level
Stage and gate at any time by the output of the level comparison means
A gate generating means for generating a signal;
A recording signal check circuit , comprising: reproduction control means for disabling reproduction of a signal by an output .
【請求項5】 包絡線検出手段から出力される信号を任
意の時間でサンプリングするサンプリングタイミング発
生手段と前記サンプリングタイミング発生手段からの出
力をディジタル信号に変換するA/D変換手段と、変換
されたディジタル信号を基準となるレベルと比較するレ
ベル比較手段と、レベル比較手段の出力により信号の再
生を不能にする再生制御手段を含むことを特徴とする
請求項1記載の記録信号のチェック回路。
5. A sampling timing generating means for sampling a signal output from an envelope detecting means at an arbitrary time, an A / D converting means for converting an output from said sampling timing generating means into a digital signal, and a level comparing means for comparing the level of a reference digital signal, check circuit of a recording signal according to claim 1, comprising a reproduction control means for disabling the reproduction of the signal by the output of the level comparing means.
【請求項6】 包絡線検出手段のレベル変化が一定以上
の時、変動検出手段がタイミング出力を出すことを特徴
とする請求項2記載の記録信号のチェック回路。
6. The recording signal check circuit according to claim 2, wherein the fluctuation detection means outputs a timing output when the level change of the envelope detection means is equal to or more than a certain level.
【請求項7】 包絡線検出手段の変化率が一定以上の
時、変動検出手段がタイミング出力を出すことを特徴と
する請求項2記載の記録信号のチェック回路。
7. The recording signal check circuit according to claim 2, wherein the fluctuation detecting means outputs a timing output when the rate of change of the envelope detecting means is equal to or higher than a predetermined value.
JP4255492A 1992-02-28 1992-02-28 Recording signal check circuit Expired - Fee Related JP2755017B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4255492A JP2755017B2 (en) 1992-02-28 1992-02-28 Recording signal check circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4255492A JP2755017B2 (en) 1992-02-28 1992-02-28 Recording signal check circuit

Publications (2)

Publication Number Publication Date
JPH05242659A JPH05242659A (en) 1993-09-21
JP2755017B2 true JP2755017B2 (en) 1998-05-20

Family

ID=12639273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4255492A Expired - Fee Related JP2755017B2 (en) 1992-02-28 1992-02-28 Recording signal check circuit

Country Status (1)

Country Link
JP (1) JP2755017B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007280571A (en) 2006-04-12 2007-10-25 Hitachi Ltd Optical disk device and reproduction signal processing method

Also Published As

Publication number Publication date
JPH05242659A (en) 1993-09-21

Similar Documents

Publication Publication Date Title
KR900008413B1 (en) Circuit arrangement for converting an information signal into a rectargnlar signal
US5057946A (en) Magnetic disk drive apparatus
JP2755017B2 (en) Recording signal check circuit
US6160779A (en) Information recording and reproducing device and method
JPH05198100A (en) Information recording and reproduction device using optical recording medium
JP3286025B2 (en) Digital signal detection circuit
JP2598146B2 (en) Optical information recording / reproducing method
JP3439680B2 (en) Digital modulation circuit
JPH03228227A (en) Optical information recording system
JPS6275976A (en) Information recording and reproducing device
KR100333334B1 (en) Apparatus for Reproducing Signal Amplitude Level and Disc Drive System Including It
US6680885B2 (en) Optical disc system for efficiently controlling sled motor thereof
KR100300953B1 (en) Device for recording/reproducing digital data and method therefor
KR100243175B1 (en) Disc reproducer
JPS5850612A (en) Automatic equalization circuit
KR100234240B1 (en) Reproduction equalizing circuit in a photo disc recording and reproducing apparatus
JPH10302398A (en) Recorded signal reproducing method and optical disk device using it
JPH0258733A (en) Optical information reproducing device
JP2870060B2 (en) Encoding method
KR0179252B1 (en) Self diagnosis circuit in screen record reproduction device
JPS58114317A (en) Reader of digital modulated signal
JPH01155559A (en) Data storage device
JPH07272412A (en) Information recorder
JP2002319231A (en) Optical information recording and reproducing device
JPH0589476A (en) Information reproducing device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20080306

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20090306

LAPS Cancellation because of no payment of annual fees