JPH0444849B2 - - Google Patents

Info

Publication number
JPH0444849B2
JPH0444849B2 JP58236385A JP23638583A JPH0444849B2 JP H0444849 B2 JPH0444849 B2 JP H0444849B2 JP 58236385 A JP58236385 A JP 58236385A JP 23638583 A JP23638583 A JP 23638583A JP H0444849 B2 JPH0444849 B2 JP H0444849B2
Authority
JP
Japan
Prior art keywords
analog
digital
random number
converter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58236385A
Other languages
Japanese (ja)
Other versions
JPS60128719A (en
Inventor
Mineshiro Nishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP23638583A priority Critical patent/JPS60128719A/en
Publication of JPS60128719A publication Critical patent/JPS60128719A/en
Publication of JPH0444849B2 publication Critical patent/JPH0444849B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はデイジタル信号をアナログ信号に変換
するデイジタルアナログ変換器に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a digital-to-analog converter that converts a digital signal into an analog signal.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

2進符号等のデイジタル信号をそれに対応した
アナログ信号に変換するデイジタルアナログ変換
器(以下D/Aコンバータと称す)の基本回路を
例えば4ビツトのデイジタル信号がアナログ信号
に変換される場合について第1図を参照して説明
する。同図においてS3〜S0は2進符号の各ビツト
の状態が1ならば電源E3側にはいり0ならば接
地側にはいるアナログスイツチである。R3〜R0
は各アナログスイツチS3〜S0にそれぞれ直列に接
続された抵抗であり、抵抗R3の抵抗値をRとす
ると、抵抗R2,R1,R0の抵抗値はそれぞれ2R,
2R,23Rとなる。演算回路1は各抵抗値から
の出力を加算してアナログ信号として出力V0
得る。
The basic circuit of a digital-to-analog converter (hereinafter referred to as a D/A converter) that converts a digital signal such as a binary code into an analog signal corresponding to the digital signal is explained in the first part for the case where, for example, a 4-bit digital signal is converted to an analog signal. This will be explained with reference to the figures. In the figure, S3 to S0 are analog switches that are connected to the power source E3 side if the state of each bit of the binary code is 1, and are connected to the ground side if the state is 0. R3R0
are resistors connected in series to each analog switch S 3 to S 0 , and if the resistance value of resistor R 3 is R, the resistance values of resistors R 2 , R 1 , and R 0 are 2R, respectively.
2 2 R, 2 3 R. The arithmetic circuit 1 adds the outputs from each resistance value to obtain an output V 0 as an analog signal.

特殊な非線形入出力特性を目的とするものでは
ない通常のD/Aコンバータにおいて4ビツトの
デイジタル入力信号に対応したアナログ出力信号
の入出力特性は第2図に示すように理想的には直
線的とならなければならない。
In a normal D/A converter that is not intended for special nonlinear input/output characteristics, the input/output characteristics of an analog output signal corresponding to a 4-bit digital input signal are ideally linear as shown in Figure 2. must be.

しかしながら、実際のD/Aコンバータでは抵
抗R3〜R0を構成する抵抗ラダー回路の抵抗値精
度やアナログスイツチのオン抵抗のバラツキ等に
よつて前記入出力特性は完全な直線とはならず、
第3図に示すような直線から多少離れた非直線性
の入出力特性となる。この非直線性特性には2種
類あり、D/Aコンバータメーカーの通常のカタ
ログ/性能表等ではそれぞれ積分(又は総合)非
直線性(INTEGRAL NONLINEARITY)と、
微分非直線性(DIFFERENTIAL
NONLINEARITY)とに分類して記載されてい
る。積分非直線性とはいずれの入力信号に応じて
も、実際の出力信号が理想的な出力信号に対して
ある範囲内のずれにおさえられているかというこ
とで、例えば積分直線性±1/2LSB(LEAST
SIGNIFICANT BITすなわち最少デイジタル入
力差に対する平均的アナログ出力差)とあれば第
3図のa,bの直線の範囲内に出力信号が入るこ
とを保証するものである。一方、微分非直線性と
は、連続する値0−1,1−2,…n−(n+1)
といつたデイジタル入力信号に対するアナログ出
力信号値の差が通常1LSBでなければならないの
に対して、実際にどれだけずれるかを示す特性で
ある。
However, in an actual D/A converter, the input/output characteristics are not perfectly linear due to the resistance value accuracy of the resistor ladder circuit that constitutes the resistors R 3 to R 0 and variations in the on-resistance of the analog switch.
This results in non-linear input/output characteristics that are somewhat away from a straight line as shown in FIG. There are two types of nonlinearity characteristics, and in the regular catalogs/performance tables of D/A converter manufacturers, they are called integral (or total) nonlinearity, and
DIFFERENTIAL
NONLINEARITY). Integral nonlinearity refers to whether the actual output signal deviates from the ideal output signal within a certain range, regardless of the input signal.For example, integral linearity ±1/2 LSB (LEAST
SIGNIFICANT BIT (that is, the average analog output difference with respect to the minimum digital input difference) guarantees that the output signal falls within the range of straight lines a and b in FIG. On the other hand, differential nonlinearity refers to continuous values 0-1, 1-2,...n-(n+1)
Normally, the difference between the analog output signal value and the digital input signal must be 1 LSB, but this is a characteristic that shows how much the difference actually occurs.

このようなD/Aコンバータを介してX,Y入
力のデイジタル信号をそれぞれアナログ信号に変
換しこれを例えば陰極線管のX,Y偏向系に入力
してイメージングするような場合を考えると、微
分直線性の悪いD/Aコンバータでは均一なメツ
シユになるべき入力に対しても、規則的なメツシ
ユの近接/分離により、ライン状のアーチフアク
トが縦横に走つて非常に見苦しくなる欠点があつ
た。
If we consider the case where the X and Y input digital signals are converted into analog signals through such a D/A converter, and these are input to the X and Y deflection systems of a cathode ray tube for imaging, the differential straight line A D/A converter with poor performance has the disadvantage that, even for an input that should produce a uniform mesh, line-shaped artifacts run vertically and horizontally due to the regular proximity/separation of the meshes, resulting in an extremely unsightly appearance.

〔発明の目的〕[Purpose of the invention]

本発明は前記事情に鑑みてなされたものであ
り、複数の微分直線性の悪いD/Aコンバータを
使用しても1つのデイジタル信号に対し複数回の
D/A変換を行ない、その繰返しの内に統計的に
微分直線性が改善されて、微分非直線性の影響例
えば前記ライン状アーチフアクト等を軽減できる
デイジタルアナログ変換器を提供することを目的
とするものである。
The present invention has been made in view of the above circumstances, and even if a plurality of D/A converters with poor differential linearity are used, one digital signal is subjected to multiple D/A conversions, and one of the repetitions is It is an object of the present invention to provide a digital-to-analog converter in which the differential linearity is statistically improved and the effects of differential nonlinearity, such as the linear artifacts, can be reduced.

〔発明の概要〕[Summary of the invention]

前記目的を達成するため、本発明はアナログ変
換されるべき入力デイジタル信号と同程度のビツ
ト数からなる乱数を発生する乱数形成手段と、上
記デイジタル信号から上記乱数を減算するデイジ
タル減算手段と、このデイジタル減算手段の出力
をデイジタルアナログ変換する第1のデイジタル
アナログ変換手段と、前記乱数を直接デイジタル
アナログ変換する第2のデイジタルアナログ変換
手段と、前記第1のデイジタルアナログ変換手段
と第2のアナログ変換手段との出力をアナログ的
に加算するアナログ加算手段とを備えたことを特
徴とするものである。
In order to achieve the above object, the present invention comprises: a random number forming means for generating a random number having the same number of bits as an input digital signal to be converted into analog; a digital subtraction means for subtracting the random number from the digital signal; a first digital-to-analog conversion means for converting the output of the digital subtraction means from digital to analog; a second digital-to-analog conversion means for directly converting the random number from digital to analog; the first digital-to-analog conversion means and the second analog conversion means; The apparatus is characterized in that it includes an analog addition means for adding the outputs of the output and the output means in an analog manner.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を図面を参照して説明
する。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第4図は本発明のD/Aコンバータの一実施例
を示すブロツク図である。同図において、入力端
子2から入力されたアナログ変換されるべきnビ
ツトのデイジタル信号は第1のラツチ回路3へ転
送される。擬似乱数発生器4は前記デイジタル信
号と同程度のビツト数例えばnビツトの擬似乱数
を発生し第2のラツチ回路5へ転送する。なおこ
の擬似乱数発生器4は周知のシフトレジスタ、エ
クスクルシブOR、OR回路等により実現可能で
ある。ストローブ入力端子6から出力されるスト
ローブ信号は第1、第2のラツチ回路3,5のク
ロツク端子へ入力され、このストローブ信号が入
力される毎に第1、第2のラツチ回路3,5にラ
ツチされているデイジタル信号及び乱数はデイジ
タル減算手段7へ転送される。このデイジタル減
算手段7はデイジタル信号から乱数を減算処理
し、その結果(n+1)ビツト数を有する前記第
1のデイジタルアナログ変換手段たる第1のD/
Aコンバータ8へ転送する。又、同様に前記スト
ローブ信号が入力される毎に第2のラツチ回路5
は乱数をnビツト数を有する前記第2のデイジタ
ルアナログ変換手段たる第2のD/Aコンバータ
9へ転送する。第1のD/Aコンバータ8でアナ
ログに変換されたデイジタル信号と乱数との差及
び第2のD/Aコンバータ9でアナログに変換さ
れた乱数はアナログ加算手段10でアナログ的に
加算され、アナログ信号として出力される。尚、
前記擬似乱数発生器4と第2のラツチ回路5とで
乱数形成手段15を構成している。
FIG. 4 is a block diagram showing an embodiment of the D/A converter of the present invention. In the figure, an n-bit digital signal input from an input terminal 2 and to be converted into an analog signal is transferred to a first latch circuit 3. The pseudo-random number generator 4 generates a pseudo-random number with the same number of bits as the digital signal, for example n bits, and transfers it to the second latch circuit 5. Note that this pseudo-random number generator 4 can be realized by a well-known shift register, exclusive OR, OR circuit, etc. The strobe signal output from the strobe input terminal 6 is input to the clock terminals of the first and second latch circuits 3 and 5, and each time this strobe signal is input, the strobe signal is input to the first and second latch circuits 3 and 5. The latched digital signal and random number are transferred to digital subtraction means 7. This digital subtraction means 7 subtracts a random number from the digital signal, and as a result, the first D/A, which is the first digital to analog conversion means, has (n+1) bits.
Transfer to A converter 8. Similarly, the second latch circuit 5 is activated every time the strobe signal is input.
transfers the random number to the second D/A converter 9, which is the second digital-to-analog conversion means, having an n-bit number. The difference between the digital signal converted to analog by the first D/A converter 8 and the random number and the random number converted to analog by the second D/A converter 9 are added in an analog manner by analog adding means 10, Output as a signal. still,
The pseudo random number generator 4 and the second latch circuit 5 constitute a random number generating means 15.

以上によつて構成される本発明の作用を詳述す
る。
The operation of the present invention constructed as described above will be explained in detail.

アナログ変換されるべき入力端子2からのデイ
ジタル信号は第1のラツチ回路3でラツチされこ
の出力をIとする。上記デイジタル信号と同程度
のビツト数を有する擬似乱数も第2のラツチ回路
5でラツチされこの出力をRとする。ストローブ
信号は入力されたデイジタル信号をD/A変換す
るか否かを制御する信号であり、このストローブ
信号が第1、第2のラツチ回路3,5へ入力され
る毎に第1のラツチ回路3はIを、第2のラツチ
回路5はRを出力する。デイジタル減算手段7は
デイジタル信号Iから乱数Rをデイジタル的に減
算する。この際、デイジタル信号Iと乱数Rはn
ビツトであるため、(I−R)の値は−(2n−1)
〜(2n−1)までの値となる。これは(n+1)
ビツトの数として表わされるため、デイジタル減
算手段7の出力は(n+1)ビツト数を有する第
1のD/Aコンバータ8でアナログに変換され
る。この第1のD/Aコンバータ8の出力は非直
線性特性を除いて(I−R)に基本的には比例す
る出力となり、その出力O1はD/Aコンバータ
の型により異なるが、通常、ゲインα1とオフセツ
ト電圧β1により、 O1=α1(I−R)+β1 ……(1) として表わされる。
A digital signal from the input terminal 2 to be converted into an analog signal is latched by a first latch circuit 3, and its output is designated as I. A pseudorandom number having the same number of bits as the digital signal is also latched by the second latch circuit 5, and its output is designated as R. The strobe signal is a signal that controls whether or not to D/A convert the input digital signal, and each time this strobe signal is input to the first and second latch circuits 3 and 5, the first latch circuit 3 outputs I, and the second latch circuit 5 outputs R. Digital subtraction means 7 digitally subtracts random number R from digital signal I. At this time, the digital signal I and random number R are n
Since it is a bit, the value of (IR) is -(2 n -1)
The value is up to (2 n −1). This is (n+1)
Since it is expressed as a number of bits, the output of the digital subtraction means 7 is converted into analog by a first D/A converter 8 having a number of (n+1) bits. The output of this first D/A converter 8 is basically an output proportional to (I-R) except for nonlinear characteristics, and the output O1 varies depending on the type of D/A converter, but usually , gain α 1 and offset voltage β 1 , it is expressed as O 11 (IR)+β 1 (1).

一方、第2のラツチ回路5を介して擬似乱数R
のみを入力した第2のD/Aコンバータ9はRを
アナログに変換し、基本的にRに比例した出力と
なり、その出力O2はゲインα2とオフセツト電圧
β2により、 O2=α2R+β2 ……(2) として表わされる。
On the other hand, through the second latch circuit 5, the pseudo-random number R
The second D/A converter 9, which receives only the input voltage, converts R into analog, and basically outputs an output proportional to R, and its output O 2 has a gain α 2 and an offset voltage β 2 , so that O 2 = α 2 It is expressed as R+β 2 ...(2).

これら出力O1とO2はアナログ加算手段10に
より加算されるがそのゲインαと(1),(2)式よりア
ナログ加算手段10の出力O3は O3=(α/α1)O1+(α/α2)O2 −(α/α1β1+α/α2β2)=αI……(3) となる。
These outputs O 1 and O 2 are added by the analog addition means 10, and from the gain α and equations (1) and (2), the output O 3 of the analog addition means 10 is O 3 = (α/α 1 ) O 1 +(α/α 2 )O 2 −(α/α 1 β 1 +α/α 2 β 2 )=αI...(3).

この(3)式より、アナログ変換されるべきデイジ
タル信号を乱数形成手段15から発生する乱数で
減算し、第1のD/Aコンバータ8によるアナロ
グ変換後の出力をわざとずらして、再び第2の
D/Aコンバータ9によりアナログ変換された同
値の乱数を加算することによつて、演算処理した
乱数を含まないアナログ信号を得ることが可能と
なる。このため、同じ値のデイジタル信号に対し
て複数の乱数を演算処理して、複数回のアナログ
変換を行なえば、第1、第2のD/Aコンバータ
8,9が必ずしも理想的でなくとも、繰返しのア
ナログ変換の平均値をとれば、ほぼ理想のポイン
トに近づき、統計的に微分非直線性の影響を軽減
することが可能となる。
From this equation (3), the digital signal to be analog converted is subtracted by the random number generated from the random number forming means 15, the output after analog conversion by the first D/A converter 8 is intentionally shifted, and the second By adding the random numbers of the same value converted into analog by the D/A converter 9, it is possible to obtain an analog signal that does not include the processed random numbers. Therefore, if multiple random numbers are processed for the same value digital signal and analog conversion is performed multiple times, even if the first and second D/A converters 8 and 9 are not necessarily ideal, If the average value of repeated analog conversions is taken, the value approaches the ideal point, and it becomes possible to statistically reduce the influence of differential nonlinearity.

本発明は前記実施例に限定されるものではな
く、本発明の要旨の範囲内で種々の変形例を包含
することは言うまでもない。
It goes without saying that the present invention is not limited to the embodiments described above, and includes various modifications within the scope of the gist of the present invention.

例えば第5図に示す構成としても良い。すなわ
ち、前記乱数形成手段15の代りに次のような乱
数形成手段15′を構成している。すなわち、擬
似乱数発生器4に代えてアナログ乱数発生器11
又は三角波発生器等を使用し、アナログによる乱
数を発生させ、その乱数をサンプルホールド器1
2で一時ホールドし、前記ストローブ信号がタイ
ミング回路13を介してこのサンプルホールド器
12へ入力される毎にこのアナログによる乱数は
前記アナログデイジタル変換器たるA/Dコンバ
ータ14でデイジタルに変換された後前記デイジ
タル減算手段7へ転送される。又、サンプルホー
ルド器12の出力であるアナログによる乱数はそ
のまま前記アナログ加算手段10へ転送され前記
第1のD/Aコンバータ8の出力と加算される。
このように、乱数形成手段としてアナログ回路も
使用できる。
For example, the configuration shown in FIG. 5 may be used. That is, in place of the random number forming means 15, the following random number forming means 15' is constructed. That is, the analog random number generator 11 is used instead of the pseudo random number generator 4.
Alternatively, use a triangular wave generator, etc. to generate analog random numbers, and send the random numbers to sample and hold device 1.
2, and each time the strobe signal is input to the sample-and-hold device 12 via the timing circuit 13, this analog random number is converted into a digital value by the A/D converter 14, which is the analog-to-digital converter. It is transferred to the digital subtraction means 7. Further, the analog random number output from the sample and hold device 12 is directly transferred to the analog addition means 10 and added to the output of the first D/A converter 8.
In this way, an analog circuit can also be used as a random number generating means.

〔発明の効果〕〔Effect of the invention〕

以上詳述したように、本発明によると、複数の
微分直線性の悪いD/Aコンバータを使用して
も、1つのデイジタル信号に対し複数回のD/A
変換を行ない、その繰り返しの内に統計的に微分
直線性が改善されて、微分非直線性の影響例えば
前記ライン状アーチフアクト等の軽減を図れるデ
イジタルアナログ変換器を提供できる。
As detailed above, according to the present invention, even if a plurality of D/A converters with poor differential linearity are used, one digital signal can be subjected to multiple D/A converters.
It is possible to provide a digital-to-analog converter in which the differential linearity is statistically improved through repetition of the conversion, thereby reducing the effects of differential nonlinearity, such as the linear artifacts.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は基本的なD/Aコンバータの回路図、
第2図は理想的なD/Aコンバータの入出力特性
図、第3図は従来のD/Aコンバータの入出力特
性図、第4図は本発明の一実施例であるデイジタ
ルアナログ変換器のブロツク図、第5図は本発明
の他の実施例を示すブロツク図である。 2…入力端子、4…擬似乱数発生器、7…デイ
ジタル減算手段、8…第1のデイジタル、アナロ
グ変換手段(第1のD/Aコンバータ)、9…第
2のデイジタルアナログ変換手段(第2のD/A
コンバータ)、10…アナログ加算手段、11…
アナログ乱数発生器、12…サンプルホールド
器、14…アナログデイジタル変換器(A/Dコ
ンバータ)、15,15′…乱数形成手段。
Figure 1 is a basic D/A converter circuit diagram.
FIG. 2 is an input/output characteristic diagram of an ideal D/A converter, FIG. 3 is an input/output characteristic diagram of a conventional D/A converter, and FIG. Block Diagram FIG. 5 is a block diagram showing another embodiment of the present invention. 2... Input terminal, 4... Pseudo random number generator, 7... Digital subtraction means, 8... First digital to analog conversion means (first D/A converter), 9... Second digital to analog conversion means (second D/A of
converter), 10... analog addition means, 11...
Analog random number generator, 12... Sample hold device, 14... Analog-digital converter (A/D converter), 15, 15'... Random number forming means.

Claims (1)

【特許請求の範囲】 1 アナログ変換されるべき入力デイジタル信号
と同程度のビツト数からなる乱数を発生する乱数
形成手段と、上記デイジタル信号から上記乱数を
減算するデイジタル減算手段と、このデイジタル
減算手段の出力をデイジタルアナログ変換する第
1のデイジタルアナログ変換手段と、前記乱数を
直接デイジタルアナログ変換する第2のデイジタ
ルアナログ変換手段と、前記第1のデイジタルア
ナログ変換手段と第2のアナログ変換手段との出
力をアナログ的に加算するアナログ加算手段とを
備えたことを特徴とするデイジタルアナログ変換
器。 2 前記乱数形成手段は、アナログによる乱数を
発生するアナログ乱数発生器と、この乱数をサン
プルホールドした後、アナログデイジタル変換す
るアナログデイジタル変換器とを備えたことを特
徴とする特許請求の範囲第1項記載のデイジタル
アナログ変換器。
[Scope of Claims] 1. Random number forming means for generating a random number having the same number of bits as the input digital signal to be converted into analog, digital subtraction means for subtracting the random number from the digital signal, and this digital subtraction means. a first digital-to-analog conversion means for digital-to-analog conversion of the output of the random number; a second digital-to-analog conversion means for directly converting the random number from digital to analog; A digital-to-analog converter comprising an analog addition means for adding outputs in an analog manner. 2. Claim 1, wherein the random number generating means includes an analog random number generator that generates analog random numbers, and an analog-digital converter that samples and holds the random numbers and then converts them into analog-digital data. Digital-to-analog converter as described in section.
JP23638583A 1983-12-16 1983-12-16 Digital-analog converter Granted JPS60128719A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23638583A JPS60128719A (en) 1983-12-16 1983-12-16 Digital-analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23638583A JPS60128719A (en) 1983-12-16 1983-12-16 Digital-analog converter

Publications (2)

Publication Number Publication Date
JPS60128719A JPS60128719A (en) 1985-07-09
JPH0444849B2 true JPH0444849B2 (en) 1992-07-23

Family

ID=16999992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23638583A Granted JPS60128719A (en) 1983-12-16 1983-12-16 Digital-analog converter

Country Status (1)

Country Link
JP (1) JPS60128719A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01170119A (en) * 1987-12-24 1989-07-05 Matsushita Electric Ind Co Ltd Digital/analog converter
JPH03107829U (en) * 1990-10-11 1991-11-06

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625824A (en) * 1979-08-10 1981-03-12 Mitsubishi Electric Corp Digital-analog converter
JPS5772424A (en) * 1980-10-22 1982-05-06 Komatsu Ltd Digital-analogue converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625824A (en) * 1979-08-10 1981-03-12 Mitsubishi Electric Corp Digital-analog converter
JPS5772424A (en) * 1980-10-22 1982-05-06 Komatsu Ltd Digital-analogue converter

Also Published As

Publication number Publication date
JPS60128719A (en) 1985-07-09

Similar Documents

Publication Publication Date Title
KR970005828B1 (en) Multiple analog/digital converter for pipeline structure
US4316178A (en) Digital-to-analog conversion system with compensation circuit
US4447803A (en) Offset digital dither generator
JP2010045789A (en) Analog-to-digital converter
JP2008211774A (en) Method for digitizing analog quantity, digitizing device implementing the method, and electromagnetic radiation detector integrating such device
JPH03177113A (en) Digital-to-analog converter
JPS60185430A (en) Analog-digital converter
US4855745A (en) High resolution analog-to-digital converter
JPH0444849B2 (en)
WO2019092805A1 (en) Amplification circuit and analog-to-digital conversion system having same
US10505560B2 (en) Analog-to-digital converter with noise elimination
JPS62204617A (en) High resolution analog-digital converter
JP2808260B2 (en) Analog-to-digital converter and thermal analyzer
US20030030580A1 (en) Analog to digital converter utilizing resolution enhancement
KR20010055300A (en) High speed analog digital converter using counter
JPS5914929B2 (en) Digital to analog converter
JP3101093B2 (en) Sliding scale type AD converter
KR900001070B1 (en) Propagation-type a/d converter
JP3061884B2 (en) Analog-to-digital conversion system and spectral histogram generation method
JPS57125518A (en) D-a converter
JPH0548459A (en) Analog/digital converter
JPH0685675A (en) A/d converter
JPH05122077A (en) Ad converter circuit
JPS5927619A (en) Analog-digital converter
JPH03236631A (en) Nonlinear a/d conversion circuit