JPH0443447B2

JPH0443447B2 -

Info

Publication number: JPH0443447B2
Application number: JP61123034A
Authority: JP
Inventors: Takaiwa Nakaya
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1986-05-26
Filing date: 1986-05-26
Publication date: 1992-07-16
Also published as: JPS62277814A

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、デイジタル・オーデイオ機器、通信
機器或いは測定機器等に於いて用いられるDAコ
ンバータ・システムに関するものであり、特に、
ミユーテイング機能を付加したDAコンバータ・
システムを提供するものである。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a DA converter system used in digital audio equipment, communication equipment, measuring equipment, etc., and in particular,
DA converter with muting function
system.

〈従来の技術〉従来、信号処理システムに於いてミユーテイン
グを効かす場合は、デイジタル信号処理装置（デ
イジタル信号処理IC、マイクロコンピユータ等）
よりミユーテイング・データをDAコンバータに
伝送したり、アナログ・ローパス・フイルタの出
力をスイツチ（トランジスタ等）によつてミユー
テイング・レベルに落とす処理を行つていた。<Conventional technology> Conventionally, when mutating is used in a signal processing system, a digital signal processing device (digital signal processing IC, microcomputer, etc.) is used.
The mutating data was then transmitted to the DA converter, and the output of the analog low-pass filter was lowered to the muting level using a switch (transistor, etc.).

第２図ａは前者の場合の構成図であり、１はデ
イジタル信号処理装置、２はDAコンバータ、３
はアナログ・ローパス・フイルタ、ＡはPCM信
号またはミユーテイング・データ、Ｂ，Ｃはアナ
ログ信号である。また、第２図ｂは後者の場合の
構成図であり、４はデイジタル信号処理装置、５
はDAコンバータ、６はアナログ・ローパス・フ
イルタ、７はミユーテイング・スイツチ（トラン
ジスタ、リレー等）、ＤはPCM信号、Ｅ，Ｆはア
ナログ信号、Ｇはミユーテイング制御信号、ML
はミユーテイング・レベル（V_CC／２）である。なお、ミユーテイングを効かしたときの出力アナロ
グ信号Ｃ，Ｆの波形例を第２図ｃに示す。図に於
いて、MLはミユーテイング・レベル（V_CC／２）である。また、T₁，T₂及びT₃はそれぞれミユーテ
イング・オフ期間、ミユーテイング・オン期間、
及びミユーテイング・オフ期間である。 Figure 2a is a block diagram of the former case, where 1 is a digital signal processing device, 2 is a DA converter, and 3 is a block diagram of the former case.
is an analog low-pass filter, A is a PCM signal or mutating data, and B and C are analog signals. Moreover, FIG. 2b is a block diagram in the latter case, where 4 is a digital signal processing device, 5
is a DA converter, 6 is an analog low-pass filter, 7 is a mutating switch (transistor, relay, etc.), D is a PCM signal, E and F are analog signals, G is a mutating control signal, ML
is the mutating level (V _CC /2). An example of the waveforms of the output analog signals C and F when muting is applied is shown in FIG. 2c. In the figure, ML is the mutating level (V _CC /2). In addition, T ₁ , T ₂ and T ₃ are the mutating off period, the mutating on period, and the mutating on period, respectively.
and a mutating off period.

〈発明が解決しようとする問題点〉しかしながら、上記従来の方式には以下に示す
問題点があつた。<Problems to be Solved by the Invention> However, the above conventional system has the following problems.

すなわち、信号処理装置１よりミユーテイン
グ・データをDAコンバータ２に伝送してやり、
DAコンバータの出力をミユーテイング・レベル
にする方式に於いては、ミユーテイングを信号処
理装置に依存しているので、信号処理ICの回路
規模が大きくなつたり、マイクロコンピユータの
プログラム・サイズが大きくなるため実時間処理
が出来なくなる場合もあり汎用性が無い。また、
第２図ｂに示すようなミユーテイング・スイツチ
によつてミユーテイングを効かす方式に於いて
は、外付けスイツチが必要であり、コストアツプ
になると共に、スイツチング・ノイズも問題とな
る。 That is, the mutating data is transmitted from the signal processing device 1 to the DA converter 2,
In the method of setting the output of the DA converter to the mutating level, the mutating depends on the signal processing device, so the circuit size of the signal processing IC becomes large and the program size of the microcomputer becomes large, making it difficult to implement. It may not be able to process time, so it is not versatile. Also,
In the system in which muting is effected by a muting switch as shown in FIG. 2b, an external switch is required, which increases the cost and also poses a problem of switching noise.

本発明は上記従来の問題点を解決することを目
的としているものである。 The present invention aims to solve the above-mentioned conventional problems.

〈問題点を解決するための手段〉パルス密度変調（PDM）方式のDAコンバー
タ自体にミユーテイング機能を付加する。すなわ
ち、入力PCM信号をPDM信号に変換するパルス
密度変調器と、上記PDM信号をアナログ信号に
変換するアナログ・ローパス・フイルタとを有す
るDAコンバータ・システムに於いて、ミユーテ
イング制御信号に基づき、上記PDM信号に代え
て、デユーテイ50％のパルス信号を上記アナロ
グ・ローパス・フイルタに供給する手段を設け
る。<Means to solve the problem> Add a muting function to the pulse density modulation (PDM) DA converter itself. That is, in a DA converter system that includes a pulse density modulator that converts an input PCM signal to a PDM signal and an analog low-pass filter that converts the PDM signal to an analog signal, the PDM signal is In place of the signal, means is provided for supplying a pulse signal with a duty of 50% to the analog low-pass filter.

〈実施例〉以下、実施例に基づいて本発明を詳細に説明す
る。<Examples> Hereinafter, the present invention will be described in detail based on Examples.

第１図に示すように、本発明に係るDAコンバ
ータ・システム１１は、デイジタル信号処理装置
１２より供給されるPCM信号ＸをPDM信号Ｙに
変換するパルス密度変調方式DAコンバータ１１
１と、PDM信号Ｙをアナログ信号Ｚに変換する
アナログ・ローパス・フイルタ１１２とから構成
される。そして、上記パルス密度変調方式DAコ
ンバータ１１１は、ミユーテイング制御信号Ｍに
基づき、PDM信号に代えて、デユーテイ50％の
パルス信号をアナログ・ローパス・フイルタ１１
２に供給する回路手段を内蔵する。 As shown in FIG. 1, a DA converter system 11 according to the present invention includes a pulse density modulation type DA converter 11 that converts a PCM signal X supplied from a digital signal processing device 12 into a PDM signal Y.
1 and an analog low-pass filter 112 that converts the PDM signal Y into an analog signal Z. Based on the mutating control signal M, the pulse density modulation type DA converter 111 transmits a 50% duty pulse signal to the analog low-pass filter 11 instead of the PDM signal.
2. It has a built-in circuit means for supplying the same.

まず、上記パルス密度変調方式DAコンバータ
１１１に内蔵されるパルス密度変調器について説
明する。 First, the pulse density modulator built in the pulse density modulation type DA converter 111 will be explained.

第３図は同変調器の一例の内部回路構成図であ
る。 FIG. 3 is an internal circuit configuration diagram of an example of the modulator.

図に於いて、１２１，１２２及び１２３は、ク
ロツクφによりデータの取り込みを行う遅延回路
（Ｄラツチ）、１２４及び１２５は加算器、１２６
は乗算器、１２７は加算器１２５による演算結果
の正、負に応じて０又は１を出力するコンパレー
タである。また、Ｘは16ビツトの入力PCM信号、
Ｗは１ビツトの出力PDM信号である。 In the figure, 121, 122, and 123 are delay circuits (D latches) that take in data using the clock φ, 124 and 125 are adders, and 126
127 is a multiplier, and 127 is a comparator that outputs 0 or 1 depending on whether the result of the operation by the adder 125 is positive or negative. Also, X is a 16-bit input PCM signal,
W is a 1-bit output PDM signal.

第３図の構成に於いては以下の関係が成立す
る。 In the configuration of FIG. 3, the following relationship holds true.

Ｘ＋S₁・Z^-1−Ｗ・Z^-1＝S₁ …… S₁・Z^-1＋S₂・Z^-1−2W・Z^-1＝S₂ …… Ｗ＝S₂＋Ｎ …… 上式に於いて、Ｎは１ビツトに量子化したた
めに発生するノイズである。また、Z^-1はクロツ
クφによる遅延を示す。 X+S ₁・Z ^-1 −W・Z ^-1 =S ₁ ... S ₁・Z ^-1 +S ₂・Z ^-1 −2W・Z ^-1 =S ₂ ... W=S ₂ +N ... In the above formula Here, N is noise generated due to quantization to 1 bit. Further, Z ^-1 indicates a delay due to clock φ.

上記，，式よりＷ＝Ｘ・Z^-1＋Ｎ（１−Z^-1）² …… 式に於いて、ＸにはZ^-1の係数があるが、こ
れはクロツクφの周期Ｔだけの遅延があるだけで
ノイズ分布や周波数特性には全く影響を与えな
い。すなわち、出力Ｗは入力Ｘに対してＴだけの
遅延があるが、PDM出力信号のSN比には全く無
関係であり、Ｎ（１−Z^-1）²項がノイズ成分として
表わされている。また、ノイズ成分を表わすＮ
（１−Z^-1）²項が低周波領域では０に近いため、Ｎ
（１−Z^-1）²＝０となる。このため、式は低周波
領域ではSN比が非常に良いモデル式であること
を示している。 From the above formula, W=X・Z ^-1 +N(1-Z ^-1 ) ² ... In the formula, X has a coefficient of Z ^-1 , but this is a delay of the period T of the clock φ. It does not affect the noise distribution or frequency characteristics at all. In ^other words, although the output W has ^a delay of T with respect to the input . Also, N representing the noise component
(1-Z ^-1 ) Since ^{the second} term is close to 0 in the low frequency region, N
(1−Z ⁻¹ ) ² =0. Therefore, the formula shows that it is a model formula with a very good signal-to-noise ratio in the low frequency region.

PDM出力信号Ｗの例を第４図に示す。この
PDM信号をアナログ・ローパス・フイルタに通
すことにより、アナログ信号Ｚへと変換される
（第５図参照）。 An example of the PDM output signal W is shown in FIG. this
The PDM signal is converted into an analog signal Z by passing it through an analog low-pass filter (see Figure 5).

このとき、デユーテイ50％のパルス信号がアナ
ログ・ローパス・フイルタを通過すると、第６図
に示すようにV_CC／２（中間電位）となる。この
電位はミユーテイング電圧と等価な電圧である。 At this time, when the pulse signal with a duty of 50% passes through the analog low-pass filter, it becomes V _CC /2 (intermediate potential) as shown in FIG. This potential is a voltage equivalent to the muting voltage.

第７図は第１図に示すパルス密度変調方式DA
コンバータ１１１の内部回路構成図である。 Figure 7 shows the pulse density modulation method DA shown in Figure 1.
3 is an internal circuit configuration diagram of converter 111. FIG.

図に於いて、１２０は上に説明したパルス密度
変調器、１３０及び１４０はＤラツチ、１５０及
び１６０はアンドゲート、１７０はインバータ、
１８０はオアゲートである。また、Ｍはミユーテ
イング制御信号である。該ミユーテイング制御信
号により、出力Ｙが、例えば、オーデイオ帯域信
号状態か、或いはミユーテイング状態かが選択さ
れる。 In the figure, 120 is the pulse density modulator explained above, 130 and 140 are D latches, 150 and 160 are AND gates, 170 is an inverter,
180 is an or gate. Further, M is a muting control signal. The muting control signal selects whether the output Y is in an audio band signal state or a muting state, for example.

ミユーテイング制御信号Ｍが“Ｌ”レベルのと
きは、Ｄラツチ１４０の出力Ｕは“Ｌ”レベルと
なつている。したがつて、アンドゲート１５０が
有効となり、パルス密度変調器１２０よりの
PDM信号Ｗが、アンドゲート１５０及びびオア
ゲート１８０を介して、出力Ｙに出力される。そ
して、このPDM信号は、次段のアナログ・ロー
パス・フイルタによりアナログ信号に変換され
る。 When the muting control signal M is at the "L" level, the output U of the D latch 140 is at the "L" level. Therefore, the AND gate 150 is enabled and the output from the pulse density modulator 120 is
PDM signal W is output to output Y via AND gate 150 and OR gate 180. This PDM signal is then converted into an analog signal by an analog low-pass filter in the next stage.

ミユーテイング制御信号Ｍが“Ｈ”レベルにな
ると、クロツクφに同期してＤラツチ１４０の出
力Ｕが“Ｈ”レベルとなる。これにより、アン
ド・ゲート１５０が無効化されると同時にアンド
ゲート１６０が有効となり、パルス密度変調器１
２０よりのPDM信号Ｗの出力が禁止されると共
に、Ｄラツチ１３０の出力であるミユーテイング
信号Ｖ、すなわち、クロツクφを1/2に分周した
デユーテイ50％のパルス信号が、アンドゲート１
６０及びオアゲート１８０を介して、出力Ｙに出
力される。この信号は、次段のアナログ・ローパ
ス・フイルタを通すことによりミユーテイング電
圧に変換され、ミユーテイング動作が実行され
る。 When the muting control signal M goes to the "H" level, the output U of the D latch 140 goes to the "H" level in synchronization with the clock φ. As a result, the AND gate 150 is disabled and the AND gate 160 is enabled at the same time, and the pulse density modulator 1
The output of the PDM signal W from the D latch 130 is prohibited, and the muting signal V which is the output of the D latch 130, that is, a pulse signal with a duty of 50% obtained by dividing the clock φ by 1/2, is inhibited from outputting the PDM signal W from the AND gate 1.
60 and an OR gate 180 to output Y. This signal is converted into a muting voltage by passing through an analog low-pass filter in the next stage, and a muting operation is performed.

その後、ミユーテイング制御信号Ｍが再び
“Ｌ”レベルに変換すると、クロツクφに同期し
てＤラツチ１４０の出力Ｕも“Ｌ”レベルに変化
し、ミユーテイング動作が終了する。 Thereafter, when the muting control signal M changes to the "L" level again, the output U of the D latch 140 also changes to the "L" level in synchronization with the clock φ, and the muting operation is completed.

第８図は各信号の波形図である。 FIG. 8 is a waveform diagram of each signal.

上記実施例に於いては、デユーテイ50％のミユ
ーテイング信号として、クロツクφをＤラツチに
よつて1/2に分周した信号を使用しているが、こ
れに限定されるものではなく、デユーテイ50％の
パルス信号であれば任意周期の信号を用いること
ができる。 In the above embodiment, a signal obtained by dividing the frequency of the clock φ into 1/2 by the D latch is used as the muting signal with a duty of 50%, but the signal is not limited to this. % pulse signal, any periodic signal can be used.

〈発明の効果〉以上詳細に説明したように、本発明によれば、 (1) 信号処理IC、マイクロコンピユータにミユ
ーテイング機能を依存することがないため、ど
んなシステムにでも対応でき、簡単にDAコン
バータのミユーテイングをかけることが可能で
ある。<Effects of the Invention> As explained in detail above, according to the present invention, (1) Since the muting function does not depend on the signal processing IC or microcomputer, it can be applied to any system and can easily be used as a DA converter. It is possible to apply mutating.

(2) また、外付けスイツチが不要となり、コスト
ダウンをはかることができると共に、ノイズ発
生の問題も生じない。(2) In addition, there is no need for an external switch, which reduces costs and eliminates the problem of noise generation.

(3) さらに、DAコンバータの最終段でミユーテ
イング動作を行うため、ミユーテイング時の性
能向上につながる。(3) Furthermore, since muting operation is performed at the final stage of the DA converter, performance during muting can be improved.

等の顕著な効果を奏する極めて有用なDAコンバ
ータ・システムを得ることができるものである。This makes it possible to obtain an extremely useful DA converter system that exhibits remarkable effects such as the following.

[Brief explanation of the drawing]

第１図はブロツク図、第２図ａ及びｂはブロツ
ク図、第２図ｃは信号波形図、第３図はブロツク
図、第４図は信号波形図、第５図は信号関係図、
第６図は信号波形図、第７図はブロツク図、第８
図は信号波形図である。符号の説明、１１……DAコンバータ・システ
ム、１２……デイジタル信号処理装置、１１１…
…パルス密度変調方式DAコンバータ、１１２…
…アナログ・ローパス・フイルタ、Ｘ……PCM
信号、Ｙ……PDM信号、Ｚ……アナログ信号、
Ｍ……ミユーテイング制御信号、１２０……パル
ス密度変調器、１３０，１４０……Ｄラツチ、１
５０，１６０……アンドゲート、１７０……イン
バータ、１８０……オアゲート、φ……クロツ
ク、Ｖ……ミユーテイング信号。 Figure 1 is a block diagram, Figure 2 a and b are block diagrams, Figure 2 c is a signal waveform diagram, Figure 3 is a block diagram, Figure 4 is a signal waveform diagram, Figure 5 is a signal relationship diagram,
Figure 6 is a signal waveform diagram, Figure 7 is a block diagram, and Figure 8 is a signal waveform diagram.
The figure is a signal waveform diagram. Explanation of symbols, 11...DA converter system, 12...Digital signal processing device, 111...
...Pulse density modulation type DA converter, 112...
...Analog low-pass filter, X...PCM
signal, Y...PDM signal, Z...analog signal,
M... Muting control signal, 120... Pulse density modulator, 130, 140... D latch, 1
50, 160...AND gate, 170...Inverter, 180...OR gate, φ...Clock, V...Mutating signal.

Claims

[Claims] 1. A DA converter system having a pulse density modulator that converts an input PCM signal to a PDM (pulse density modulation) signal, and an analog low-pass filter that converts the PDM signal to an analog signal. Based on the mutating control signal, the above PDM
A DA converter system characterized by providing means for supplying a 50% duty pulse signal to the analog low-pass filter instead of the signal.