JPH0443445A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 連想記憶機構の登録データを無効化するための連想記憶
機構における無効化処理方式に関し、登録データの無効
化を高速に実行できるようにすることを目的とし、 連想記憶機構の登録データの無効化処理要求回数を計数
するカウンタを備える（？！数の仮想計算機構成を採る
ときには仮想計算機毎に備える）とともに、連想記憶機
構に新規の登録データを登録する際に、カウンタ（複数
の仮想計算機構成を採るときには登録処理を実行する仮
想計算機のカウンタ）の計数値を該登録データの属性値
として登録するよう構成し、かつ、連想記憶機構に従っ
て物理識別子を索引するときに、カウンタ（複数の仮想
計算機構成を採るときには索引処理を実行する仮想計算
機のカウンタ）の計数値と物理識別子の登録データに対
応付けられる属性値とが異なる値を示すときに、索引さ
れる物理識別子が有効なものでないと判断するよう構成
する。

〔産業上の利用分野〕

本発明は、Ｔ　Ｌ　Ｂ　”Ｊ−のような連想記憶機構に
登録されている登録データを無効化するための連想記憶
機構の登録データ無効化処理方式に関し、特に、登録デ
ータの無効化を高速に実行できるようにする連想記憶機
構の登録データ無効化処理方式％式％ データ処理装置では、仮想アドレスを実アドレスに変換
するＴ　Ｌ　Ｂや、△Ｌ　Ｅ　Ｔ（Ａｃｃｅｓｓ　Ｌｉ
５ｔＥｎｔｒｙ　Ｔｏｋｅｎ）からＳ　Ｔ　Ｄ　（Ｓｅ
ｇｍｅｎｔ　Ｔａｂｌｅ　Ｄｅｓｉｇｎａｔｉｏｎ）を
得るＡｌＩ３等のような連想記憶８９構を備えて、この
連想記憶機構に従って実アドレスやＳＴＤを得てデータ
処理を実行していくごとになる。このとき、連想記憶機
構の登録データを新規なものに更新するために、必要の
なくなったものを無効化していく処理を実行していくこ
とになるが、この無効化処理は、データ処理の高速化を
図るためにも、より少ない処理時間で実行できるように
していく必要がある。

（従来の技術） ＴＬＢを例に取りながら、連想記憶機構に登録されてい
る登録データを無効化するための従来技術について説明
する。

第３図に、データ処理装置のアクセスパイプラインの構
成を図示する。この図に示すように、ＴＬＢ１２を備え
るデータ処理装置では、セレクタｌＯを介してリクエス
トアドレスを受は取ると、この入力されてくる仮想アド
レスをＴＬＡＲ１１にラッチし、このラッチされる仮想
アドレスでＴＬＢ１２を索引することで対応の実アドレ
スを読み出すとともに、キャッシュディレクトリ１３を
索引することで対応の主記憶アドレスを読み出す。

そして、比較器１４で、ＴＬＢ　１２から読み出された
実アドレスとキャッシュディレクトリ１３から読み出さ
れた主記憶アドレスとを比較する。続いて、ＴＬＢ　１
２から読み出された実アドレス（索引ミスのときは仮想
アドレス）をＢＬＡＲＩ５にセントする七ともに、ＴＬ
Ｂ　ｌ　２の索引の成功／不成功をＢＴＭＲ１６にラッ
チし、更に、比較器１４の検出する比較情報をＢＤＭＲ
１７にセットする。

＼ そして、ＢＴ、ＭＲ１６がＴＬＢミスを表示するときに
は、ＲＬＡＲ１９を介して仮想アドレスをＤＡＴ機構に
入力してＤＡＴ１１１構を起動していく。

一方、ＢＤＭＲｌ　７が一致情報を表示するときには、
ＢＬＡＲ１５にラッチされる実アドレスでキャッシュデ
ータアレイ１８をアクセスすることで対応の主記憶デー
タを得るとともに、ＢＤＭＲｌ７が不一致情報を表示す
るときには、Ｂ　ＦＡＲ２０や５ＴＨＲ２１を介して実
アドレスをセレクタ２２に入力して、記憶制御ｍ装置に
アクセス要求を発行していく処理を実行する。

次に、第４図を参照しつつ、仮想計算機機構を備えるデ
ータ処理装置に従って、このＴＬＢ　１２の登録データ
の無効化処理の従来技術について説明する。ここで、Ｔ
ＬＢ　Ｉ　２は、第４図に示すように、ＴＬＡＲ１］の
保持する仮想アドレスのビット１２〜１９（８ビツト）
を索引処理のためのラインアドレスとして使用すること
を想定しており、これから、２５６個の仮想アドレスと
実アドレスとの対応関係を管理する変換関係データを保
持するとともに、その変換関係データの有効無効を表示
するバリッドビット（図中の■）と、その変換データを
登録した仮想計算機のドメインＩＤ（図中のＤＭ　Ｉ　
Ｄ）とを保持することになる。なお、図中では変換デー
タの仮想アドレスを（ＬＯＧ　ＡＤＲＳ）、実アドレス
を（ＡＢＳ　ＡＤＲＳ）で示しである。

バージＴＬＢ命令を受は取ると、第３図に示すように、
加算器２４は、Ｐ　Ｇ　Ａ　Ｒ（Ｐｕｒｇｅ　Ａｄｄｒ
ｅｓｓＲｅｇｉｓｔｅｒ）　２５の保持するアドレスデ
ータを１”。

ずつカウントアンプしていくとともに、セレクタ１０は
、このカウントアツプしてい＜ＰＧＡＲ２５の保持する
アドレスデータをＴＬＢ　１２に入力していく、ここで
、このカウントアツプ処理は、ＴＬＢ１２がＴＬＡＲＩ
Ｉの保持する仮想アドレスのビット１２〜１９を索引処
理のためのラインアドレスとして使用することに対応し
て、ビット１２が“１”ずつカウントアツプしていく態
様で実行されることになる。

このＰＣ；ＡＲ２５からのラインアドレスを受は取ると
、ＴＬＢ　１２は、そのラインアドレスが指定する登録
データの仮想アドレス、実アドレス、ドメインＩＤ及び
バリッドピントを読み出すので、第４図に示すように、
比較器２７は、ＤＭＩＤ２６の保持する動作中の仮想計
算機のドメインＩＤと、読み出されるドメインＩＤとを
比較して、双方が一致するときにＨｌレベルを出力し、
ＡＮＤゲート２Ｂは、この比較器２７の出力情報と、読
み出されるバリッドビットとが、共にＨｌシレールであ
るときに１１　ｌレベルを出力する。そして、ＢＰＴＭ
Ｒ２９は、このＡＮＤゲート２８の出力を受けて、ＰＧ
ＡＲ２５からのラインアドレスにより読み出されるＴＬ
Ｂ　１２の登録データが無効化対象の仮想計算機の登録
データであって、かつ有効であることが表示されている
ときには、その登録データのバリッドビットを落として
無効にしていく必要があることを表示するためにＨｌレ
ベルを出力する。

このＢＰＴＭＲ２９のＨｌレベル出力を受は取ると、第
３図に示す加算器２４は、ＰＧＡＲ２５の保持するアド
レスデータのカウントアツプ処理を一時停止する。そし
て、ＲＬＡＲ１９は、ＢＬＡＲ１５にラッチされるＰＧ
ＡＲ２５からのラインアドレスを再度ＴＬＡＲＩＩに入
力させ、続いて、図示しない書込機構は、その無効化す
る必要があると判断された登録データのバリッドピット
を落としていくよう処理する。

このようにして、仮想計算機機構を備えるデータ処理装
置の場合、従来では、２５６個のすべての登録データに
ついて、先ず最初に、第１ステツプのパイプライン処理
により、その登録データが無効化要求を発行した仮想計
算機が登録したものであって、かつ有効であることが表
示されているのかを判断し、この第１ステツプのパイプ
ライン処理により、無効化要求を発行した仮想計算機が
登録したものであって、かつ有効であることが表示され
ていると判断するときには、続いて、第２のステップの
パイプライン処理により、その登録データのバリッドピ
ットを落としていくことで無効処理を実行していたので
ある。

そして、仮想計算機機構を備えないデータ処理装置では
、ドメインＩＤの判断処理は不要となることから上述の
ような２段階のパイプライン処理は採らないで、２５６
個のすべての登録データについて、順番に、登録データ
のバリッドピットを落としていくことで無効化していく
よう処理していたのである。

なお、第４図中の比較器３０は、通常処理時に、ＴＬＡ
ＲＩＩにラッチされる仮想アドレスとＴＬＢ１２から読
み出される仮想アドレスとを比較して、双方が一致する
ときにはＨｌｌレベル出力していくことで、ＴＬＡＲ１
１にラッチされる仮想アドレスがＴＬＢ　１２に登録さ
れていることを表示していくよう処理し、ＡＮＤゲート
３１は、比較器３０の比較情報、比較器２７の比較情報
及びＴＬＢ　１２から読み出されるバリッドピットが共
にＨｌレベルであるときにＨｌレベルを出力していくこ
とで、ＴＬＢ　１２の索引の成功／失敗を検出して、そ
の結果をＢＴＭＲ１６にセットするよう処理することに
なる。

〔発明が解決しようとする課題〕

しかしながら、このような従来技術では、ＴＬＢ１２の
登録データを無効化する場合、ラインアドレスのピント
数に合わせて、例えば２５６個のラインアドレスをＰＧ
ＡＲ２５経出で順番にアクセスパイプラインに流さなく
てはならなかった。そして、仮想計算機機構を持つ場合
には、更に、無効化要求を発行した仮想計算機が登録し
た登録データであるか否かを判断するために、２段階の
パイプラインフローを用いなくてはならなかった。

これから、従来技術では、ＴＬＢの登録データの無効化
処理に多大な時間が費やされてしまうという問題点があ
ったのである。そして、この問題点は、ＴＬＢに限られ
ることなく、ＡＬＥＴ（Ａｃｃｅｓｓ　Ｌｉ５ｔ　Ｅｎ
ｔｒｙ　Ｔｏｋｅｎ）からＳ　Ｔ　Ｄ　（Ｓｅｇｍｅｎ
ｔＴａｂｌｅ　Ｄｅｓｉｇｎａｔｉｏｎ）を得るＡＬＢ
等のような他の連想記憶機構についても解決しなければ
ならない問題点として存在しているのである。

本発明はかかる事情に鑑みてなされたものであって、Ｔ
ＬＢ等のような連想記憶機構の登録データの無効化を高
速に実行できるようにする新たな連想記憶機構の登録デ
ータ無効化処理方式の提供を目的とするものである。

（課題を解決するための手段〕 第１図は本発明の原理構成図である。

図中、ＩはＴＬＢＪ？０）ＡＬＢ等の連想記憶機構であ
る。この連想記憶機構１は、ラインアドレスに従って、
論理識別子と物理識別子との変換関係データの複数を管
理するとともに、各変換関係データの有効無効を表示す
るバリッドピット（図中の■）と、各変換関係データの
属性値となるドメインエイジ（図中のＤＡＣ；Ｅ）と、
各変換関係データを登録した仮想計算機のドメインＩＤ
（図中のＤＭ　Ｉ　Ｄ）とを管理して、ラインアドレス
が与えられるときに、対応する論理識別子、物理識別子
、バリッドビ・ント、ドメインエイジ及びドメイン■Ｄ
を出力するよう処理する。

２−ｉ（ｉ＝１〜ｎ）は仮想計算機毎に備えられるカウ
ンタである。このカウンタ２−ｉは、対応の仮想計算機
が発行する連想記憶機構１の登録データに対しての無効
化処理要求の要求回数を計数する。連想記憶機構ｌは、
ＤＡＴ等により求められる新規の変換関係データを登録
する際には、登録処理を実行する仮想計算機のカウンタ
２−ｉの計数値を、その変換関係データのドメインエイ
ジとして登録するよう処理する。

３はカウンタ２−４の計数値を入力とするセレクタであ
る。このセレクタ３は、動作中の仮想計算機に対応付け
られるカウンタ２−１の計数値を選択して出力するよう
処理する。

４は比較器である。この比較器４は、セレクタ３の出力
する計数値と連想記憶機構１の出力するドメインエイジ
とを入力として、この２つの入力値が一致しないときに
は、連想記憶機構ｌから出力される物理識別子が有効な
ものでないと判断してその旨を出力する。

５は無効表示書込指示機構である。この無効表示書込指
示機構５は、セレクタ３の出力する計数値を人力として
、この計数値が規定の値になるときに、連想記憶機構１
のバリッドビットを無効とする書込処理の処理態様を指
示する。

この第１図では、複数の仮想計算機から構成される仮想
計算機機構を備えるもので本発明の構成例を図示したが
、仮想計算機機構を備えない場合には、それに対応して
カウンタ２−ｉは１つしか備えず、かつセレクタ３は備
えない構成が採られる。

（作用） 本発明では、動作中の仮想計算機が連想記憶機構ｌの登
録データに対しての無効化処理要求を発行すると、その
仮想計算機に対応して備えられるカウンタ２−ｉは、そ
の計数値をカウントアツプしていくよう処理する。そし
て、動作中の仮想計算機が新規の変換関係データの登録
要求を発行すると、連想記憶機構１は、その新規の変換
関係データを登録するとともに、その変換関係データに
対応付けられるバリッドピットが有効データを表示する
ことになるよう登録し、かつ、その変換関係データに対
応付けられるドメイン■Ｄとして動作中の仮想計算機の
ドメインＩＤを登録し、更に、その変換関係データに対
応付けられるドメインエイジとしてセレクタ３の出力す
る計数値を登録していくよう処理する。

動作中の仮想計算機からラインアドレスを指定して物理
識別子の出力要求があると、連想記憶機構１は、対応す
る論理識別子、物理識別子、バリッドピント、ドメイン
エイジ及びドメインＩＤを出力する。このドメインエイ
ジの出力を受は取ると、比較器４は、そのドメインエイ
ジの計数値がセレクタ３の出力する計数値と異なるとき
には、連想記憶機構１から出力される物理識別子が登録
された後でその物理識別子の登録データの無効化要求が
発行されていることを判断して、たとえ出力されるドメ
インＩＤが動作中の仮想計算機のドメイン！Ｄと一致し
、バリッドピットが有効データを表示していても、連想
記憶機構１から出力される物理識別子が有効なものでな
いことを表示していく。

このように、本発明では、連想記憶機構１の登録データ
の無効化処理をバリッドビットを落とすことなく実現で
きるようになることから、登録デクを直らに無効化でき
るようになるのである。

このような無効化処理の構成を採るときに、カウンタ２
−ｉがサイクリックな計数処理を実行するものである場
合には、連想記憶機構１から出力されるドメインエイジ
とセレクタ３の出力する計数値とが、本来は一致すべき
ものではないのに一致してしまうということが起こる。

これから、無効表示書込指示機構５は、セレクタ３の化
ツノする計数値が例えばカウンタ２−ｉの最大値に達す
るときには、連想記憶機構１のバリッドビットを落とし
ていくことで、連想記憶機構１から出力される物理識別
子に対しての誤判断が発生しないよう処理することにな
る。

このとき、無効表示書込指示機構５が指示するバリッド
ビットの無効化処理方法としては、連想記憶機構１のド
メインＩＤを見ることなく、−律に連想記憶機構１のす
べての登録データのバリッドビットを落としていく方法
を採るものであってもよいし、最大値に達したカウンタ
２−ｉに対応付けられる仮想計算機が登録した登録デー
タのバリッドビットのみを落としていく方法を採るもの
であってもよいのである。前者の方法を採れば、２段階
のパイプラインフローを用いなくて済むという利点があ
り、後者の方法を採れば、−度も無効化処理要求の発行
されなかった仮想計算機についての登録データをそのま
ま残して置けるという利点がでてくることになる。

そして、カウンタ２−ｉの計数値に従って連想記憶機構
１の登録データの無効化処理を実行する機会を決定して
いく場合に、セレクタ３の出力する計数値がカウンタ２
−ｉの最大値に達することで、そのカウンタ２−ｉの計
数値がゼロ値に戻るときには、残りのすべてのカウンタ
２−ｉの計数値をゼロ値にリセットする方法を採ってい
くことで、連想記憶機構１のバリッドビットを落とす処
理の周期を概略揃えることができるようになる。

〔実施例〕

以下、仮想計算機機構を備えるデータ処理装置に適用し
た実施例に従って本発明の詳細な説明する。

第２図に、本発明の一実施例を図示する。図中、第３図
及び第４図で説明したものと同じものについては同一の
記号で示しである。

３２−ｉ（ｉ＝０〜１５）は仮想計算機対応で備えられ
るカウンタであって、ＴＬＢ　１２のパージ命令（図中
のＰＴＬＢ）が発行される度毎に計数値をカウントアツ
プしていくよう処理する。この実施例では、仮想計算機
の台数を１６台で想定しているので、このカウンタ３２
−１の個数を１６個もので開示しである。このカウンタ
３２−ｉは、例えば、６４個の入力を計数した後にゼロ
値に復帰する６４進カウンタにより構成される。

３３−１はカウンタ３２−１対応で備えられる比較器で
あって、ＤＭＩＤ２６の保持する動作中の仮想計算機の
ドメイン■Ｄと、自らに割り付けられた仮想計算機のド
メインＩＤとを比較することで、動作中の仮想計算機が
自らに割り付けられた仮想計算機である場合にはＨｒレ
ベルを出力していくよう処理する。３４−１は比較器３
３−１対応で備えられるＡＮＤゲートであって、ＴＬＢ
　１２のパージ命令が発行されるときに、Ｈｌレベルを
出力しティる比較器３３−１に対応付けられるカウンタ
３２−ｉに対して計数処理のパルスを出力するよう処理
する。

３５はセレクタであって、ＤＭｆＤ２６の保持するドメ
インＩＤを受けて、動作中の仮想計算機に対応付けて備
えられるカンウタ３２−１の計数値を選択して出力する
よう処理する。ＴＬＢ　１２は、ＤＡＴ４１構により求
められる新規の登録データを際に、このセレクタ３５の
出力する計数値をドメインエイジとしてその登録データ
に対応付けて登録することになる。なお、システム起動
時には、このＴＬＢＩ２のドメインエイジには、Ｏｆ′
が初期値として設定されることになる。

３６は比較器であって、セレクタ３５の出力する計数値
が“６３”　（カウンタ３２−１の計数値の最大値）に
達したか否かを検出するよう処理する。

３７は比較器であって、セレクタ３５の出力する計数値
とＴＬＢ　１２から読み出されるドメインエイジとを比
較して、この２つが一致するときにｈＩｌレベル出力す
るよう処理する。３８はＡＮＤゲートであって、比較器
３７の比較情報、比較器２７の比較情報、比較器３０の
比較情報及びＴＬＢ１２から読み出されるバリッドビッ
トが共にＨｌレベルであるときにＨＩレベルを出力して
いくことで、ＴＬＢＩ２の索引の成功／失敗を検出して
、その結果をＢＴＭＲＩ６にセットするよう処理する。

次に、このように構成される本発明の動作処理について
説明する。

動作中の仮想計算機がＴＬＢ１２のパージ命令を発行す
ると、その動作中の仮想計算機に対応付けて備えられる
比較器３３−１がＨＪレベルを出力していることに応答
して、動作中の仮想計算機に対応付けて備えられるＡＮ
Ｄゲート３４−ｉがパルス出力を発生していく。そして
、このパルス出力を受けて、動作中の仮想計算機に対応
付けて備えられるカウンタ３２−１は、ＴＬＢ　１２の
パージ命令が発行される度毎に、その計数値を１つずつ
カウントアツプしていくよう処理する。

一方、ＴＬＢ　１２は、ＤＡＴ機構により得られた新た
な登録データを登録（無効データと検出されたものに代
えて登録される）していくとき、セレクタ３５より出力
されるこのカウンタ３２−ｉの計数値をドメインエイジ
として登録していくよう処理する。すなわち、従来のＴ
ＬＢｌ　２では、第４図に示すように、ＤＡＴ機構によ
り得られる仮想アドレスと実アドレスとの変換関係デー
タと、その変換関係データの有効無効を表示するバリッ
ドビット（変換関係データの登録時には、有効を表示す
るＨｌレベルが登録される）と、その変換関係データを
登録した仮想計算機のドメインＩＤとを管理していたの
に対して、本発明のＴＬＢｌ２では、これに加えて、カ
ウンタ３２−１が計数するパージ命令の発行回数をドメ
インエイジとして管理するよう構成するものである。

動作中の仮想計算機からラインアドレスを指定して実ア
ドレスの出力要求があると、ＴＬＢ　１２は、対応する
実アドレスをＢＬＡＲ１５に出力していくとともに、対
となるバリッドピットをＡＮＤゲート３８に出力し、対
となるドメインエイジを比較器３７に出力し、対となる
ドメインＩＤを比較器２７に出力し、そして、対となる
仮想アドレスを比較器３０に出力する。このようにして
、ＴＬＢ　ｌ　２からドメインエイジを受は取ると、本
発明により新たに備えられる比較器３７は、ＴＬＢｌ２
から出力されるドメインエイジがセレクタ３５の出力す
る計数値と異なるときには、ＡＮＤゲート３８に対して
ＬＯレベルを出力していくことで、ＡＮＤゲート３８が
ＬＯレベルを出力することになるよう処理する。すなわ
ち、たとえ比較器２７が、ＴＬＢ　１２から出力される
ドメイン■Ｄと動作中の仮想計算機のドメインＩＤとが
一致することを検出し、比較器３０が、ＴＬＢ　１２か
ら出力される仮想アドレスとＴＬＡＲＩＩから渡される
仮想アドレスとが一致することを検出し、そして、ＴＬ
Ｂ　１２から出力されるバリッドピットが有効データで
あることを表示していても、ＴＬＢｌ２から出力される
実アドレスが有効なものでないことを表示していくよう
処理するのである。

このドメインエイジの比較処理に従い、本発明では、Ｔ
ＬＢｌ２から出力される実アドレスの登録後に、パージ
命令が発行されることがあると、ノぐリットビットを無
効にすることなくその登録データを無効にすることがで
きるようになるのである。これから、従来のように、加
算器２４に従ってラインアドレスを順次更新しながら、
ドメインＩＤをチエツクすることで無効にすべき登録デ
ータであるのか否かを検出して、無効にすべき登録デー
タであることが検出されると、バリッドピットを落とし
ていくという手順のかかる処理を実行することなく、直
ちに、パージ命令が指定する仮想計算機の登録データを
無効にできるようになるのである。

一方、カウンタ３２−１が６４進カウンタで構成させて
いることから、何ら手段を講じないと、ＴＬＢｌ２から
出力されるドメインエイジと、セレクタ３５から出力さ
れる計数値とが、本来は一致すべきものではないのに一
致してしまうということが起こる。これから、比較器３
６は、セレクタ３５から出力される計数値がカウンタ３
２−１の計数値の最大値である“６３°“に達すること
を検出すると、このような不都合が発生しないようにす
るために、ＴＬＢｌ２に登録されているすべての登録デ
ータのバリッドピットを落とすべく、ＰＴＬＢ−ＡＬＬ
−ＲＥＱＩＪＥＳＴ命令を発行するよう処理する。ここ
で、このとき、他のカウンタ３２−ｉの計数値が続いて
“６３パに達することで、ＰＴＬＢ−ＡＬＬ−ＲＥＱＬ
ＩＥＳＴ命令が続いて発行されてしまうことになるのを
防ぐために、すべてのカウンタ３２暑の計数値をゼロ値
にリセフトしていく処理を取ることが好ましい。

このＰＴＬＢ−ＡＬＬ−ＲＥＱｔＪＥＳＴ命令を受は取
ると、従来技術と同様の処理に従い、第３図で説明した
加算器２４がＴＬＢ　１２に入力されるラインアドレス
を順次指定していくよう処理するので、図示しない書込
機構は、ドメインＩＤに関係なくすべてのバリッドビッ
トを落としていくことで、ＴＬＢ　１２の登録データの
無効化処理を実行する。このようにして、ＰＴＬＢ−Ａ
ＬＬ−ＲＥＱＵＥＳＴ命令が発行されると、１段階のパ
イプラインフローに従ってＴＬＢ　１２の登録データの
無効化処理を実行する。

このようにして、従来では、パージ命令が発行される度
毎に、２５６個の登録データのすべてについて、２段階
のパイプラインフローに従って、パージ命令を発行して
きた仮想計算機が登録した登録データであるのか否かを
チエツクして、パージ命令を発行してきた仮想計算機の
登録した登録データであるときには、そのバリッドビッ
トを落としていくという処理を実行していたのに対して
、本発明を用いることで、カウンタ３２−ｉの計数値が
最大値に達するまでは、２５６個の登録データのバリッ
ドビットを落とさなくても無効化できることになる。従
って、ＴＬＢ　１２の登録データの無効化処理を極めて
高速に実行できることになる。

しかも、いずれか１つのカウンタ３２−１の計数値が最
大値に達するまでのパージ命令が発行されたという点に
鑑みて、動作中の仮想計算機の登録した登録データに限
られることな（、すべての登録データのバリッドビット
を一律に落としてしまう方法を採ることから、２段階の
パイプラインフローを用いなくても済むようになるので
、この点からも高速化が図られることになる。

一方、ＰＴＬＢ−ＡＬＬ−ＲＥＱＵＥＳＴ命令に代えて
、最大値に達したカウンタ３２−１に対応付けられる仮
想計算機の登録データのバリッドビットのみを落として
いくという命令を発行していくことも可能である。この
ような命令を発行していくようにすると、無効化処理時
間は長くなるものの、−度もパージ命令を発行しなかっ
た仮想計算機についての有効な登録データをそのまま残
して置けるという利点がでてくることになる。

なお、本発明を仮想計算機機構を備えないデータ処理装
置に適用する場合には、カウンタ３２−１は１個しか必
要ないので、比較器３３−１やセレクタ３５を備える必
要はなくなる。このときには、ＴＬＢ　１２にドメイン
ＩＤが登録されることもないので、ＴＬＢ１２の登録デ
ータのバリッドビットを一律に落としていく方法が採ら
れることになる。

図示実施例について説明したが、本発明はこれに限定さ
れるものではない。例えば、実施例では、フルアソシア
ティブ方式もので説明したが、これに限られることなく
、セットアソシアティブ方式のものにもそのまま適用で
きるのである。

第３図及び第４図は従来技術の説明図である。

図中、ｌは連想記憶機構、２はカウンタ、３はセレクタ
、４は比較器、５は無効表示書込指示機構である。

Claims (6)

【特許請求の範囲】
1. （１）論理識別子と物理識別子との対応関係を登録管理
   する連想記憶機構（１）を備えて、該連想記憶機構（１
   ）により索引される物理識別子に従ってデータ処理を実
   行するデータ処理装置において、連想記憶機構（１）の
   登録データの無効化処理要求の要求回数を計数するカウ
   ンタ（２）を備えるとともに、 連想記憶機構（１）に新規の登録データを登録する際に
   、上記カウンタ（２）の計数値を該登録データの属性値
   として登録するよう構成し、 かつ、連想記憶機構（１）に従って物理識別子を索引す
   るときに、上記カウンタ（２）の計数値と該物理識別子
   の登録データに対応付けられる上記属性値とが異なる値
   を示すときに、索引される該物理識別子が有効なもので
   ないと判断するよう処理することを、 特徴とする連想記憶機構の登録データ無効化処理方式。
2. （２）論理識別子と物理識別子との対応関係を登録管理
   する連想記憶機構（１）と、該連想記憶機構（１）によ
   り索引される物理識別子に従ってデータ処理を実行する
   複数の仮想計算機とを備えるデータ処理装置において、 仮想計算機毎に、連想記憶機構（１）の登録データの無
   効化処理要求の要求回数を計数するカウンタ（２）を備
   えるとともに、 連想記憶機構（１）に新規の登録データを登録する際に
   、該登録処理を実行する仮想計算機に対応付けて備えら
   れる上記カウンタ（２）の計数値を該登録データの属性
   値として登録するよう構成し、かつ、連想記憶機構（１
   ）に従って物理識別子を索引するときに、該索引処理を
   実行する仮想計算機に対応付けて備えられる上記カウン
   タ（２）の計数値と該物理識別子の登録データに対応付
   けられる上記属性値とが異なる値を示すときに、索引さ
   れる該物理識別子が有効なものでないと判断するよう処
   理することを、 特徴とする連想記憶機構の登録データ無効化処理方式。
3. （３）請求項（１）記載の連想記憶機構の登録データ無
   効化処理方式において、 カウンタ（２）の計数値が規定値に達するときに、連想
   記憶機構（１）の登録データの有効無効を表示するフラ
   グが、無効データを表示することになるよう処理するこ
   とを、 特徴とする連想記憶機構の登録データ無効化処理方式。
4. （４）請求項（２）記載の連想記憶機構の登録データ無
   効化処理方式において、 いずれか１つのカウンタ（２）の計数値が規定値に達す
   るときに、連想記憶機構（１）の登録データの有効無効
   を表示するフラグが、無効データを表示することになる
   よう処理することを、 特徴とする連想記憶機構の登録データ無効化処理方式。
5. （５）請求項（２）記載の連想記憶機構の登録データ無
   効化処理方式において、 いずれか１つのカウンタ（２）の計数値が規定値に達す
   るときに、連想記憶機構（１）の登録データの内の該カ
   ウンタ（２）に対応付けられる仮想計算機についての登
   録データの有効無効を表示するフラグが、無効データを
   表示することになるよう処理することを、 特徴とする連想記憶機構の登録データ無効化処理方式。
6. （６）請求項（４）又は（５）記載の連想記憶機構の登
   録データ無効化処理方式において、 カウンタ（２）の計数値の規定値が最大値であり、かつ
   、カウンタ（２）の計数値が該最大値に達するときに、
   すべてのカウンタ（２）の計数値をリセットするよう処
   理することを、 特徴とする連想記憶機構の登録データ無効化処理方式。