JPH0443357B2 - - Google Patents
Info
- Publication number
- JPH0443357B2 JPH0443357B2 JP58211879A JP21187983A JPH0443357B2 JP H0443357 B2 JPH0443357 B2 JP H0443357B2 JP 58211879 A JP58211879 A JP 58211879A JP 21187983 A JP21187983 A JP 21187983A JP H0443357 B2 JPH0443357 B2 JP H0443357B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching
- transistor
- sample
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 238000007600 charging Methods 0.000 claims description 22
- 238000007599 discharging Methods 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 description 27
- 238000005070 sampling Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000010277 constant-current charging Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 235000013599 spices Nutrition 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えばビデオ帯域信号の標本化に
用いられる高速高精度な動作が可能なサンプル・
ホールド回路に関する。
用いられる高速高精度な動作が可能なサンプル・
ホールド回路に関する。
近時、ビデオ帯域信号の伝送方式としては、
PCM（パルスコードモジユレーシヨン）方式が採
用されつつある。このPCM方式は、伝送信号を
標本化した後、その信号を量子化及び符号化して
伝送するものであるが、上記ビデオ帯域信号のよ
うに比較的高い周波数信号を標本化する場合、こ
れを行なうサンプル・ホールド回路には高速高精
度な動作を可能とすることが要求される。
PCM（パルスコードモジユレーシヨン）方式が採
用されつつある。このPCM方式は、伝送信号を
標本化した後、その信号を量子化及び符号化して
伝送するものであるが、上記ビデオ帯域信号のよ
うに比較的高い周波数信号を標本化する場合、こ
れを行なうサンプル・ホールド回路には高速高精
度な動作を可能とすることが要求される。
ここで、従来の高速高精度な動作が可能なサン
プル・ホールド回路について、これを第１図に示
して説明する。すなわち、図中符号１１は伝送信
号源で、この伝送信号源１１はスイツチング回路
１２の入力端Ａに接続される。このスイツチング
回路１２は、ダイオード接続されるスイツチング
トランジスタQ1〜Q4よりなるブリツジ回路で構
成されるもので、このスイツチング回路１２の制
御入力端Ｂは第１の定電流回路１３を介して基準
電源E1及び抵抗R1よりなる定電圧源１４に接続
され、制御入力端Ｃは第２の定電流回路１５を介
してアースに接続される。また、上記制御入力端
Ｂはダイオード接続されるスイツチングトランジ
スタQ5及び第１のパルス制御電圧源１６１より
なる第１のスイツチング制御回路１６に接続さ
れ、上記制御入力端Ｃはダイオード接続されるス
イツチングトランジスタQ6及び第２のパルス制
御電圧源１７１（この第２のパルス制御電圧源１
７１は第１のパルス制御電圧源１６１の反転電圧
を出力する。）に接続される。そして、上記スイ
ツチング回路１２の出力端Ｄには、出力用コンデ
ンサC1が接続される。
プル・ホールド回路について、これを第１図に示
して説明する。すなわち、図中符号１１は伝送信
号源で、この伝送信号源１１はスイツチング回路
１２の入力端Ａに接続される。このスイツチング
回路１２は、ダイオード接続されるスイツチング
トランジスタQ1〜Q4よりなるブリツジ回路で構
成されるもので、このスイツチング回路１２の制
御入力端Ｂは第１の定電流回路１３を介して基準
電源E1及び抵抗R1よりなる定電圧源１４に接続
され、制御入力端Ｃは第２の定電流回路１５を介
してアースに接続される。また、上記制御入力端
Ｂはダイオード接続されるスイツチングトランジ
スタQ5及び第１のパルス制御電圧源１６１より
なる第１のスイツチング制御回路１６に接続さ
れ、上記制御入力端Ｃはダイオード接続されるス
イツチングトランジスタQ6及び第２のパルス制
御電圧源１７１（この第２のパルス制御電圧源１
７１は第１のパルス制御電圧源１６１の反転電圧
を出力する。）に接続される。そして、上記スイ
ツチング回路１２の出力端Ｄには、出力用コンデ
ンサC1が接続される。
つまり、このサンプル・ホールド回路は、上記
第１及び第２のパルス制御電圧源１６１，１７１
から出力される第１及び第２のパルス制御電圧
V1，V2（ハイ(H)レベルで正極性、ロー(L)レベルで
負極性）でスイツチングトランジスタQ5，Q6を
スイツチングさせ、このスイツチング動作に対応
して上記ブリツジ回路でなスイツチング回路１２
を導通状態及び非導通状態に設定するようになさ
れており、このスイツチング回路１２が導通状態
のときサンプル状態、スイツチング回路１２が非
導通状態でホールド状態となるものである。すな
わち、このサンプル・ホールド回路は、上記スイ
ツチング回路１２が導通状態で、上記伝送信号源
１１から供給される伝送信号Vioに対応して上記
出力用コンデンサC1を充放電させてこのコンデ
ンサC1の充電電圧Vc1を上記伝送信号Vioの電圧レ
ベル変化に追従させ、上記スイツチング回路１２
が非導通状態で、導通状態から非導通状態に切り
変わつたときの出力用コンデンサC1の充電電圧
Vc1をホールドするようにして、このコンデンサ
C1の充電電圧Vc1をこのサンプル・ホールド回路
の出力電圧Vputとして出力するようにしたもので
ある。
第１及び第２のパルス制御電圧源１６１，１７１
から出力される第１及び第２のパルス制御電圧
V1，V2（ハイ(H)レベルで正極性、ロー(L)レベルで
負極性）でスイツチングトランジスタQ5，Q6を
スイツチングさせ、このスイツチング動作に対応
して上記ブリツジ回路でなスイツチング回路１２
を導通状態及び非導通状態に設定するようになさ
れており、このスイツチング回路１２が導通状態
のときサンプル状態、スイツチング回路１２が非
導通状態でホールド状態となるものである。すな
わち、このサンプル・ホールド回路は、上記スイ
ツチング回路１２が導通状態で、上記伝送信号源
１１から供給される伝送信号Vioに対応して上記
出力用コンデンサC1を充放電させてこのコンデ
ンサC1の充電電圧Vc1を上記伝送信号Vioの電圧レ
ベル変化に追従させ、上記スイツチング回路１２
が非導通状態で、導通状態から非導通状態に切り
変わつたときの出力用コンデンサC1の充電電圧
Vc1をホールドするようにして、このコンデンサ
C1の充電電圧Vc1をこのサンプル・ホールド回路
の出力電圧Vputとして出力するようにしたもので
ある。
ところで、周知のように上記のようなサンプ
ル・ホールド回路は、サンプル状態に設定されて
上記出力用コンデンサC1の充放電電圧Vc1が伝送
信号Vioの電圧レベルと等しくなるまでに、定電
流充放電モード及び時定数充放電モードによる過
渡現象が発生することが知られている。
ル・ホールド回路は、サンプル状態に設定されて
上記出力用コンデンサC1の充放電電圧Vc1が伝送
信号Vioの電圧レベルと等しくなるまでに、定電
流充放電モード及び時定数充放電モードによる過
渡現象が発生することが知られている。
以下、上記サンプル状態における定電流充放電
モード及び時定数充放電モードについて、第２図
ａ，ｂにそれぞれ示す等価回路及びその各主要部
の出力波形図を用いて説明する。まず、このサン
プル・ホールド回路がホールド状態であるとき、
第２図ｂに示すように、上記第１のパルス制御電
圧V1はＬレベル、第２のパルス制御電圧V2はＨ
レベルであり、スイツチングトランジスタQ5，
Q6は共にオン状態に設定されている。このため、
上記第１の定電流回路１３に流れる定電流I1は、
スイツチングトランジスタQ5を介して第１のパ
ルス制御電圧源１６１へ流れ、上記第２の定電流
回路１５に流れる定電流I2は、上記第２のパルス
制御電圧源１７１からスイツチングトランジスタ
Q6を介して供給される。したがつて、上記スイ
ツチング回路１２は非導通状態となつている。こ
の場合、サンプル・ホールド回路の出力電圧Vput
は、伝送信号Vioに無関係に一定である。
モード及び時定数充放電モードについて、第２図
ａ，ｂにそれぞれ示す等価回路及びその各主要部
の出力波形図を用いて説明する。まず、このサン
プル・ホールド回路がホールド状態であるとき、
第２図ｂに示すように、上記第１のパルス制御電
圧V1はＬレベル、第２のパルス制御電圧V2はＨ
レベルであり、スイツチングトランジスタQ5，
Q6は共にオン状態に設定されている。このため、
上記第１の定電流回路１３に流れる定電流I1は、
スイツチングトランジスタQ5を介して第１のパ
ルス制御電圧源１６１へ流れ、上記第２の定電流
回路１５に流れる定電流I2は、上記第２のパルス
制御電圧源１７１からスイツチングトランジスタ
Q6を介して供給される。したがつて、上記スイ
ツチング回路１２は非導通状態となつている。こ
の場合、サンプル・ホールド回路の出力電圧Vput
は、伝送信号Vioに無関係に一定である。
ここで、上記伝送信号Vioと出力信号Vputとの
差電圧をVxとする。そして今、第２図ｂ中時刻t0
で第１及び第２のパルス制御電圧V1，V2が反転
し始め、上記第１のパルス制御電圧V1がコンデ
ンサC1のホールド電圧Vc1（＝Vput）以上となり、
第２のパルス制御電圧V2が伝送信号Vioの電圧レ
ベル以下になると、上記スイツチングトランジス
タQ5，Q6が共にオフ状態となるので、スイツチ
ング回路１２のトランジスタQ2，Q3がオン状態
に設定されて、上記定電流I1がトランジスタQ3を
介してコンデンサC1に供給され、また伝送信号
源１１からトランジスタQ2を介して第２の定電
流回路１５へ定電流I2が供給されるようになる。
このとき、トランジスタQ1，Q4は共にオフ状態
にあるので、上記出力用コンデンサC1は定電流I1
により伝送信号Vioとは無関係に充電される。つ
まり、上記出力用コンデンサC1は、その容量値
及び定電流I1の電流値によつて決まる時定数で直
線的に充電されることになる。
差電圧をVxとする。そして今、第２図ｂ中時刻t0
で第１及び第２のパルス制御電圧V1，V2が反転
し始め、上記第１のパルス制御電圧V1がコンデ
ンサC1のホールド電圧Vc1（＝Vput）以上となり、
第２のパルス制御電圧V2が伝送信号Vioの電圧レ
ベル以下になると、上記スイツチングトランジス
タQ5，Q6が共にオフ状態となるので、スイツチ
ング回路１２のトランジスタQ2，Q3がオン状態
に設定されて、上記定電流I1がトランジスタQ3を
介してコンデンサC1に供給され、また伝送信号
源１１からトランジスタQ2を介して第２の定電
流回路１５へ定電流I2が供給されるようになる。
このとき、トランジスタQ1，Q4は共にオフ状態
にあるので、上記出力用コンデンサC1は定電流I1
により伝送信号Vioとは無関係に充電される。つ
まり、上記出力用コンデンサC1は、その容量値
及び定電流I1の電流値によつて決まる時定数で直
線的に充電されることになる。
そして、図中時刻t2で上記差電圧Vxが回路条件
により定まる制限電圧V0以下になると、上記ト
ランジスタQ1，Q4もオン状態となり、スイツチ
ング回路１２が完全に導通状態となる。したがつ
て、上記出力用コンデンサC1は、その容量値及
び上記スイツチング回路１２に有するインピーダ
ンスによつて決まる時定数で、伝送信号Vioの電
圧レベルと等しくなるまで非直線的に充電される
ようになる。つまり、図中期間T1が定電流充放
電モード、期間T2が時定数充放電モードである。
により定まる制限電圧V0以下になると、上記ト
ランジスタQ1，Q4もオン状態となり、スイツチ
ング回路１２が完全に導通状態となる。したがつ
て、上記出力用コンデンサC1は、その容量値及
び上記スイツチング回路１２に有するインピーダ
ンスによつて決まる時定数で、伝送信号Vioの電
圧レベルと等しくなるまで非直線的に充電される
ようになる。つまり、図中期間T1が定電流充放
電モード、期間T2が時定数充放電モードである。
このような過渡現象で、特に定電流時定数モー
ドの発生は、上記サンプル・ホールド回路の高速
高精度な動作に大きな障害をもたらしている。す
なわち、上記サンプル・ホールド回路は、伝送信
号Vioの振幅レベルが大きい場合に、上記定電流
I1，I2を大電流にしなければ出力電圧Vputが伝送
信号Vioの電圧レベルに達するまでに時間がかか
つて入力追従性が悪く、サンプリング周波数を高
くすることができない。このため、上記のような
従来のサンプル・ホールド回路では、ビデオ帯域
信号を標本化することが極めて困難であつた。
ドの発生は、上記サンプル・ホールド回路の高速
高精度な動作に大きな障害をもたらしている。す
なわち、上記サンプル・ホールド回路は、伝送信
号Vioの振幅レベルが大きい場合に、上記定電流
I1，I2を大電流にしなければ出力電圧Vputが伝送
信号Vioの電圧レベルに達するまでに時間がかか
つて入力追従性が悪く、サンプリング周波数を高
くすることができない。このため、上記のような
従来のサンプル・ホールド回路では、ビデオ帯域
信号を標本化することが極めて困難であつた。
この発明は、上記のような問題を改善するため
になされたもので、サンプル状態に設定されたと
き定電流充放電モードを発生することなく直ちに
伝送信号に追従させることができ、これによつて
ビデオ帯域信号の標本化に好適する如く高速高精
度な動作が可能である、極めて良好なサンプル・
ホールド回路を提供することを目的とする。
になされたもので、サンプル状態に設定されたと
き定電流充放電モードを発生することなく直ちに
伝送信号に追従させることができ、これによつて
ビデオ帯域信号の標本化に好適する如く高速高精
度な動作が可能である、極めて良好なサンプル・
ホールド回路を提供することを目的とする。
すなわち、この発明によるサンプル・ホールド
回路は、出力用コンデンサと、互いに相補型のも
のでそれぞれ入力信号に対応してドライブ電流を
出力する第１及び第２のドライブ用トランジスタ
と、前記ドライブ電流を供給する第１及び第２の
定電流源と、互いに相補型でなりそれぞれ前記第
１及び第２のドライブ用トランジスタから出力さ
れる各ドライブ電流によつて駆動され前記ホール
ド用コンデンサへそれぞれ充電電流及び放電電流
を出力する第１及び第２の出力用トランジスタ
と、前記第１及び第２のドライブ用トランジスタ
へ供給される第１及び第２の定電流源の各出力電
流を基準電源へ導くことにより前記出力用コンデ
ンサの充電電圧をホールドさせ前記第１及び第２
の定電流源の出力電流を前記第１及び第２のドラ
イブ用トランジスタへ供給することにより前記出
力用コンデンサを充放電させて前記入力信号に追
従させる動作状態設定手段とを具備してなること
を特徴とするものである。
回路は、出力用コンデンサと、互いに相補型のも
のでそれぞれ入力信号に対応してドライブ電流を
出力する第１及び第２のドライブ用トランジスタ
と、前記ドライブ電流を供給する第１及び第２の
定電流源と、互いに相補型でなりそれぞれ前記第
１及び第２のドライブ用トランジスタから出力さ
れる各ドライブ電流によつて駆動され前記ホール
ド用コンデンサへそれぞれ充電電流及び放電電流
を出力する第１及び第２の出力用トランジスタ
と、前記第１及び第２のドライブ用トランジスタ
へ供給される第１及び第２の定電流源の各出力電
流を基準電源へ導くことにより前記出力用コンデ
ンサの充電電圧をホールドさせ前記第１及び第２
の定電流源の出力電流を前記第１及び第２のドラ
イブ用トランジスタへ供給することにより前記出
力用コンデンサを充放電させて前記入力信号に追
従させる動作状態設定手段とを具備してなること
を特徴とするものである。
以下、第３図乃至第５図を参照してこの発明の
一実施例を詳細に説明する。但し、第３図におい
て第１図と同一部分には同一符号を付して示し、
ここでは異なる部分についてのみ述べる。
一実施例を詳細に説明する。但し、第３図におい
て第１図と同一部分には同一符号を付して示し、
ここでは異なる部分についてのみ述べる。
第３図はその構成を示すもので、前記伝送信号
源１１はPNP型ドライブ用トランジスタQ7及び
NPN型ドライブ用トランジスタQ5の各ベースに
接続される。このうち、上記PNP型ドライブ用
トランジスタQ7は、NPN型出力用トランジスタ
Q9と共に充電制御回路１８を構成するもので、
上記NPN型ドライブ用トランジスタQ8に対して
相補形の縦形構造のものであり、そのエミツタが
上記NPN型出力用トランジスタQ9のベース及び
前記第１の定電流回路１３に接続される。この
NPN型出力用トランジスタQ9のベースには前記
第１のスイツチング制御回路１６が接続される。
また、上記NPN型ドライブ用トランジスタQ8
は、PNP型出力用トランジスタQ10と共に放電制
御回路１９を構成するもので、そのエミツタが上
記PNP型出力用トランジスタQ10のベース及び前
記第２の定電流回路１５に接続される。この
PNP型出力用トランジスタQ10には、前記第２の
スイツチング制御回路１７が接続される。そし
て、これらの出力用トランジスタQ9，Q10は互い
に相補型のもので、その各エミツタは共通接続さ
れており、この共通エミツタには前記出力用コン
デンサC1が接続される。
源１１はPNP型ドライブ用トランジスタQ7及び
NPN型ドライブ用トランジスタQ5の各ベースに
接続される。このうち、上記PNP型ドライブ用
トランジスタQ7は、NPN型出力用トランジスタ
Q9と共に充電制御回路１８を構成するもので、
上記NPN型ドライブ用トランジスタQ8に対して
相補形の縦形構造のものであり、そのエミツタが
上記NPN型出力用トランジスタQ9のベース及び
前記第１の定電流回路１３に接続される。この
NPN型出力用トランジスタQ9のベースには前記
第１のスイツチング制御回路１６が接続される。
また、上記NPN型ドライブ用トランジスタQ8
は、PNP型出力用トランジスタQ10と共に放電制
御回路１９を構成するもので、そのエミツタが上
記PNP型出力用トランジスタQ10のベース及び前
記第２の定電流回路１５に接続される。この
PNP型出力用トランジスタQ10には、前記第２の
スイツチング制御回路１７が接続される。そし
て、これらの出力用トランジスタQ9，Q10は互い
に相補型のもので、その各エミツタは共通接続さ
れており、この共通エミツタには前記出力用コン
デンサC1が接続される。
上記のような構成において、以下その動作につ
いて説明する。
いて説明する。
まず、このサンプル・ホールド回路がホールド
状態であるとき、前述したように前記第１のパル
ス制御電圧V1がＬレベル、第２のパルス制御電
圧V2がＨレベルであるので、前記スイツチング
トランジスタQ5，Q6は共にオン状態となつてい
る。このため、上記第１の定電流回路１３に流れ
る定電流I1は、スイツチングトランジスタQ5を介
して第１のパルス制御電圧源１６１へ流れ、また
上記第２の定電流回路１５に流れる定電流I2は第
２のパルス制御電圧源１７１からスイツチングト
ランジスタQ6を介して供給される。つまり、こ
の場合、上記充電制御回路１８及び放電制御回路
１９の各ドライブ用トランジスタQ7，Q5に電流
が供給されないので、出力用トランジスタQ9，
Q10は共にオフ状態であり、前記出力用コンデン
サC1は充電電圧Vc1をホールドする。したがつ
て、この場合のサンプル・ホールド回路の出力電
圧Vputは一定に保たれるようになる。
状態であるとき、前述したように前記第１のパル
ス制御電圧V1がＬレベル、第２のパルス制御電
圧V2がＨレベルであるので、前記スイツチング
トランジスタQ5，Q6は共にオン状態となつてい
る。このため、上記第１の定電流回路１３に流れ
る定電流I1は、スイツチングトランジスタQ5を介
して第１のパルス制御電圧源１６１へ流れ、また
上記第２の定電流回路１５に流れる定電流I2は第
２のパルス制御電圧源１７１からスイツチングト
ランジスタQ6を介して供給される。つまり、こ
の場合、上記充電制御回路１８及び放電制御回路
１９の各ドライブ用トランジスタQ7，Q5に電流
が供給されないので、出力用トランジスタQ9，
Q10は共にオフ状態であり、前記出力用コンデン
サC1は充電電圧Vc1をホールドする。したがつ
て、この場合のサンプル・ホールド回路の出力電
圧Vputは一定に保たれるようになる。
次に、上記サンプル・ホールド回路がサンプル
状態の場合について説明する。すなわち、上記第
１及び第２のパルス制御電圧源１６１，１７１の
出力が共に反転して第１のパルス制御電圧V1が
Ｈレベル、第２のパルス制御電圧V2がＬレベル
となると、上記スイツチングトランジスタQ5，
Q6が共にオフ状態に設定される。このため、上
記充電制御回路１８及び放電制御回路１９の各ド
ライブ用トランジスタQ7，Q8にそれぞれ上記定
電流I1，I2が流れる状態となり、これによつて上
記出力用トランジスタQ9，Q10にバイアス電流が
供給されるようになる。
状態の場合について説明する。すなわち、上記第
１及び第２のパルス制御電圧源１６１，１７１の
出力が共に反転して第１のパルス制御電圧V1が
Ｈレベル、第２のパルス制御電圧V2がＬレベル
となると、上記スイツチングトランジスタQ5，
Q6が共にオフ状態に設定される。このため、上
記充電制御回路１８及び放電制御回路１９の各ド
ライブ用トランジスタQ7，Q8にそれぞれ上記定
電流I1，I2が流れる状態となり、これによつて上
記出力用トランジスタQ9，Q10にバイアス電流が
供給されるようになる。
ここで、上記出力用コンデンサC1の充電電圧
Vc1が伝送信号Vioの電圧レベルよりも低い場合、
出力用トランジスタQ9のベース及びエミツタ間
に電位差が生じる。この出力用トランジスタQ9
のエミツタ電位は、ドライブ用トランジスタQ7
のベース電位、つまり伝送信号Vioの電圧レベル
と等しいものであるから、上記出力用トランジス
タQ9は、上記第１の定電流回路１３とは無関係
に、上記コンデンサC1に定電圧源１４から充電
電流I3を供給して、このコンデンサC1を伝送信号
Vioの電圧レベルと等しくなるまで充電するよう
になる。この場合、上記充電電流I3の経路に抵抗
分がほとんど存在しないため、その充電速度は極
めて速いものとなる。
Vc1が伝送信号Vioの電圧レベルよりも低い場合、
出力用トランジスタQ9のベース及びエミツタ間
に電位差が生じる。この出力用トランジスタQ9
のエミツタ電位は、ドライブ用トランジスタQ7
のベース電位、つまり伝送信号Vioの電圧レベル
と等しいものであるから、上記出力用トランジス
タQ9は、上記第１の定電流回路１３とは無関係
に、上記コンデンサC1に定電圧源１４から充電
電流I3を供給して、このコンデンサC1を伝送信号
Vioの電圧レベルと等しくなるまで充電するよう
になる。この場合、上記充電電流I3の経路に抵抗
分がほとんど存在しないため、その充電速度は極
めて速いものとなる。
また、上記コンデンサC1の充電電圧Vc1が伝送
信号Vioの電圧レベルよりも高い場合、上記出力
用トランジスタQ10のベース及びエミツタ間に電
位差が生じる。この出力用トランジスタQ10のベ
ース電位はドライブ用トランジスタQ8のベース
電位、つまり伝送信号Vioの電圧レベルと等しい
ものであるから、上記出力用トランジスタQ10
は、上記第２の定電流回路１５とは無関係に、上
記コンデンサC1からアースへ放電電流I4を流し
て、このコンデンサC1の充電電圧Vc1を伝送信号
Vioの電圧レベルと等しくなるまで放電させるよ
うになる。この場合も上記充電時と同様に、上記
放電電流I4の経路に抵抗分がほとんど存在しない
ため、その放電速度は極めて速いものとなる。す
なわち、上記のように構成したサンプル・ホール
ド回路は、前述した定電流充放電モードが発生し
ないものである。
信号Vioの電圧レベルよりも高い場合、上記出力
用トランジスタQ10のベース及びエミツタ間に電
位差が生じる。この出力用トランジスタQ10のベ
ース電位はドライブ用トランジスタQ8のベース
電位、つまり伝送信号Vioの電圧レベルと等しい
ものであるから、上記出力用トランジスタQ10
は、上記第２の定電流回路１５とは無関係に、上
記コンデンサC1からアースへ放電電流I4を流し
て、このコンデンサC1の充電電圧Vc1を伝送信号
Vioの電圧レベルと等しくなるまで放電させるよ
うになる。この場合も上記充電時と同様に、上記
放電電流I4の経路に抵抗分がほとんど存在しない
ため、その放電速度は極めて速いものとなる。す
なわち、上記のように構成したサンプル・ホール
ド回路は、前述した定電流充放電モードが発生し
ないものである。
尚、上記サンプル・ホールド回路では、時定数
充放電モードにおける回路構成が相補型のトラン
ジスタを用いた自己帰還型であり、このため、上
記出力用トランジスタQ9または出力用トランジ
スタQ10のエミツタの交流インピーダンスの1/2
の値及びコンデンサC1の容量値で決まる時定数
で充放電される。
充放電モードにおける回路構成が相補型のトラン
ジスタを用いた自己帰還型であり、このため、上
記出力用トランジスタQ9または出力用トランジ
スタQ10のエミツタの交流インピーダンスの1/2
の値及びコンデンサC1の容量値で決まる時定数
で充放電される。
ここで、従来及びこの発明によるのサンプル・
ホールド回路の各スパイス・シユミレーシヨン結
果を第４図及び第５図に示してその特性について
説明する。尚、この場合、定電流I1＝I2＝１〔ｍ
Ａ〕、電源電圧VE＝５〔Ｖ〕、コンデンサC1＝100
〔pF〕に設定されている。そして、図中符号ａは
入力信号（伝送信号）の電圧信号、ｂは従来のサ
ンプル・ホールド回路の出力信号、ｃはこの発明
によるサンプル・ホールド回路の出力信号を示し
ている。
ホールド回路の各スパイス・シユミレーシヨン結
果を第４図及び第５図に示してその特性について
説明する。尚、この場合、定電流I1＝I2＝１〔ｍ
Ａ〕、電源電圧VE＝５〔Ｖ〕、コンデンサC1＝100
〔pF〕に設定されている。そして、図中符号ａは
入力信号（伝送信号）の電圧信号、ｂは従来のサ
ンプル・ホールド回路の出力信号、ｃはこの発明
によるサンプル・ホールド回路の出力信号を示し
ている。
第４図は、前記第１及び第２のスイツチング制
御回路１６，１７の各スイツチングトランジスタ
Q5，Q6を常にオフ状態となるように設定して、
サンプル・ホールド回路がサンプル状態である場
合の充放電特性を示したものである。この図から
明らかなように、従来のサンプル・ホールド回路
では入力電圧に追従するのに約100〔ns〕の時間が
かかつているが、この発明によるサンプル・ホー
ルド回路では略正確に追従している。
御回路１６，１７の各スイツチングトランジスタ
Q5，Q6を常にオフ状態となるように設定して、
サンプル・ホールド回路がサンプル状態である場
合の充放電特性を示したものである。この図から
明らかなように、従来のサンプル・ホールド回路
では入力電圧に追従するのに約100〔ns〕の時間が
かかつているが、この発明によるサンプル・ホー
ルド回路では略正確に追従している。
また、第５図は、前記第１及び第２のスイツチ
ング制御回路１６，１７の各スイツチングトラン
ジスタQ5，Q6を時刻100〔ns〕でオン状態に切り
換えて、サンプル・ホールド回路をサンプル状態
からホールド状態に切り換えた場合の充放電特性
を示したものである。この図から明らかなよう
に、従来のサンプル・ホールド回路ではホールド
状態に切り変わるとき出力電圧に約９〔ｍＶ〕の
変動が現われたが、この発明によるサンプル・ホ
ールド回路では動作速度が速いので約６〔ｍＶ〕
程度となつている。
ング制御回路１６，１７の各スイツチングトラン
ジスタQ5，Q6を時刻100〔ns〕でオン状態に切り
換えて、サンプル・ホールド回路をサンプル状態
からホールド状態に切り換えた場合の充放電特性
を示したものである。この図から明らかなよう
に、従来のサンプル・ホールド回路ではホールド
状態に切り変わるとき出力電圧に約９〔ｍＶ〕の
変動が現われたが、この発明によるサンプル・ホ
ールド回路では動作速度が速いので約６〔ｍＶ〕
程度となつている。
したがつて、上記のように構成したサンプル・
ホールド回路は、定電流充放電モードが発生せ
ず、また時定数充放電モードにおける時定数が従
来のものより小さいため、サンプル状態での入力
信号に対する追従性が良好となり、これによつて
高速高精度な動作が可能となるので、サンプリン
グ周波数を高くしてビデオ帯域信号を容易に標本
化し得るようになる。
ホールド回路は、定電流充放電モードが発生せ
ず、また時定数充放電モードにおける時定数が従
来のものより小さいため、サンプル状態での入力
信号に対する追従性が良好となり、これによつて
高速高精度な動作が可能となるので、サンプリン
グ周波数を高くしてビデオ帯域信号を容易に標本
化し得るようになる。
以上のように本発明によれば、サンプル状態に
設定されたとき定電流充放電モードを発生するこ
となく直ちに伝送信号に追従させることができ、
これによつてビデオ帯域信号の標本化に好適する
如く高速高精度な動作が可能である、極めて良好
なサンプル・ホールド回路を提供することができ
る。
設定されたとき定電流充放電モードを発生するこ
となく直ちに伝送信号に追従させることができ、
これによつてビデオ帯域信号の標本化に好適する
如く高速高精度な動作が可能である、極めて良好
なサンプル・ホールド回路を提供することができ
る。
第１図は従来のサンプル・ホールド回路を示す
回路図、第２図は上記サンプル・ホールド回路の
動作を説明するための図、第３図はこの発明に係
るサンプル・ホールド回路の一実施例を示す回路
図、第４図及び第５図はそれぞれ上記実施例のス
パイス・シユミレーシヨン結果を示す波形図であ
る。 １１……伝送信号源、１２……スイツチング回
路、１３，１５……定電流回路、１４……定電圧
源、１６……第１のスイツチング制御回路、１７
……第２のスイツチング制御回路、１８……充電
制御回路、１９……放電制御回路、C1……出力
用コンデンサ、Q7，Q8……ドライブ用トランジ
スタ、Q9，Q10……出力用トランジスタ、Vio…
…伝送信号、V1，V2……パルス制御電圧、Vput
……出力電圧、I3……充電電流、I4……放電電
流。
回路図、第２図は上記サンプル・ホールド回路の
動作を説明するための図、第３図はこの発明に係
るサンプル・ホールド回路の一実施例を示す回路
図、第４図及び第５図はそれぞれ上記実施例のス
パイス・シユミレーシヨン結果を示す波形図であ
る。 １１……伝送信号源、１２……スイツチング回
路、１３，１５……定電流回路、１４……定電圧
源、１６……第１のスイツチング制御回路、１７
……第２のスイツチング制御回路、１８……充電
制御回路、１９……放電制御回路、C1……出力
用コンデンサ、Q7，Q8……ドライブ用トランジ
スタ、Q9，Q10……出力用トランジスタ、Vio…
…伝送信号、V1，V2……パルス制御電圧、Vput
……出力電圧、I3……充電電流、I4……放電電
流。
Claims (1)
- 【特許請求の範囲】 １ 出力用コンデンサと、 互いに相補型のもので、それぞれ入力信号に対
応してドライブ電流を出力する第１及び第２のド
ライブ用トランジスタと、 前記ドライブ電流を供給する第１及び第２の定
電流源と、 互いに相補型でなり、それぞれ前記第１及び第
２のドライブ用トランジスタから出力される各ド
ライブ電流によつて駆動され、前記出力用コンデ
ンサへそれぞれ充電電流及び放電電流を出力する
第１及び第２の出力用トランジスタと、 前記第１の出力用トランジスタのベースに接続
され、ダイオード接続された第１のスイツチング
トランジスタ、および、この第１のスイツチング
トランジスタを制御する第１のパルス制御電圧源
から構成される第１のスイツチング制御回路と、 前記第２の出力用トランジスタのベースに接続
され、ダイオード接続された第２のスイツチング
トランジスタ、および、この第２のスイツチング
トランジスタを制御する第２のパルス制御電圧源
から構成される第２のスイツチング制御回路と を具備することを特徴とするサンプル・ホールド
回路。 ２ 前記第１及び第２のスイツチング制御回路
は、前記第１及び第２の定電流源の各出力電流を
基準電源へ導くことにより前記出力用コンデンサ
の充電電圧をホールドさせ、前記第１及び第２の
定電流源の各出力電流を前記第１及び第２のドラ
イブ用トランジスタへ供給することにより前記出
力用コンデンサを充放電させて前記入力信号に追
従させることを特徴とする特許請求の範囲第１項
に記載のサンプル・ホールド回路。 ３ 前記第１及び第２のパルス制御電圧源は、互
いに相補的な信号を出力し、前記第１及び第２の
スイツチングトランジスタは、共にオン状態か又
は共にオフ状態であることを特徴とする特許請求
の範囲第１項に記載のサンプル・ホールド回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58211879A JPS60103596A (ja) | 1983-11-11 | 1983-11-11 | サンプル・ホ−ルド回路 |
| DE8484113302T DE3484790D1 (de) | 1983-11-11 | 1984-11-05 | Abtasthalteschaltung. |
| EP84113302A EP0144759B1 (en) | 1983-11-11 | 1984-11-05 | Sample and hold circuit |
| US06/668,841 US4636659A (en) | 1983-11-11 | 1984-11-06 | Sample and hold circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58211879A JPS60103596A (ja) | 1983-11-11 | 1983-11-11 | サンプル・ホ−ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60103596A JPS60103596A (ja) | 1985-06-07 |
| JPH0443357B2 true JPH0443357B2 (ja) | 1992-07-16 |
Family
ID=16613130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58211879A Granted JPS60103596A (ja) | 1983-11-11 | 1983-11-11 | サンプル・ホ−ルド回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4636659A (ja) |
| EP (1) | EP0144759B1 (ja) |
| JP (1) | JPS60103596A (ja) |
| DE (1) | DE3484790D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6369099A (ja) * | 1986-09-10 | 1988-03-29 | Yamaha Corp | サンプルホ−ルド回路 |
| US4873457A (en) * | 1988-07-05 | 1989-10-10 | Tektronix, Inc. | Integrated sample and hold circuit |
| EP0394507A1 (de) * | 1989-04-24 | 1990-10-31 | Siemens Aktiengesellschaft | Schnelle Abtast-Halte-Schaltungsanordnung |
| FR2648943B1 (fr) * | 1989-06-23 | 1991-10-11 | Radiotechnique Compelec | Circuit echantillonneur-bloqueur |
| US6323696B1 (en) | 1999-12-07 | 2001-11-27 | Hughes Electronics Corporation | Sample and hold circuit |
| US7180718B2 (en) * | 2003-01-31 | 2007-02-20 | X2Y Attenuators, Llc | Shielded energy conditioner |
| GB0520068D0 (en) * | 2005-10-03 | 2005-11-09 | Cancer Res Technology | av peptide ligand |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3336518A (en) * | 1964-08-05 | 1967-08-15 | Robert T Murphy | Sample and hold circuit |
| US3412263A (en) * | 1966-04-11 | 1968-11-19 | Beckman Instruments Inc | Derivative circuit |
| US3471719A (en) * | 1966-07-13 | 1969-10-07 | Us Navy | Gated filter and sample hold circuit |
| JPS58185096A (ja) * | 1982-04-22 | 1983-10-28 | Mitsubishi Electric Corp | サンプルホ−ルド回路 |
| JPS6072316A (ja) * | 1983-09-28 | 1985-04-24 | Matsushita Electric Ind Co Ltd | 標本化回路 |
-
1983
- 1983-11-11 JP JP58211879A patent/JPS60103596A/ja active Granted
-
1984
- 1984-11-05 DE DE8484113302T patent/DE3484790D1/de not_active Expired - Lifetime
- 1984-11-05 EP EP84113302A patent/EP0144759B1/en not_active Expired
- 1984-11-06 US US06/668,841 patent/US4636659A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0144759A2 (en) | 1985-06-19 |
| JPS60103596A (ja) | 1985-06-07 |
| EP0144759B1 (en) | 1991-07-10 |
| EP0144759A3 (en) | 1986-10-01 |
| US4636659A (en) | 1987-01-13 |
| DE3484790D1 (de) | 1991-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5463394A (en) | Current switch for a high speed DAC | |
| US5134322A (en) | Control and monitoring device for a power switch | |
| US5381052A (en) | Peak detector circuit and application in a fiber optic receiver | |
| US4401901A (en) | Comparator | |
| JPS63501914A (ja) | 温度補償付ｃｍｏｓ−ｅｃｌロジツク・レベル変換器 | |
| US5572154A (en) | Circuit and method of sampling an analog signal | |
| EP0851434B1 (en) | Sample hold circuit and semiconductor device having the same | |
| US5036219A (en) | Precise, high speed CMOS track (sample)/hold circuits | |
| US3659117A (en) | Track and hold apparatus | |
| US5416364A (en) | Direct current to direct current galvanic isolator | |
| JPH0443357B2 (ja) | ||
| US4893036A (en) | Differential signal delay circuit | |
| US3862437A (en) | Sample peak and hold with dual current source | |
| US5467035A (en) | Sample-and-hold circuit | |
| US3617771A (en) | Differential switching system for switching low-level signals | |
| JPS6221447B2 (ja) | ||
| US4705961A (en) | Programmable sweep generator | |
| US5170079A (en) | Collector dot and circuit with latched comparator | |
| EP0154628A1 (en) | Ttl flip-flop | |
| US4285051A (en) | Low glitch current switch | |
| US5394038A (en) | Output circuit comprising bipolar transistors for driving CMOS circuit to reduce power consumption of the output circuit and avoid erroneous operation of the CMOS circuit | |
| EP0113975B1 (en) | Controllable sweep generator | |
| JPH0232719B2 (ja) | ||
| US3795827A (en) | Controlled squarewave voltage generating electronic circuit | |
| USRE36480E (en) | Control and monitoring device for a power switch |