JPH0442601A - Cmos crystal oscillating circuit - Google Patents
Cmos crystal oscillating circuitInfo
- Publication number
- JPH0442601A JPH0442601A JP15053190A JP15053190A JPH0442601A JP H0442601 A JPH0442601 A JP H0442601A JP 15053190 A JP15053190 A JP 15053190A JP 15053190 A JP15053190 A JP 15053190A JP H0442601 A JPH0442601 A JP H0442601A
- Authority
- JP
- Japan
- Prior art keywords
- feedback resistor
- power supply
- supply voltage
- cmos
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 26
- 230000010355 oscillation Effects 0.000 abstract description 35
- 230000003213 activating effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 3
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明はコルピッツ型の0MO8(相補形金属酸化物半
導体)水晶発振回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a Colpitts type OMO8 (complementary metal oxide semiconductor) crystal oscillation circuit.
[従来の技術]
第4図は従来のコルピッツ型のCMO3水晶発振回路を
示す。[Prior Art] FIG. 4 shows a conventional Colpitts type CMO3 crystal oscillation circuit.
同図に示すように、CMOS集積回路10の内部にはイ
ンバータ11と帰還抵抗12とが設けられている。これ
らインバータ11及び帰還抵抗12はCMOS集積回路
IOの発振入力端子05CIN及び発振出力端子05C
OUT間に並列接続されている。As shown in the figure, an inverter 11 and a feedback resistor 12 are provided inside the CMOS integrated circuit 10. These inverter 11 and feedback resistor 12 are connected to the oscillation input terminal 05CIN and oscillation output terminal 05C of the CMOS integrated circuit IO.
Connected in parallel between OUT.
発振出力端子08COUTはCMO3集積回路10の内
部回路に接続されている。発振入力端子03CIN及び
発振出力端子03COUTには水晶振動子13が外付け
で接続されている。これらインバータ11、帰還抵抗1
2及び水晶振動子13でコルピッツ型のCMOS水晶発
振回路が構成されている。The oscillation output terminal 08COUT is connected to the internal circuit of the CMO3 integrated circuit 10. A crystal resonator 13 is externally connected to the oscillation input terminal 03CIN and the oscillation output terminal 03COUT. These inverter 11, feedback resistor 1
2 and the crystal resonator 13 constitute a Colpitts-type CMOS crystal oscillation circuit.
発振入力端子05CIN及び発振出力端子08COUT
には負荷容量14a及び14bが接続され、これら負荷
容量14a及び14bはそれぞれ接地されている。Oscillation input terminal 05CIN and oscillation output terminal 08COUT
are connected to load capacitors 14a and 14b, and these load capacitors 14a and 14b are grounded, respectively.
第5図は帰還抵抗12の構成を示す回路図である。FIG. 5 is a circuit diagram showing the configuration of the feedback resistor 12.
同図に示すように、帰還抵抗12はCMOSトランジス
タ、即ちP型FET(電界効果型トランジスタ)121
とN型F E T 12bとのオン抵抗により構成され
ている。As shown in the figure, the feedback resistor 12 is a CMOS transistor, that is, a P-type FET (field effect transistor) 121.
and the N-type FET 12b.
[発明が解決しようとする課題]
このように、従来のCMO3水晶発振回路では、帰還抵
抗12としてP型F E T 12aとN型FET12
bとのオン抵抗を用いているため、発振回路の電源電圧
vddが変動すると帰還抵抗12の抵抗値が変動し発振
不良が発生するという問題点がある。[Problems to be Solved by the Invention] As described above, in the conventional CMO3 crystal oscillation circuit, the P-type FET 12a and the N-type FET 12 are used as the feedback resistor 12.
Since the on-resistance with b is used, there is a problem in that when the power supply voltage vdd of the oscillation circuit fluctuates, the resistance value of the feedback resistor 12 fluctuates, causing oscillation failure.
従って、本発明の目的は広範囲の電源電圧で安定した発
振動作が確保される簡単な回路構成のCMOS水晶発振
回路を提供することにある。Therefore, an object of the present invention is to provide a CMOS crystal oscillation circuit with a simple circuit configuration that ensures stable oscillation operation over a wide range of power supply voltages.
[課題を解決するための手段]
上述の目的を達成するため、本発明のCMOS水晶発振
回路は、水晶振動子と、水晶振動子に並列に接続された
インバータと、電源電圧が所定のしきい値電圧より低い
場合にインバータに並列に接続される第1のCMOSト
ランジスタ帰還抵抗と、電源電圧がしきい値電圧より高
い場合にインバータに並列に接続される第2のCMOS
トランジスタ帰還抵抗とを備えている。[Means for Solving the Problems] In order to achieve the above-mentioned object, a CMOS crystal oscillation circuit of the present invention includes a crystal resonator, an inverter connected in parallel to the crystal resonator, and a power supply voltage that is set to a predetermined threshold. a first CMOS transistor feedback resistor connected in parallel to the inverter when the supply voltage is lower than the threshold voltage; and a second CMOS transistor feedback resistor connected in parallel to the inverter when the supply voltage is higher than the threshold voltage.
and a transistor feedback resistor.
[作用]
電源電圧が所定のしきい値電圧より低い場合は第1のC
MOSトランジスタ帰還抵抗が動作し、電源電圧が所定
のしきい値電圧より高い場合は第1のCMOS)ランジ
スタ帰還抵抗とは異なる特性の第2のCMOSトランジ
スタ帰還抵抗が動作する。従って、電源電圧が低い場合
にも高い場合にもほぼ一定の帰還抵抗値が得られ、その
結果、広範囲の電源電圧で安定した発振動作が確保され
る。[Function] When the power supply voltage is lower than a predetermined threshold voltage, the first C
A MOS transistor feedback resistor operates, and when the power supply voltage is higher than a predetermined threshold voltage, a second CMOS transistor feedback resistor operates, which has characteristics different from those of the first CMOS transistor feedback resistor. Therefore, a substantially constant feedback resistance value is obtained whether the power supply voltage is low or high, and as a result, stable oscillation operation is ensured over a wide range of power supply voltages.
[実施例] 以下、図面を参照して本発明の詳細な説明する。[Example] Hereinafter, the present invention will be described in detail with reference to the drawings.
第1図は本発明に係るCMOS水晶発振回路の一実施例
を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of a CMOS crystal oscillation circuit according to the present invention.
同図に示すように、CMO3集積回路20の内部にはイ
ンバータ21、低電圧動作用帰還抵抗22、高電圧動作
用帰還抵抗23、トランスファゲート24、トランスフ
ァゲート25及び帰還抵抗制御回路26が設けられてい
る。低電圧動作用帰還抵抗22、及び高電圧動作用帰還
抵抗23は本発明の第1のCMOSトランジスタ帰還抵
抗及び第2のCMOSトランジスタ帰還抵抗のそれぞれ
一例となっている。As shown in the figure, an inverter 21, a feedback resistor 22 for low voltage operation, a feedback resistor 23 for high voltage operation, a transfer gate 24, a transfer gate 25, and a feedback resistance control circuit 26 are provided inside the CMO3 integrated circuit 20. ing. The feedback resistor 22 for low voltage operation and the feedback resistor 23 for high voltage operation are examples of the first CMOS transistor feedback resistor and the second CMOS transistor feedback resistor of the present invention, respectively.
低電圧動作用帰還抵抗22とトランスファゲート24と
は直列接続され、高電圧動作用帰還抵抗23とトランス
ファゲート25とは直列接続されている。The feedback resistor 22 for low voltage operation and the transfer gate 24 are connected in series, and the feedback resistor 23 for high voltage operation and the transfer gate 25 are connected in series.
インバータ21と直列接続された低電圧動作用帰還抵抗
22及びトランスファゲート24と直列接続された高電
圧動作用帰還抵抗23及びトランスファゲート25とは
CMOS集積回路20の発振入力端子O8CAM及び発
振出力端子09COUT間に並列接続されている。The low voltage operation feedback resistor 22 connected in series with the inverter 21 and the high voltage operation feedback resistor 23 and transfer gate 25 connected in series with the transfer gate 24 are the oscillation input terminal O8CAM and the oscillation output terminal 09COUT of the CMOS integrated circuit 20. are connected in parallel between.
発振出力端子03COUTはCMO3集積回路20の内
部回路に接続されている。The oscillation output terminal 03COUT is connected to the internal circuit of the CMO3 integrated circuit 20.
水晶振動子27は発振入力端子03CIN及び発振出力
端子05COUTに外付けで接続されている。これらイ
ンバータ21、低電圧動作用帰還抵抗22、高電圧動作
用帰還抵抗23及び水晶振動子27でCMOS水晶発振
回路が構成されている。The crystal resonator 27 is externally connected to the oscillation input terminal 03CIN and the oscillation output terminal 05COUT. These inverter 21, feedback resistor 22 for low voltage operation, feedback resistor 23 for high voltage operation, and crystal resonator 27 constitute a CMOS crystal oscillation circuit.
発振入力端子03CIN及び発振出力端子03COUT
には負荷容量28!及び28bの一端が接続され、これ
ら負荷容量28a及び28bの他端はそれぞれ接地され
ている。Oscillation input terminal 03CIN and oscillation output terminal 03COUT
The load capacity is 28! and 28b are connected, and the other ends of these load capacitors 28a and 28b are grounded.
第2図は低電圧動作用帰還抵抗22の構成を示す回路図
であり、第3図は高電圧動作用帰還抵抗23の構成を示
す回路図である。FIG. 2 is a circuit diagram showing the configuration of the feedback resistor 22 for low voltage operation, and FIG. 3 is a circuit diagram showing the configuration of the feedback resistor 23 for high voltage operation.
これらの図に示すように、低電圧動作用帰還抵抗22は
CMOSトランジスタ、即ちP型FET22aとN型F
ET22bとのオン抵抗により構成され、高電圧動作用
帰還抵抗23はP型F E T 23aとN型FET2
3bとのオン抵抗により低電圧動作用帰還抵抗22と同
様に構成されている。As shown in these figures, the feedback resistor 22 for low voltage operation consists of CMOS transistors, that is, a P-type FET 22a and an N-type FET 22a.
The feedback resistor 23 for high voltage operation is composed of the on-resistance of the ET22b and the P-type FET23a and the N-type FET2.
It is configured similarly to the feedback resistor 22 for low voltage operation due to the on-resistance with 3b.
次に、上述の実施例の動作を説明する。Next, the operation of the above embodiment will be explained.
第1図において、帰還抵抗制御回路26は発振回路の電
源電圧vddを検出し、以下のようにトランスファゲー
ト24及び25を制御することにより、電源電圧Vdd
に応じた低電圧動作用帰還抵抗22及び高電圧動作用帰
還抵抗23の切替えを行う。In FIG. 1, the feedback resistance control circuit 26 detects the power supply voltage Vdd of the oscillation circuit, and controls the transfer gates 24 and 25 as follows.
The feedback resistor 22 for low-voltage operation and the feedback resistor 23 for high-voltage operation are switched accordingly.
即ち、検aされた電源電圧vddが所定のしきい値電圧
VT以下の場合には、制御信号SLVを発しトランスフ
ァゲート24をオンにすると共に制御信号5llvを発
しトランスファゲート25をオフにする。That is, when the detected power supply voltage vdd is less than a predetermined threshold voltage VT, a control signal SLV is generated to turn on the transfer gate 24, and a control signal 5llv is generated to turn off the transfer gate 25.
他方、電源電圧Vddがしきい値電圧VT以上の場合に
は、制御信号SHYを発しトランスファゲート25をオ
ンにすると共に制御信号SLVを発しトランスファゲー
ト24をオフにする。On the other hand, when the power supply voltage Vdd is higher than the threshold voltage VT, a control signal SHY is generated to turn on the transfer gate 25, and a control signal SLV is generated to turn off the transfer gate 24.
このしきい値電圧■。は水晶振動子の発振周波数及び電
源電圧V0の範囲に依存する値であり、−例として約3
3kHxの水晶振動子を使用し電源電圧Vddが約IV
から約6V程度の範囲である場合のしきい値電圧vTは
約3■から約3.5v程度の範囲に設定することができ
る。前述のように切替わる低電圧動作用帰還抵抗22及
び高電圧動作用帰還抵抗23の抵抗値は、低電圧動作用
帰還抵抗22についてはP型F E T 22a及びN
型FET22bのオン抵抗の設定により決まり、また、
高電圧動作用帰還抵抗23についてはP型FET23a
及びN型FET23bのオン抵抗の設定により決まり、
それぞれの動作電圧範囲でほぼ一定値、即ちこの例では
約10MΩ程度となる。This threshold voltage■. is a value that depends on the oscillation frequency of the crystal resonator and the range of the power supply voltage V0;
Using a 3kHz crystal oscillator, the power supply voltage Vdd is approximately IV
The threshold voltage vT in the range from about 3V to about 6V can be set to about 3V to about 3.5V. The resistance values of the feedback resistor 22 for low voltage operation and the feedback resistor 23 for high voltage operation, which are switched as described above, are P type FET 22a and N for the feedback resistor 22 for low voltage operation.
It is determined by the on-resistance setting of type FET22b, and
The feedback resistor 23 for high voltage operation is a P-type FET 23a.
It is determined by the on-resistance setting of the N-type FET 23b,
The value is approximately constant in each operating voltage range, that is, approximately 10 MΩ in this example.
従って、本実施例によれば、帰還抵抗制御回路26が発
振回路の電源電圧vddに応じてトランスファゲート2
4及び25を制御し低電圧動作用帰還抵抗22及び高電
圧動作用帰還抵抗23の切替えを行うので、電源電圧が
低い場合にも高い場合にもほぼ一定の帰還抵抗値が得ら
れ、電源電圧vddが変動しても安定した発振動作が確
保される。Therefore, according to this embodiment, the feedback resistance control circuit 26 controls the transfer gate 2 in accordance with the power supply voltage vdd of the oscillation circuit.
4 and 25 to switch the feedback resistor 22 for low voltage operation and the feedback resistor 23 for high voltage operation, a nearly constant feedback resistance value can be obtained whether the power supply voltage is low or high. Stable oscillation operation is ensured even if vdd fluctuates.
[発明の効果]
以上説明したように本発明は、水晶振動子と、水晶振動
子に並列に接続されたインバータと、電源電圧が所定の
しきい値電圧より低い場合にインバータに並列に接続さ
れる第1のCMOSトランジスタ帰還抵抗と、電源電圧
が所定のしきい値電圧より高い場合にインバータに並列
に接続される第2のCMOS)ランジスタ帰還抵抗とを
備えたので、広範囲の電源電圧で安定した発振動作を確
保することができる。[Effects of the Invention] As explained above, the present invention includes a crystal resonator, an inverter connected in parallel to the crystal resonator, and an inverter connected in parallel to the inverter when the power supply voltage is lower than a predetermined threshold voltage. The first CMOS transistor feedback resistor is connected in parallel to the inverter when the power supply voltage is higher than a predetermined threshold voltage, so it is stable over a wide range of power supply voltages. oscillation operation can be ensured.
第1図は本発明に係るCMOS水晶発振回路の一実施例
を示す回路図、第2図は第1図の低電圧動作用帰還抵抗
の構成を示す回路図、第3図は第1図の高電圧動作用帰
還抵抗の構成を示す回路図、第4図は従来のコルピッツ
型のCMOS水晶発振回路を示す回路図、第5図は第4
図の帰還抵抗の構成を示す回路図である。
21・・・・・・インバータ、22・・・・・・低電圧
動作用帰還抵抗、23・・・・・・高電圧動作用帰還抵
抗、22a 、 23B・・・・・・P型FET、 2
2b 、 23b・・・・・・N型FET、24.25
・・・・・・トランスファゲート、26・・・・・・帰
還抵抗制御回路、27・・・・・・水晶振動子、28a
、 28b・旧・・負荷容量。
第1図
第2図
第3rllJFIG. 1 is a circuit diagram showing an embodiment of the CMOS crystal oscillation circuit according to the present invention, FIG. 2 is a circuit diagram showing the configuration of the feedback resistor for low voltage operation shown in FIG. 1, and FIG. A circuit diagram showing the configuration of a feedback resistor for high voltage operation, Figure 4 is a circuit diagram showing a conventional Colpitts type CMOS crystal oscillation circuit, and Figure 5 is
FIG. 3 is a circuit diagram showing the configuration of the feedback resistor shown in the figure. 21... Inverter, 22... Feedback resistor for low voltage operation, 23... Feedback resistor for high voltage operation, 22a, 23B... P-type FET, 2
2b, 23b...N-type FET, 24.25
...Transfer gate, 26...Feedback resistance control circuit, 27...Crystal resonator, 28a
, 28b/old...Load capacity. Figure 1 Figure 2 Figure 3 rllJ
Claims (1)
バータと、電源電圧が所定のしきい値電圧より低い場合
に前記インバータに並列に接続される第1のCMOSト
ランジスタ帰還抵抗と、電源電圧が前記しきい値電圧よ
り高い場合に前記インバータに並列に接続される第2の
CMOSトランジスタ帰還抵抗とを備えたことを特徴と
するCMOS水晶発振回路。a crystal resonator; an inverter connected in parallel to the crystal resonator; a first CMOS transistor feedback resistor connected in parallel to the inverter when the power supply voltage is lower than a predetermined threshold voltage; a second CMOS transistor feedback resistor connected in parallel to the inverter when the inverter is higher than the threshold voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2150531A JP2543431B2 (en) | 1990-06-08 | 1990-06-08 | CMOS crystal oscillator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2150531A JP2543431B2 (en) | 1990-06-08 | 1990-06-08 | CMOS crystal oscillator circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0442601A true JPH0442601A (en) | 1992-02-13 |
JP2543431B2 JP2543431B2 (en) | 1996-10-16 |
Family
ID=15498912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2150531A Expired - Fee Related JP2543431B2 (en) | 1990-06-08 | 1990-06-08 | CMOS crystal oscillator circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2543431B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330847A (en) * | 1995-05-31 | 1996-12-13 | Nec Corp | Oscillation circuit |
-
1990
- 1990-06-08 JP JP2150531A patent/JP2543431B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330847A (en) * | 1995-05-31 | 1996-12-13 | Nec Corp | Oscillation circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2543431B2 (en) | 1996-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6225846B1 (en) | Body voltage controlled semiconductor integrated circuit | |
EP0658974B1 (en) | Oscillator circuit having a CMOS inverter and resonant element | |
JPS6232846B2 (en) | ||
JPS6259924B2 (en) | ||
EP0361529B1 (en) | Voltage controlled oscillator | |
JPH04337813A (en) | Current controller specific to power source circuit in mos art | |
US5025230A (en) | Oscillator circuit incorporated in a semiconductor circuit | |
US7525394B2 (en) | Ultra low power CMOS oscillator for low frequency clock generation | |
JPH0869334A (en) | Electric current source circuit | |
JPH0442601A (en) | Cmos crystal oscillating circuit | |
JPH0523085B2 (en) | ||
KR20030072527A (en) | Generator of dc-dc converter | |
JPH02147828A (en) | Temperature detection circuit | |
US5982247A (en) | CR oscillating circuit | |
JP3635519B2 (en) | Oscillator circuit | |
JP4074041B2 (en) | Oscillator circuit | |
JPS6049365B2 (en) | Low power consumption crystal oscillator circuit | |
JP3047828B2 (en) | Comparator circuit | |
JP2601170B2 (en) | Oscillation circuit | |
JP3155977B2 (en) | Oscillation integrated circuit and oscillation circuit | |
JPH04135302A (en) | Cmos inverter oscillation circuit | |
JP2000165214A (en) | Clocked comparator | |
JPS601975B2 (en) | oscillation circuit | |
JPH0263219A (en) | Charge pump circuit | |
JPS6236333Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |