JPH0437720A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH0437720A
JPH0437720A JP2143668A JP14366890A JPH0437720A JP H0437720 A JPH0437720 A JP H0437720A JP 2143668 A JP2143668 A JP 2143668A JP 14366890 A JP14366890 A JP 14366890A JP H0437720 A JPH0437720 A JP H0437720A
Authority
JP
Japan
Prior art keywords
glass substrate
liquid crystal
crystal display
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2143668A
Other languages
Japanese (ja)
Inventor
Tsutomu Nomoto
野本 勉
Tamahiko Nishiki
玲彦 西木
Shigeki Ogura
小椋 茂樹
Masaharu Nobori
正治 登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2143668A priority Critical patent/JPH0437720A/en
Publication of JPH0437720A publication Critical patent/JPH0437720A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To offer the liquid crystal display device which is uniform in contrast among respective parts of the screen and has no display defect by providing a columnar cell interval holding material made of an insulator on an insulting film for protecting the surfaces of thin film transistors(TFT) and picture element electrodes. CONSTITUTION:In an active matrix liquid crystal display, a front glass substrate 2 and a rear glass substrate 3 hold a liquid crystal layer 4 across the insulators 12 which are formed at specific positions on the insulating film 10 to uniform thickness. The insulators 12 are formed preferably in areas on the insulating film 10 where no TFT 8 is arranged, and further preferably in areas facing a black matrix 6 on the front glass substrate 2. Thus, the insulators 10 are formed in the above mentioned areas, then the damaging of respective electrodes of the TFTs 8 can be evaded when the front glass substrates 2 and rear glass substrate 3 are stuck one over the other, and the aperture rate of picture elements is improved.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、液晶表示装置に関するものであり、より詳し
くはアクティブマトリクス液晶デイスプレィに関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a liquid crystal display device, and more particularly to an active matrix liquid crystal display.

[従来の技術J 第2図は、従来のアクティブマトリクス液晶デイスプレ
ィの構成例を模式的に示す断面図である。
[Prior Art J] FIG. 2 is a sectional view schematically showing a configuration example of a conventional active matrix liquid crystal display.

従来のアクティブマトリクス液晶デイスプレィは、第2
図に示すように、シール層21により貼り合わされた前
面ガラス基板22と薄膜トランジスタ23及び画素電極
24か備えられている背面ガラス基板25とが、スペー
サ26を介して液晶層27を挟持している。
Traditional active matrix liquid crystal displays
As shown in the figure, a liquid crystal layer 27 is sandwiched between a front glass substrate 22 bonded together by a sealing layer 21 and a rear glass substrate 25 provided with a thin film transistor 23 and a pixel electrode 24 via a spacer 26.

上記前面ガラス基板22上にはITOなと透明な電極材
料からなる対向電極28が備えられ、対向電極28上に
はブラックマトリクス29か備えられ、さらにブラック
マトリクス29上には配向膜30が備えられている。
A counter electrode 28 made of a transparent electrode material such as ITO is provided on the front glass substrate 22, a black matrix 29 is provided on the counter electrode 28, and an alignment film 30 is provided on the black matrix 29. ing.

一方、上記背面ガラス基板25の上記前面ガラス基板2
2に対向する面上には、複数のデータライン電極と走査
電極とか互いに直交するストライブ状に形成されており
、薄膜トランジスタ23は上記両電極の交点に備えられ
ている。また、上記画素電極24か、両電極の間に備え
られており、画素電極24は薄膜トランジスタ23に接
続されている。そして、薄膜トランジスタ23及び画素
電極24上には、薄膜トランジスタ23及び画素電極2
4の表面を保護するための絶縁膜31が備えられており
、絶縁膜31上に配向膜32が備えられている。
On the other hand, the front glass substrate 2 of the back glass substrate 25
On the surface facing 2, a plurality of data line electrodes and scanning electrodes are formed in a stripe shape orthogonal to each other, and a thin film transistor 23 is provided at the intersection of the two electrodes. Further, the pixel electrode 24 is provided between the two electrodes, and the pixel electrode 24 is connected to the thin film transistor 23. The thin film transistor 23 and the pixel electrode 24 are disposed on the thin film transistor 23 and the pixel electrode 24.
An insulating film 31 is provided to protect the surface of the substrate 4, and an alignment film 32 is provided on the insulating film 31.

上記構成を有する従来のアクティブマトリクス液晶デイ
スプレィにおいては、上記画素電極24と対向電極28
との間に電圧を印加して両電極間の液晶の配列状態を変
化させることにより表示を行なうので、画面各部のコン
トラストを均一にするために前面ガラス基板22と背面
ガラス基板25との間に備えられている液晶層27の厚
さ(セル間隔)を一定に保持することが必要である。そ
こで、ガラスファイバー、セラミックまたは樹脂からな
り、はぼ均一な直径を有する球形または円筒形状に成型
されたスペーサ26が前面ガラス基板22と背面ガラス
基板25との間に散布され、前面ガラス基板22と背面
ガラス基板25とはスペーサ26を介して液晶層27を
挟持している。
In the conventional active matrix liquid crystal display having the above configuration, the pixel electrode 24 and the counter electrode 28
Display is performed by applying a voltage between the two electrodes to change the arrangement state of the liquid crystal between the two electrodes. Therefore, in order to make the contrast of each part of the screen uniform, there is a gap between the front glass substrate 22 and the rear glass substrate 25. It is necessary to keep the thickness (cell spacing) of the liquid crystal layer 27 constant. Therefore, spacers 26 made of glass fiber, ceramic, or resin and molded into a spherical or cylindrical shape having a uniform diameter are scattered between the front glass substrate 22 and the rear glass substrate 25. A liquid crystal layer 27 is sandwiched between the rear glass substrate 25 and a spacer 26 .

上記スペーサ26の直径は、通常3〜10μmの範囲に
て適宜設定されている。
The diameter of the spacer 26 is normally set appropriately within the range of 3 to 10 μm.

上記従来のアクティブマトリクス液晶デイスプレィは、
上記スペーサ26を背面ガラス基板25上に散布した後
、前面ガラス基板22と背面ガラス基板25とをシール
層21を介し加圧固定して貼り合わせることにより形成
されている。
The conventional active matrix liquid crystal display mentioned above is
After the spacers 26 are scattered on the back glass substrate 25, the front glass substrate 22 and the back glass substrate 25 are bonded together by being pressurized and fixed via the sealing layer 21.

[発明が解決しようとする課題] しかしながら、上記従来のアクティブマトリクス液晶デ
イスプレィでは、スペーサが背面基板上に不規則に散布
されるので、必ずしも所望しない位置にもスペーサが配
置されることがあるとの問題がある。
[Problems to be Solved by the Invention] However, in the above-mentioned conventional active matrix liquid crystal display, the spacers are scattered irregularly on the rear substrate, so the spacers may be placed in undesired positions. There's a problem.

例えば、上記背面基板上に散布されたスペーサが薄膜ト
ランジスタの上に位置すると、アクティブマトリクス液
晶デイスプレィでは薄膜トランジスタが形成されている
箇所のセル間隔が狭くなっているので、前面基板と背面
基板とを加圧固定して貼り合わせる際に上記スペーサー
がトランジスタを構成するドレイン電極(データライン
電極)またはゲート電極(走査ライン電極)を圧迫して
上記電極を損傷させることかある。上記電極の損傷は、
しばしば上記電極を断線させる。
For example, if the spacers sprinkled on the rear substrate are located above the thin film transistors, the spacer between the front and rear substrates will be pressurized because in active matrix liquid crystal displays, the cell spacing is narrow where the thin film transistors are formed. When fixed and bonded together, the spacer may press the drain electrode (data line electrode) or gate electrode (scanning line electrode) constituting the transistor, damaging the electrode. Damage to the above electrode is
The electrodes are often disconnected.

トレイン電極またはソース電極か断線すると、データ信
号または走査信号かパネル全体に伝達されなくなり、ア
クティブマトリクス液晶デイスプレィの表示欠陥の原因
となる。
If the train electrode or the source electrode is disconnected, the data signal or scanning signal will not be transmitted to the entire panel, causing display defects in the active matrix liquid crystal display.

そこで、本発明は上記したような従来技術の課題を解決
するためになされたもので、その目的とするところは、
画面各部のコントラストが均一であって、表示欠陥のな
い液晶表示装置を提供することにある。
Therefore, the present invention has been made to solve the problems of the prior art as described above, and its purpose is to:
It is an object of the present invention to provide a liquid crystal display device which has uniform contrast in each part of the screen and is free from display defects.

[課題を解決するための手段] 本発明に係わる液晶表示装置は、薄膜トランジスタ及び
画素電極を備えている第一の基板と、上記画素電極に対
向する電極が備えられている第二の基板と、上記第一及
び第二の基板間に備えられている液晶層とからなる液晶
表示装置において、上記第一及び第二の基板か上記第一
の基板上の所定の位置に備えられている絶縁体を介して
上記液晶層を挟持していることを特徴としている。
[Means for Solving the Problems] A liquid crystal display device according to the present invention includes: a first substrate provided with a thin film transistor and a pixel electrode; a second substrate provided with an electrode facing the pixel electrode; In a liquid crystal display device comprising a liquid crystal layer provided between the first and second substrates, an insulator provided at a predetermined position on the first and second substrates or the first substrate. It is characterized in that the liquid crystal layer is sandwiched between the two.

[作用] 本発明の液晶表示装置においては、薄膜トランジスタ及
び画素電極の表面を保護するための絶縁膜上に、絶縁体
からなる柱状のセル間隔保持材を形成している。上記絶
縁体は上記絶縁膜上の各部で均一な厚さに形成されるの
で、前面基板と背面基板とか上記絶縁体を介して液晶層
を挟持することにより、スペーサを使用することなく、
画面各部における液晶層のセル間隔か一定に保持される
[Function] In the liquid crystal display device of the present invention, a columnar cell spacing member made of an insulator is formed on an insulating film for protecting the surfaces of the thin film transistor and the pixel electrode. Since the insulator is formed to have a uniform thickness at each part on the insulating film, by sandwiching the liquid crystal layer between the front substrate and the rear substrate or the insulator, the liquid crystal layer can be formed without using a spacer.
The cell spacing of the liquid crystal layer in each part of the screen is maintained constant.

しかも、上記絶縁体は上記表面保護膜上の所望の位置に
形成できるので、薄膜トランジスタ部を避けて形成する
ことにより、不規則に散布されたスペーサと異なり、前
面基板と背面基板との貼り合わせの際に1〜レイン電極
またはゲート電極が圧迫されることかない。
Furthermore, since the insulator can be formed at a desired position on the surface protection film, it can be formed avoiding the thin film transistor area, which makes it easier to bond the front and rear substrates together, unlike spacers that are scattered irregularly. At this time, the rain electrode or gate electrode is not compressed.

従って、本発明により、画面各部におけるセル間隔を均
一にてきるとともに、薄膜トランジスタの各電極の損傷
をも避けることができる。
Therefore, according to the present invention, the cell spacing in each part of the screen can be made uniform, and damage to each electrode of the thin film transistor can also be avoided.

[実施例コ 以下に本発明を図示の実施例に基づいて説明する。[Example code] The present invention will be explained below based on illustrated embodiments.

第1図は、本発明に従うアクティブマトリクス液晶デイ
スプレィの一実施例を模式的に示す断面図である。本実
施例のアクティブマトリクス液晶デイスプレィは、第1
図に示すように、前面ガラス基板2と背面ガラス基板3
とがシール層1により貼り合わされ、前面ガラス基板2
と背面ガラス基板3との間に液晶層4が備えられている
FIG. 1 is a cross-sectional view schematically showing an embodiment of an active matrix liquid crystal display according to the present invention. The active matrix liquid crystal display of this embodiment has a first
As shown in the figure, a front glass substrate 2 and a rear glass substrate 3
are bonded together by a sealing layer 1, and a front glass substrate 2 is attached.
A liquid crystal layer 4 is provided between the rear glass substrate 3 and the rear glass substrate 3.

上記前面ガラス基板2上にはITOなとの透明な電極材
料からなる対向電極5が備えられ、対向電極5上にはブ
ラックマトリクス6が備えられ、さらにブラックマトリ
クス6上には配向膜7が備えられている。
A counter electrode 5 made of a transparent electrode material such as ITO is provided on the front glass substrate 2, a black matrix 6 is provided on the counter electrode 5, and an alignment film 7 is provided on the black matrix 6. It is being

一方、上記背面ガラス基板3の上記前面ガラス基板2に
対向する面上には、複数のデータライン電極と走査電極
とが互いに直交するストライプ状に形成されており、上
記両電極の交点には薄膜トランジスタ8が備えられてい
る。また、上記両電極の間には画素電極9が備えられて
おり、画素電極9は薄膜トランジスタ8に接続されてい
る。上記薄膜トランジスタ8及び画素電極9上には、薄
膜トランジスタ8及び画素電極9の表面を保護するため
の絶縁膜10が備えられており、絶縁膜10上に配向膜
11が備えられている。
On the other hand, on the surface of the rear glass substrate 3 facing the front glass substrate 2, a plurality of data line electrodes and scanning electrodes are formed in a stripe shape orthogonal to each other, and a thin film transistor is located at the intersection of the two electrodes. 8 is provided. Further, a pixel electrode 9 is provided between the two electrodes, and the pixel electrode 9 is connected to the thin film transistor 8. An insulating film 10 is provided on the thin film transistor 8 and the pixel electrode 9 to protect the surfaces of the thin film transistor 8 and the pixel electrode 9, and an alignment film 11 is provided on the insulating film 10.

そして、本実施例のアクティブマトリクス液晶デイスプ
レィでは、前面ガラス基板2と背面ガラス基板3とが上
記絶縁膜10上の所定の位置に均一な厚さにて形成され
ている絶縁体12を介して液晶層4を挟持していること
を特徴としている。
In the active matrix liquid crystal display of this embodiment, the front glass substrate 2 and the rear glass substrate 3 are connected to the liquid crystal display via an insulator 12 formed at a predetermined position on the insulating film 10 with a uniform thickness. It is characterized by sandwiching layer 4.

上記絶縁体12は、上記絶縁膜10上の薄膜トランジス
タ8が配置されていない領域に形成されていることが好
ましく、前面ガラス基板2上のブラックマトリクス6に
対向する領域に形成されていることがさらに好ましい。
The insulator 12 is preferably formed in a region on the insulating film 10 where the thin film transistor 8 is not disposed, and more preferably in a region facing the black matrix 6 on the front glass substrate 2. preferable.

絶縁体10が上記領域に形成されていることにより、薄
膜トランジスタ8の各電極が前面ガラス基板2と背面ガ
ラス基板3とを貼り合わせる際に損傷することを避ける
ことができ、また、画素の開口率を向上させることがで
きる。
By forming the insulator 10 in the above region, each electrode of the thin film transistor 8 can be prevented from being damaged when the front glass substrate 2 and the rear glass substrate 3 are bonded together, and the aperture ratio of the pixel can be reduced. can be improved.

上記絶縁体12を形成する材料としては、例えば、炭化
シリコン(SiC)、窒化シリコン(SiN、)或いは
酸化シリコン(Sin、)などを挙げることができるが
、SiCが特に好ましい。絶縁体12の厚さは、所望の
セル間隔にしたがって任意に設定すればよく、通常3〜
10μm程度の範囲の値に設定される。
Examples of the material for forming the insulator 12 include silicon carbide (SiC), silicon nitride (SiN), and silicon oxide (Sin), with SiC being particularly preferred. The thickness of the insulator 12 may be arbitrarily set according to the desired cell spacing, and is usually 3 to 3.
It is set to a value in the range of about 10 μm.

上記絶縁体12のガラス基板に平行な面の形状は、正方
形、長方形、或いは円形など任意の形状であってよく、
そのガラス基板に平行な面の断面積は、前面ガラス基板
と背面ガラス基板との貼り合わせの際の加圧に耐えられ
る程度であることが好ましい。上記断面積は、例えば、
絶縁体12の断面形状が正方形であるときには3μmX
3μm〜15μm×15μm程度の範囲であることが好
ましい。
The shape of the surface of the insulator 12 parallel to the glass substrate may be any shape such as a square, a rectangle, or a circle.
The cross-sectional area of the plane parallel to the glass substrate is preferably such that it can withstand the pressure applied when the front glass substrate and the back glass substrate are bonded together. The above cross-sectional area is, for example,
When the cross-sectional shape of the insulator 12 is square, 3μmX
It is preferably in the range of about 3 μm to 15 μm×15 μm.

本実施例において、上記絶縁体は上記形状を有する柱状
に形成されていることが好ましい。
In this embodiment, the insulator is preferably formed into a columnar shape having the shape described above.

本実施例のアクティブマトリクス液晶デイスプレィは、
例えば、次の様にして有利に製造することができる。
The active matrix liquid crystal display of this example is
For example, it can be advantageously manufactured as follows.

まず、背面ガラス基板3上にクロム(Cr)、タンタル
(Ta)、モリブデン(M o )なとの金属のいずれ
かひとつをスパッタリング法または蒸着法により成膜し
、0.1〜0.3μm程度の厚さの金属膜を形成する。
First, a film of one of metals such as chromium (Cr), tantalum (Ta), and molybdenum (Mo) is formed on the rear glass substrate 3 by sputtering or vapor deposition to a thickness of approximately 0.1 to 0.3 μm. Form a metal film with a thickness of .

次いで、上記金属膜をフォトリソグラフィー及びエツチ
ングにより、ゲート電極のパターンに形成する。上記ゲ
ート電極はストライブ状に複数形成されている。
Next, the metal film is formed into a gate electrode pattern by photolithography and etching. A plurality of the gate electrodes are formed in a stripe shape.

次に、背面ガラス基板3上にITOなとの透明電極材料
をスパッタリング法または蒸着法により、0.1μm程
度の厚さになるように成膜する。次いで、上記透明電極
膜をフォトリソグラフィー及びエツチングにより、画素
電極9のパターンに形成する。
Next, a transparent electrode material such as ITO is formed on the rear glass substrate 3 by sputtering or vapor deposition to a thickness of about 0.1 μm. Next, the transparent electrode film is formed into the pattern of the pixel electrode 9 by photolithography and etching.

次に、NH3及びS iH4を主成分ガスとするプラズ
マCVD法によりS iN x膜を背面カラス基板3の
全面に0. 1〜0.4μm程度の厚さになるように成
膜し、次いで、S iH4を主成分ガスとするプラズマ
CVD法によりアモルファスシリコン(a−8i)膜を
背面ガラス基板3の全面に0.05〜0.2μm程度の
厚さになるように成膜する。次いで、上記S r N 
x膜及びa−8i膜をフォトリソグラフィー及びエツチ
ングにより所定のパターンに形成する。上記工程により
SiN。
Next, a SiNx film is deposited on the entire surface of the back glass substrate 3 by a plasma CVD method using NH3 and SiH4 as main component gases. A film is formed to a thickness of approximately 1 to 0.4 μm, and then an amorphous silicon (a-8i) film is deposited on the entire surface of the rear glass substrate 3 by a plasma CVD method using SiH4 as the main component gas. The film is formed to a thickness of about 0.2 μm. Then, the above S r N
The x film and the a-8i film are formed into a predetermined pattern by photolithography and etching. SiN is formed by the above steps.

膜からゲート絶縁膜が、a−3i膜から半導体膜がそれ
ぞれ形成される。
A gate insulating film is formed from the film, and a semiconductor film is formed from the a-3i film.

次に、背面ガラス基板3の全面にアルミニウム(AI)
、ニッケル(Ni)、クロム、モリブデン、銅(Cu)
などの金属または上記金属を組合せてなるニクロム(N
iCr)なとの合金のいずれかひとつをスパッタリング
法または蒸着法により成膜し、0.3〜1.0μm程度
の厚さの金属膜を形成する。次いで、上記金属膜をフォ
トリソグラフィー及びエツチングにより所定のパターン
に形成する。
Next, aluminum (AI) is applied to the entire surface of the rear glass substrate 3.
, nickel (Ni), chromium, molybdenum, copper (Cu)
Nichrome (N
A metal film having a thickness of about 0.3 to 1.0 μm is formed by depositing one of the alloys such as iCr) by sputtering or vapor deposition. Next, the metal film is formed into a predetermined pattern by photolithography and etching.

上記工程により、データライン電極、ドレイン電極及び
、ソース電極かそれぞれ形成される。上記工程において
、上記データライン電極は上記ゲート電極と直交するス
トライプ状に複数形成されており、上記ドレイン電極は
上記データライン電極とデータ電極との交点において上
記データライン電極と一体的に形成されている。
Through the above steps, a data line electrode, a drain electrode, and a source electrode are respectively formed. In the above step, a plurality of the data line electrodes are formed in a stripe shape perpendicular to the gate electrode, and the drain electrode is formed integrally with the data line electrode at the intersection of the data line electrodes. There is.

上記ゲート電極、ゲート絶縁膜、半導体膜、ドレイン電
極、及びソース電極により、薄膜トランジスタ10が構
成される。薄膜トランジスタ10は、上記データライン
電極とゲート電極との交点に、形成されている。
The thin film transistor 10 is configured by the gate electrode, gate insulating film, semiconductor film, drain electrode, and source electrode. The thin film transistor 10 is formed at the intersection of the data line electrode and the gate electrode.

次に、背面ガラス基板3の全面にS iN xなとから
なる絶縁膜10を形成する。上記SiN、膜はNH3及
びS iHaを主成分ガスとするプラズマCVD法によ
り形成すればよい。上記絶縁膜10は、薄膜トランジス
タ8及び画素電極9の表面を保護する機能を有する。
Next, an insulating film 10 made of SiN x is formed on the entire surface of the rear glass substrate 3. The SiN film may be formed by a plasma CVD method using NH3 and SiHa as main component gases. The insulating film 10 has a function of protecting the surfaces of the thin film transistor 8 and the pixel electrode 9.

次に、5IH4及びエチレンを主成分ガスとするプラズ
マCVD法によりSiC膜を背面ガラス基板3の全面に
3〜10μm程度の厚さになるように成膜する。次いで
、上記SiC膜をフォトリソグラフィー及びエツチング
により所定のパターンに形成する。上記工程により、柱
状の絶縁体12か形成される。絶縁体12は、上記絶縁
膜10上の薄膜トランジスタ8か配置されていない領域
に形成されていることが好ましく、前面ガラス基板2上
のブラックマトリクス6に対向する予定の領域に形成さ
れていることがさらに好ましい。
Next, a SiC film is formed on the entire surface of the rear glass substrate 3 to a thickness of about 3 to 10 μm by plasma CVD using 5IH4 and ethylene as main component gases. Next, the SiC film is formed into a predetermined pattern by photolithography and etching. Through the above steps, columnar insulators 12 are formed. The insulator 12 is preferably formed in a region on the insulating film 10 where the thin film transistor 8 is not disposed, and is preferably formed in a region on the front glass substrate 2 that is scheduled to face the black matrix 6. More preferred.

次に、背面ガラス基板3の全面に0. 1μm程度の厚
さのポリイミド膜を成膜し、上記ポリイミド膜をラビン
グ処理して、配向膜12を形成する。
Next, the entire surface of the rear glass substrate 3 is coated with 0. A polyimide film having a thickness of about 1 μm is formed, and the polyimide film is subjected to a rubbing treatment to form an alignment film 12.

以上で、薄膜トランジスタ及び画素電極を備えた背面ガ
ラス基板の製造か完了する。
This completes the manufacture of the back glass substrate provided with the thin film transistor and pixel electrode.

上記製造方法において、絶縁体12は絶縁膜10の形成
後、配向膜11の形成前に形成されることが好ましい。
In the above manufacturing method, it is preferable that the insulator 12 is formed after the insulating film 10 is formed and before the alignment film 11 is formed.

絶縁体12を配向膜11の形成後に形成すると、絶縁膜
12形成の際のエツチング等によりラビング処理された
配向膜11表面が損傷を受けることかある。
If the insulator 12 is formed after the alignment film 11 is formed, the surface of the alignment film 11 that has been rubbed may be damaged due to etching or the like during the formation of the insulator film 12.

また、絶縁体12の形成後に配向膜11を形成すると絶
縁体12の近傍では配向膜11の配向処理が不十分にな
ることか考えられるか、上記したように絶縁体12をブ
ラックマトリクス6に対向する予定の領域に形成するこ
とにより絶縁体12近傍にてきる配向処理が不十分な部
分の表示に対する影響を低減することかできる。
Also, if the alignment film 11 is formed after the formation of the insulator 12, the alignment process of the alignment film 11 may be insufficient in the vicinity of the insulator 12. By forming it in the area where the alignment process is to be performed, it is possible to reduce the influence on the display of the portion where the alignment treatment is insufficient near the insulator 12.

次に、前面ガラス基板2上にITOなとの透明電極材料
をスパッタリング法または蒸着法により、0.1μm程
度の厚さになるように成膜し、対向電極5を形成する。
Next, a transparent electrode material such as ITO is formed on the front glass substrate 2 by sputtering or vapor deposition to a thickness of about 0.1 μm to form a counter electrode 5.

次いで、対向電極5上の薄膜トランジスタ8に対向する
予定の領域にブラックマトリクス6を形成する。ブラッ
クマトリクス6はそれ自体公知の材料及び方法により形
成すればよい。次いで、前面ガラス基板2の全面に0.
 1μm程度の厚さのポリイミド膜を成膜し、上記ポリ
イミド膜をラビング処理して、配向膜7を形成する。
Next, a black matrix 6 is formed in a region on the counter electrode 5 that is scheduled to face the thin film transistor 8 . The black matrix 6 may be formed using materials and methods known per se. Next, the entire surface of the front glass substrate 2 is coated with 0.
A polyimide film having a thickness of about 1 μm is formed, and the polyimide film is subjected to a rubbing treatment to form an alignment film 7.

次に、前面ガラス基板2上の所定の位置に、3〜10μ
mの範囲のほぼ均一な直径を有する球形または円筒形状
でガラスファイバー、セラミックまたは樹脂からなる成
形体を含む高分子絶縁材料を厚膜のスクリーン印刷法に
より所定のパターンに成膜し、シール層1を形成する。
Next, a 3 to 10μ
A polymeric insulating material containing a molded body made of glass fiber, ceramic or resin in a spherical or cylindrical shape having a substantially uniform diameter in the range of m is formed into a film in a predetermined pattern by a thick film screen printing method, and the sealing layer 1 is formed into a film by a thick film screen printing method. form.

上記高分子絶縁材料として、例えば、エポキシ系、アク
リル系、ポリエステル系などの高分子樹脂を挙げること
かできる。上記シール層1の厚さは、所望のセル間隔に
したがって任意に設定すればよく、通常5〜20μmの
範囲にて適宜設定される。
Examples of the polymer insulating material include polymer resins such as epoxy, acrylic, and polyester resins. The thickness of the sealing layer 1 may be arbitrarily set according to the desired cell spacing, and is usually set appropriately in the range of 5 to 20 μm.

次に、上記薄膜トランジスタ8及び画素電極9を備えた
背面ガラス基板と上記前面ガラス基板とを、薄膜トラン
ジスタ8及び画素電極9が備えられている面と対向電極
6が備えられている面とが対向するようにして、上記シ
ール層1により位置合せして加圧固定し、シール層1の
高分子絶縁材料を加熱硬化させることにより両基板を貼
り合わせる。このとき、絶縁体12は、上記背面ガラス
基板と前面ガラス基板との間の液晶層4の間隔を一定に
保持するように機能するが、薄膜トランジスタ8が配置
されていない領域に形成されているので、上記加圧操作
により薄膜トランジスタ8を構成する各電極を傷つける
ことがない。
Next, the rear glass substrate provided with the thin film transistor 8 and pixel electrode 9 and the front glass substrate are arranged so that the surface provided with the thin film transistor 8 and pixel electrode 9 and the surface provided with the counter electrode 6 face each other. In this way, the two substrates are bonded together by aligning and pressurizing and fixing them using the seal layer 1, and heating and curing the polymer insulating material of the seal layer 1. At this time, the insulator 12 functions to maintain a constant distance between the liquid crystal layer 4 between the rear glass substrate and the front glass substrate, but since it is formed in an area where the thin film transistor 8 is not arranged, The pressurizing operation described above does not damage the electrodes constituting the thin film transistor 8.

次に、シール層1により貼り合わされた上記背面ガラス
基板と前面ガラス基板との内部を真空脱気し、注入口(
図示せず)から液晶を注入し、アクティブマトリクス液
晶デイスプレィの製造を完了する。
Next, the interior of the back glass substrate and front glass substrate bonded together using the sealing layer 1 is vacuum degassed, and the injection port (
(not shown) to complete the manufacture of the active matrix liquid crystal display.

[発明の効果] 以上詳細に説明したように、本発明の液晶表示装置によ
れば、均一な厚さに形成されている絶縁体により液晶層
のセル間隔が保持されているので画面各部で均一なコン
トラストが得られ、且つ、上記絶縁体は薄膜トランジス
タが配置されていない領域に形成されているので製造工
程において上記薄膜トランジスタの電極を傷つけること
がなく、従って表示欠陥を低減することができる。
[Effects of the Invention] As explained in detail above, according to the liquid crystal display device of the present invention, the cell spacing of the liquid crystal layer is maintained by the insulator formed to have a uniform thickness, so that the cell spacing is uniform in all parts of the screen. In addition, since the insulator is formed in a region where no thin film transistor is disposed, the electrode of the thin film transistor is not damaged during the manufacturing process, and therefore display defects can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係わるアクティブマトリクス液晶デイ
スプレィの一実施例を模式的に示す断面図であり、 第2図は従来のアクティブマトリクス液晶デイスプレィ
の構成例を模式的に示す断面図である。 2・・・前面ガラス基板、 3・・・背面ガラス基板、 12・・・、絶縁体。
FIG. 1 is a sectional view schematically showing an embodiment of an active matrix liquid crystal display according to the present invention, and FIG. 2 is a sectional view schematically showing an example of the configuration of a conventional active matrix liquid crystal display. 2... Front glass substrate, 3... Back glass substrate, 12... Insulator.

Claims (1)

【特許請求の範囲】 薄膜トランジスタ及び画素電極を備えている第一の基板
と、 上記画素電極に対向する電極が備えられている第二の基
板と、 上記第一及び第二の基板間に備えられている液晶層とか
らなる液晶表示装置において、 上記第一及び第二の基板が上記第一の基板上の所定の位
置に備えられている絶縁体を介して上記液晶層を挟持し
ていることを特徴とする液晶表示装置。
[Claims] A first substrate provided with a thin film transistor and a pixel electrode, a second substrate provided with an electrode facing the pixel electrode, and a substrate provided between the first and second substrates. and a liquid crystal layer, wherein the first and second substrates sandwich the liquid crystal layer via an insulator provided at a predetermined position on the first substrate. A liquid crystal display device featuring:
JP2143668A 1990-06-01 1990-06-01 Liquid crystal display device Pending JPH0437720A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2143668A JPH0437720A (en) 1990-06-01 1990-06-01 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2143668A JPH0437720A (en) 1990-06-01 1990-06-01 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0437720A true JPH0437720A (en) 1992-02-07

Family

ID=15344162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2143668A Pending JPH0437720A (en) 1990-06-01 1990-06-01 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0437720A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221062A (en) * 1985-07-17 1987-01-29 アライド―シグナル・インコーポレーテッド Method, kit and reagent complex for target nucleotide configuration assay
WO2000045360A1 (en) * 1999-01-28 2000-08-03 Seiko Epson Corporation Electrooptic panel, projection display, and method for manufacturing electrooptic panel
JP2008225511A (en) * 2008-06-20 2008-09-25 Seiko Epson Corp Manufacturing method of electrooptical device, and electrooptical device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221062A (en) * 1985-07-17 1987-01-29 アライド―シグナル・インコーポレーテッド Method, kit and reagent complex for target nucleotide configuration assay
JP2609231B2 (en) * 1985-07-17 1997-05-14 アライド―シグナル・インコーポレーテッド Methods, kits and reagent complexes for target nucleotide sequence assays
WO2000045360A1 (en) * 1999-01-28 2000-08-03 Seiko Epson Corporation Electrooptic panel, projection display, and method for manufacturing electrooptic panel
US6636192B1 (en) 1999-01-28 2003-10-21 Seiko Epson Corporation Electrooptic panel, projection display, and method for manufacturing electrooptic panel
KR100411678B1 (en) * 1999-01-28 2003-12-18 세이코 엡슨 가부시키가이샤 Electrooptic panel, projection display, and method for manufacturing electrooptic panel
JP2008225511A (en) * 2008-06-20 2008-09-25 Seiko Epson Corp Manufacturing method of electrooptical device, and electrooptical device

Similar Documents

Publication Publication Date Title
JP3472422B2 (en) Liquid crystal device manufacturing method
JPH03148636A (en) Manufacture of active matrix type liquid crystal display element
US7253866B2 (en) Method of fabricating liquid crystal display device
KR20070116730A (en) Liquid crystal display device and manufacturing method thereof
CN102023423B (en) Liquid crystal display and manufacturing method thereof
JP2002365614A (en) Manufacturing method for liquid crystal display device
US5940056A (en) Liquid crystal display device
JP3103981B2 (en) Semiconductor single crystal substrate liquid crystal panel device
US6906772B2 (en) Liquid crystal display device and fabrication method thereof
JPH06186588A (en) Liquid crystal display device
KR100269351B1 (en) Ips typed lcd device
US7528924B2 (en) Liquid crystal display and fabrication method thereof
US6307611B1 (en) Method for manufacturing pixel electrodes of liquid crystal display
JPH0437720A (en) Liquid crystal display device
JPH11264970A (en) Liquid crystal display
US20040046918A1 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
JPH05289109A (en) Liquid crystal display device
KR100603669B1 (en) Lcd and method for manufacturing lcd
US10274775B2 (en) Liquid crystal display device
JPH07281197A (en) Color liquid crystal display panel
US20020085142A1 (en) Liquid crystal display device and method of manufacturing the same
JPH0437721A (en) Liquid crystal display device
JPH0475025A (en) Lcd panel
JPH04119331A (en) Thin film transistor and its production
JPH05158052A (en) Liquid crystal display element