JPH04367236A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH04367236A
JPH04367236A JP16879991A JP16879991A JPH04367236A JP H04367236 A JPH04367236 A JP H04367236A JP 16879991 A JP16879991 A JP 16879991A JP 16879991 A JP16879991 A JP 16879991A JP H04367236 A JPH04367236 A JP H04367236A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
protective film
interlayer insulating
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP16879991A
Other languages
Japanese (ja)
Inventor
Kenji Kobayashi
健二 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanegafuchi Chemical Industry Co Ltd
Original Assignee
Kanegafuchi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanegafuchi Chemical Industry Co Ltd filed Critical Kanegafuchi Chemical Industry Co Ltd
Priority to JP16879991A priority Critical patent/JPH04367236A/en
Priority to EP92109448A priority patent/EP0517208A1/en
Publication of JPH04367236A publication Critical patent/JPH04367236A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

PURPOSE:To provide a semiconductor device wherein a leak is not caused and an electrode is not corroded in a semiconductor element part and an electrode part and a quality is stable even under high temperature and high humidity in the semiconductor device wherein a connection electrode and an insulating protective film are provided on an insulating substrate via the semiconductor element and an interlayer insulating film. CONSTITUTION:Only an electrode pad part 28 which is required for external connection use is etched and removed from an insulating protective film 50 which has been applied to an insulating substrate 12. When, regarding an interlayer insulating film 34, contact parts 28, 38, 40, 42 which are required for external connection use are formed by an etching operation, only the contact parts are etched. The insulating protective film 50 and/or the interlayer insulating film 34 are formed in such a way that the outer circumferential contour part of the electrode pad part 28 is covered.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特にファクシミリ装置、イメージリーダ、
デジタルスキャナ等に使用される半導体装置及びその製
造方法に関する。
[Field of Industrial Application] The present invention relates to a semiconductor device and a method for manufacturing the same, and in particular to a facsimile device, an image reader,
The present invention relates to a semiconductor device used in a digital scanner, etc., and a method for manufacturing the same.

【0002】0002

【従来の技術】半導体装置には種々の構造のものが提供
されていて、たとえば図7(a)(b)に示すようにガ
ラス基板100 上に一次元に多数形成されたフォトダ
イオード102 と、個々のフォトダイオード102 
に対応して層間絶縁膜104 を介して接続電極106
 によって逆極性に直列接続されたブロッキングダイオ
ード108 と、一定個数毎に分割しブロック化された
フォトダイオード102 とブロッキングダイオード1
08 を駆動させるための共通電極110 と、駆動さ
せられたフォトダイオード102 からの信号を読み出
すためのマトリックス配線112と、これらフォトダイ
オード102 などを覆って絶縁するとともに保護する
ための絶縁保護膜113 とを備えた半導体装置114
 が提供されている。かかる半導体装置114 は図8
に示すように、大面積のガラス基板116 上に複数個
の半導体装置114 が同時に形成された後、図9に示
すように、個別に切り出されて製造されている。
2. Description of the Related Art Semiconductor devices are provided with various structures, such as photodiodes 102 formed one-dimensionally in large numbers on a glass substrate 100, as shown in FIGS. Individual photodiodes 102
The connection electrode 106 is connected via the interlayer insulating film 104 corresponding to
A blocking diode 108 connected in series with opposite polarity, a photodiode 102 divided into blocks of a certain number, and a blocking diode 1
08, a matrix wiring 112 for reading signals from the driven photodiodes 102, and an insulating protective film 113 for covering, insulating, and protecting these photodiodes 102, etc. A semiconductor device 114 equipped with
is provided. Such a semiconductor device 114 is shown in FIG.
As shown in FIG. 9, a plurality of semiconductor devices 114 are simultaneously formed on a large-area glass substrate 116, and then, as shown in FIG. 9, they are individually cut out and manufactured.

【0003】この半導体装置114 の製造方法におい
て、図10(a)(b)に示すように、大面積のガラス
基板116 上に複数列の一次元に配列させられたフォ
トダイオード102 とブロッキングダイオード108
 を形成した後、それらを覆ってガラス基板116 の
全領域に層間絶縁膜104 を被着させ、更にその層間
絶縁膜104 を反応性イオン・エッチング(RIE)
 の手法によって、複数のコンタクトホール118 と
信号入出力用の電極パッド部120 及びその電極パッ
ド部120 を含む半導体装置114 の外周部122
(図9参照)、更に半導体装置114 を構成しないガ
ラス基板116 の外周部124 (図8参照)を除去
していた。その後、図7に示すように、層間絶縁膜10
4 が除去されて形成されたコンタクトホール118 
部に接続電極106 やマトリックス配線112 を形
成するとともに、電極パッド部120 に上部取出電極
126 を形成していた。次に、これら半導体装置11
4 の構成要素が形成されたガラス基板116 の全領
域上に絶縁保護膜113 を被着させた後、反応性イオ
ン・エッチングによってその絶縁保護膜113 を電極
パッド部120 を含むガラス基板116の外周部12
2, 124から除去して、図7に示す半導体装置11
4を製造していた。
In this method of manufacturing a semiconductor device 114, as shown in FIGS. 10(a) and 10(b), photodiodes 102 and blocking diodes 108 are arranged one-dimensionally in multiple rows on a large-area glass substrate 116.
After forming these, an interlayer insulating film 104 is deposited over the entire area of the glass substrate 116, and the interlayer insulating film 104 is further etched by reactive ion etching (RIE).
By this method, a plurality of contact holes 118 , an electrode pad section 120 for signal input/output, and an outer peripheral section 122 of a semiconductor device 114 including the electrode pad section 120 are formed.
(See FIG. 9), and the outer peripheral portion 124 (see FIG. 8) of the glass substrate 116 that does not constitute the semiconductor device 114 was also removed. After that, as shown in FIG.
Contact hole 118 formed by removing 4
The connection electrode 106 and the matrix wiring 112 were formed in the electrode pad part 120, and the upper lead-out electrode 126 was formed in the electrode pad part 120. Next, these semiconductor devices 11
After depositing an insulating protective film 113 over the entire area of the glass substrate 116 on which the components No. 4 are formed, the insulating protective film 113 is coated on the outer periphery of the glass substrate 116 including the electrode pad portion 120 by reactive ion etching. Part 12
2, the semiconductor device 11 shown in FIG.
4 was manufactured.

【0004】0004

【発明が解決しようとする課題】かかる半導体装置11
4 に形成された絶縁保護膜113 の外周端部と、内
部の半導体素子102, 108あるいはマトリックス
配線112 との距離が短いため、絶縁保護膜113 
の外周部から水分が侵入し易く、その侵入した水分によ
り半導体素子102, 108部やマトリックス配線1
12 部でリークが生じたり、金属配線電極を腐食させ
るという問題があった。また、信号入出力用の電極パッ
ド部120 が被着されたガラス基板116 との境界
部は雰囲気に曝されているため、電極パッド部120 
とガラス基板116 との界面や、電極パッド部120
 とその上に被着された上部取出電極106との界面に
水分が侵入し易く、電極パッド部120 を腐食させる
という問題があった。
[Problems to be Solved by the Invention] Such a semiconductor device 11
Since the distance between the outer peripheral edge of the insulating protective film 113 formed on the insulating protective film 113 and the internal semiconductor elements 102, 108 or the matrix wiring 112 is short, the insulating protective film 113 is
Moisture easily enters from the outer periphery of the semiconductor element 102, 108 and the matrix wiring 1.
There were problems such as leakage occurring in the 12 parts and corrosion of metal wiring electrodes. Furthermore, since the boundary with the glass substrate 116 on which the electrode pad section 120 for signal input/output is attached is exposed to the atmosphere, the electrode pad section 120
and the interface between the glass substrate 116 and the electrode pad portion 120
There was a problem in that moisture easily entered the interface between the electrode pad 106 and the upper lead electrode 106 deposited thereon, corroding the electrode pad portion 120.

【0005】また、半導体装置114 の上部に被着さ
れた絶縁保護膜113 のうち反応性イオン・エッチン
グ(RIE) の手法によって除去される箇所は電極パ
ッド部120 を除いてガラス基板116 の上に直接
被着させられている。絶縁保護膜113 はSiを主成
分とするSiOx, SiNx等から成り、一方ガラス
基板116 もSiを主成分とするため、絶縁保護膜1
13 を除去するドライエッチングのガスはガラス基板
116 のSiとも反応して、ガラス基板116 の成
分を大量に飛散させてしまう。このようにして大量に飛
散したガラス基板116 の成分がガラス基板116 
の全領域、特に絶縁保護膜113 を除去した電極パッ
ド部120(106)に細かく再被着する。その結果、
電極パッド部120 におけるワイヤーボンディング性
能を低下させたり、接続抵抗を増加させるという問題が
あった。
[0005] Also, the portions of the insulating protective film 113 deposited on the top of the semiconductor device 114 that are removed by reactive ion etching (RIE) are on the glass substrate 116 except for the electrode pad portions 120. It is applied directly. The insulating protective film 113 is made of SiOx, SiNx, etc. whose main component is Si, and since the glass substrate 116 is also mainly composed of Si, the insulating protective film 1
The dry etching gas for removing 13 also reacts with the Si of the glass substrate 116, causing a large amount of the components of the glass substrate 116 to be scattered. The components of the glass substrate 116 that were scattered in large quantities in this way
The electrode pad portion 120 (106) from which the insulating protective film 113 was removed is finely re-deposited. the result,
There have been problems in that wire bonding performance in the electrode pad portion 120 is degraded and connection resistance is increased.

【0006】そこで、本発明者はこれらの問題を解決す
るために鋭意研究を重ねた結果、本発明に至ったのであ
る。
[0006] Therefore, the inventor of the present invention has conducted extensive research to solve these problems, and as a result, has arrived at the present invention.

【0007】[0007]

【課題を解決するための手段】本発明に係る半導体装置
の要旨とするところは、絶縁基板上に、下部電極と半導
体層と上部電極が積層されて成る半導体素子と、少なく
とも該半導体素子を覆う層間絶縁膜と、該層間絶縁膜を
介して配設される接続電極と、前記絶縁基板上の構成要
素を覆う絶縁保護膜とを備えて構成される半導体装置に
おいて、前記絶縁保護膜が信号入出力用の電極パッド部
を除く絶縁基板上の全領域に形成されていることにある
[Means for Solving the Problems] The gist of the semiconductor device according to the present invention is to provide a semiconductor element including a lower electrode, a semiconductor layer, and an upper electrode laminated on an insulating substrate, and a semiconductor element that covers at least the semiconductor element. In a semiconductor device configured with an interlayer insulating film, a connection electrode disposed through the interlayer insulating film, and an insulating protective film covering components on the insulating substrate, the insulating protective film is used for signal input. The reason is that it is formed in the entire area on the insulating substrate except for the output electrode pad portion.

【0008】また、かかる半導体装置において、前記層
間絶縁膜が外部接続のために必要なコンタクト部を除く
絶縁基板の全領域に形成されていることにある。
Further, in such a semiconductor device, the interlayer insulating film is formed over the entire region of the insulating substrate except for a contact portion necessary for external connection.

【0009】更に、かかる半導体装置において、前記電
極パッド部の少なくとも外周輪郭部が前記絶縁保護膜に
よって覆われていることにある。
Furthermore, in this semiconductor device, at least an outer peripheral contour of the electrode pad portion is covered with the insulating protective film.

【0010】また、かかる半導体装置において、前記コ
ンタクト部のうち前記半導体素子の下部電極から一体的
に取り出される電極パッド部の少なくとも外周輪郭部が
、前記層間絶縁膜によって覆われていることにある。
Further, in this semiconductor device, at least an outer peripheral contour of an electrode pad portion of the contact portion that is integrally taken out from the lower electrode of the semiconductor element is covered with the interlayer insulating film.

【0011】次に、本発明に係る半導体装置の製造方法
の要旨とするところは、絶縁基板上に、下部電極と半導
体層と上部電極が積層されて成る半導体素子と、少なく
とも該半導体素子を覆う層間絶縁膜と、該層間絶縁膜を
介して配設される接続電極と、前記絶縁基板上の構成要
素を覆う絶縁保護膜とを備えて構成される半導体装置の
製造方法において、前記絶縁保護膜を前記絶縁基板上の
全領域に被着させた後、該絶縁保護膜のうち信号入出力
用の電極パッド部のみ除去するようにしたことにある。
Next, the gist of the method for manufacturing a semiconductor device according to the present invention is to provide a semiconductor element comprising a lower electrode, a semiconductor layer, and an upper electrode laminated on an insulating substrate; In a method for manufacturing a semiconductor device comprising an interlayer insulating film, a connection electrode disposed through the interlayer insulating film, and an insulating protective film covering components on the insulating substrate, the insulating protective film After coating the entire area on the insulating substrate, only the electrode pad portion for signal input/output of the insulating protective film is removed.

【0012】また、かかる半導体装置の製造方法におい
て、前記層間絶縁膜を前記絶縁基板上の全領域に被着さ
せた後、該層間絶縁膜のうち外部接続のために必要なコ
ンタクト部のみ除去するようにしたことにある。
[0012] Furthermore, in this method of manufacturing a semiconductor device, after the interlayer insulating film is deposited on the entire area on the insulating substrate, only a contact portion necessary for external connection is removed from the interlayer insulating film. That's what I did.

【0013】[0013]

【作用】かかる本発明の半導体装置は、絶縁保護膜が外
部接続のために必要な電極パッド部のみ除去され、その
残余の絶縁基板の全領域には絶縁保護膜が形成されてい
る。したがって、絶縁保護膜が被着された絶縁基板との
境界部すなわち端部と、その内部の半導体素子部やマト
リックス配線部との距離は充分長く確保されていて、絶
縁保護膜と絶縁基板との界面を伝わって水分が内部に侵
入することはほとんどなく、リークが生じたり、あるい
は金属電極が腐食させられることはほとんどない。
In the semiconductor device of the present invention, the insulating protective film is removed only from the electrode pad portion necessary for external connection, and the insulating protective film is formed on the entire remaining area of the insulating substrate. Therefore, the distance between the boundary, that is, the edge of the insulating substrate on which the insulating protective film is applied, and the semiconductor element part or matrix wiring part inside the insulating protective film is ensured to be sufficiently long, and the distance between the insulating protective film and the insulating substrate is kept sufficiently long. Moisture rarely enters the interior through the interface, and leaks or corrosion of the metal electrodes are unlikely.

【0014】また、このような構成の半導体装置はその
製造方法において半導体素子などを覆うように被着され
た絶縁保護膜を電極パッド部のみエッチングにより除去
して製造されるため、ガラス基板などから成る絶縁基板
そのものをエッチングして基板成分を飛散させることは
ない。したがって、飛散した成分が電極パッド部に再被
着することはなく、ワイヤーボンディング性が低下した
り、あるいは接続抵抗が増加したりすることはない。
[0014] In addition, a semiconductor device having such a configuration is manufactured by etching away only the electrode pad portion of the insulating protective film deposited to cover the semiconductor element, etc., so that it is possible to remove the insulating protective film from the glass substrate etc. There is no need to etch the insulating substrate itself and scatter the substrate components. Therefore, the scattered components will not re-adhere to the electrode pad portion, and wire bonding properties will not deteriorate or connection resistance will not increase.

【0015】更に、かかる半導体装置とその製造方法に
おいて、絶縁基板上に被着された層間絶縁膜のうち電極
パッド部やコンタクトホールなどのコンタクト部のみを
エッチングによって除去するように構成することにより
、絶縁基板そのものをエッチングしてその基板成分を飛
散させることはない。したがって、飛散した成分が電極
部等に再被着することはなく、層間絶縁膜を被着させた
後、形成される上部取出電極や接続電極等は強固に下部
電極や半導体素子の上部電極に接続され、接続抵抗が増
加したり、あるいはワイヤーボンディング性が低下した
りすることはない。また、絶縁基板の表面がエッチング
されることがないため、その表面が白濁させられること
はなく、次工程においてフォトマスクを位置決めし易く
なり、より品質の優れた半導体装置を製造することがで
きる。更に、エッチングを必要とするコンタクト部以外
はエッチングしないため、エッチングの雰囲気を常にほ
ぼ一定に保持することができ、層間絶縁膜のエッチング
をほぼ均一に且つ迅速に行うことができる。
Furthermore, in this semiconductor device and its manufacturing method, by configuring the interlayer insulating film deposited on the insulating substrate so that only the contact portions such as electrode pad portions and contact holes are removed by etching, The insulating substrate itself is not etched and its substrate components are not scattered. Therefore, the scattered components will not re-deposit on the electrode parts, etc., and after the interlayer insulating film is deposited, the upper lead-out electrodes, connection electrodes, etc. that are formed will be firmly attached to the lower electrodes and the upper electrodes of the semiconductor element. There is no increase in connection resistance or deterioration of wire bonding properties. Furthermore, since the surface of the insulating substrate is not etched, the surface does not become cloudy, making it easier to position the photomask in the next step, and making it possible to manufacture semiconductor devices of higher quality. Furthermore, since only the contact portions that require etching are not etched, the etching atmosphere can be kept almost constant at all times, and the interlayer insulating film can be etched almost uniformly and quickly.

【0016】また、電極パッド部における上部取出電極
の外周輪郭部が絶縁保護膜によって覆われるように形成
することにより、電極パッド部の外周輪郭部における耐
湿性が向上し、リークの発生と腐食を防止することがで
きる。
Furthermore, by forming the outer circumferential contour of the upper lead electrode in the electrode pad portion to be covered with an insulating protective film, the moisture resistance of the outer circumferential contour of the electrode pad portion is improved, and leakage and corrosion are prevented. It can be prevented.

【0017】[0017]

【実施例】次に、本発明に係る半導体装置とその製造方
法の実施例を図面に基づいて詳しく説明する。図1(a
)(b)に示すように、半導体装置10はガラス等から
成る絶縁基板12の上に半導体素子であるフォトダイオ
ード14とブロッキングダイオード16がそれぞれ複数
個、一次元に形成されるとともに、相対応するフォトダ
イオード14とブロッキングダイオード16は逆極性に
直列接続されていて、一方のブロッキングダイオード1
6側には一定個数毎に分割して同時にブロッキングダイ
オード16を駆動させる共通電極18が設けられ、また
他方のフォトダイオード14側には一定個数毎に同時に
駆動させられたフォトダイオード14によって読み出さ
れた信号をそれぞれ個別に取り出すマトリックス配線2
0が設けられて構成されている。かかる構成の半導体装
置10は次の工程によって製造される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of a semiconductor device and its manufacturing method according to the present invention will be described in detail with reference to the drawings. Figure 1 (a
) As shown in (b), the semiconductor device 10 includes a plurality of photodiodes 14 and blocking diodes 16, each of which is a semiconductor element, formed one-dimensionally on an insulating substrate 12 made of glass or the like. The photodiode 14 and the blocking diode 16 are connected in series with opposite polarity, and one blocking diode 1
On the 6 side, a common electrode 18 is provided which is divided into a fixed number of blocking diodes 16 and drives the blocking diodes 16 at the same time, and on the other photodiode 14 side, a common electrode 18 is provided which is divided into a fixed number of blocking diodes 16 and is read out by the photodiodes 14 which are simultaneously driven in a fixed number. Matrix wiring 2 that extracts each signal individually
0 is provided. The semiconductor device 10 having such a configuration is manufactured through the following steps.

【0018】図2に示すように、まず、複数の半導体装
置10を同時に製造し得る程度の大面積の絶縁基板13
(12)の上にクロム等から成る金属膜22をスパッタ
リング法や真空蒸着法等により成膜し(同図(a))、
次いでその金属膜22を所定のパターンにフォトエッチ
ングして、同図(b) に示すようにフォトダイオード
14とブロッキングダイオード16の下部電極14A,
16Aと、下部電極14Aと一体的な配線電極24、及
び下部電極16Aと一体的な共通電極18が形成される
。ここで共通電極18は一定個数毎に分割されるブロッ
キングダイオード16に共通していて、共通電極18毎
に電極パッド部28が設けられている。なお、かかる金
属膜22をフォトエッチングする工程においては、絶縁
基板13の表面が損傷させられることはない。
As shown in FIG. 2, first, an insulating substrate 13 having a large area so that a plurality of semiconductor devices 10 can be manufactured simultaneously is prepared.
A metal film 22 made of chromium or the like is formed on (12) by a sputtering method, a vacuum evaporation method, etc. (FIG. 2(a)),
Next, the metal film 22 is photo-etched into a predetermined pattern to form the lower electrodes 14A and 14A of the photodiode 14 and the blocking diode 16, as shown in FIG.
16A, a wiring electrode 24 integral with the lower electrode 14A, and a common electrode 18 integral with the lower electrode 16A. Here, the common electrode 18 is common to the blocking diodes 16 divided into a fixed number of blocks, and an electrode pad portion 28 is provided for each common electrode 18. Note that in the process of photo-etching the metal film 22, the surface of the insulating substrate 13 is not damaged.

【0019】次に、同図(c)(d)に示すように、下
部電極14A,16A等がパターン化された絶縁基板1
3の上にアモルファスシリコン系半導体層30と透明電
極層32をそれぞれ順次積層する。アモルファスシリコ
ン系半導体層30は本実施例の構成においては特に、プ
ラズマCVD法を用いてp型a−SiC 、i型a−S
i、n型a−Siの順に成膜したものが用いられる。ま
た、透明電極層32はITOや SnO2 等をスパッ
タリング法や真空蒸着法によって被着させて用いられる
Next, as shown in FIG.
3, an amorphous silicon-based semiconductor layer 30 and a transparent electrode layer 32 are laminated in sequence. In the structure of this embodiment, the amorphous silicon semiconductor layer 30 is made of p-type a-SiC, i-type a-S, etc. using the plasma CVD method.
Films of i-type and n-type a-Si are used. Further, the transparent electrode layer 32 is used by depositing ITO, SnO2, etc. by sputtering method or vacuum evaporation method.

【0020】絶縁基板13上に被着されたアモルファス
シリコン系半導体層30と透明電極層32を図3(a)
(b)に示すように、それぞれ逆の順にフォトエッチン
グ法、反応性イオン・エッチング法によって所定のパタ
ーンに形成し、上部電極14C,16C及び半導体層1
4B,16Bが複数個、一次元に配列させられて形成さ
れる。 これら下部電極14A,16Aと、半導体層14B,1
6B及び上部電極14C,16Cによってフォトダイオ
ード14とブロッキングダイオード16がそれぞれ形成
されるのである。
FIG. 3(a) shows the amorphous silicon semiconductor layer 30 and transparent electrode layer 32 deposited on the insulating substrate 13.
As shown in (b), the upper electrodes 14C, 16C and the semiconductor layer 1 are formed into a predetermined pattern by photoetching and reactive ion etching in the reverse order.
A plurality of 4B and 16B are arranged in one dimension. These lower electrodes 14A, 16A and semiconductor layers 14B, 1
6B and upper electrodes 14C and 16C form a photodiode 14 and a blocking diode 16, respectively.

【0021】次いで、図3(c) に示すように、フォ
トダイオード14とブロッキングダイオード16が形成
された絶縁基板13の全領域上にプラズマCVD法を用
いてシリコン酸化膜等から成る透明な層間絶縁膜34を
成膜し、更に、その層間絶縁膜34に反応性イオン・エ
ッチング(RIE)法を用いて外部接続のために必要な
コンタクト部が明けられる。コンタクト部は共通電極1
8の電極パッド部28の上部に設けられる開孔部36と
、フォトダイオード14の上部電極14Cとブロッキン
グダイオード16の上部電極16Cとを接続するための
コンタクトホール38及び40と、フォトダイオード1
4の下部電極14Aから読み取り信号を取り出すための
コンタクトホール42であり、これらコンタクト部以外
に層間絶縁膜34をエッチングしないように構成されて
いる。
Next, as shown in FIG. 3(c), a transparent interlayer insulator made of a silicon oxide film or the like is formed on the entire area of the insulating substrate 13 on which the photodiode 14 and the blocking diode 16 are formed using a plasma CVD method. A film 34 is formed, and a contact portion necessary for external connection is formed in the interlayer insulating film 34 using a reactive ion etching (RIE) method. The contact part is common electrode 1
contact holes 38 and 40 for connecting the upper electrode 14C of the photodiode 14 and the upper electrode 16C of the blocking diode 16;
This is a contact hole 42 for extracting a read signal from the lower electrode 14A of No. 4, and is configured so that the interlayer insulating film 34 is not etched other than these contact portions.

【0022】したがって、エッチングされる層間絶縁膜
34の領域が少なく、しかもコンタクト部の下はSiを
含まない下部電極14A,16Aの配線電極24や電極
パッド部28あるいは上部電極14C,16Cであり、
反応性イオンによってこれらがエッチングされることは
なく、また絶縁基板13そのものがエッチングされるこ
ともない。このため、エッチングの雰囲気をほぼ一定に
保つことができ、迅速にエッチングすることができる。 また、エッチングによって飛散させられるガラス基板1
3の成分の量がないため、飛散させられたその成分が電
極パッド部28等に再被着することはほとんどない。更
に、共通電極18の電極パッド部28の上部に設けられ
る開孔部36は図1(b) に二点鎖線で示すように、
電極パッド部28の外周輪郭部より小さく設定され、絶
縁基板13が層間絶縁膜34から露出しないようにされ
ている。これにより、下部電極16A部における耐湿性
が一層確保され、リークの発生が抑制され、性能の優れ
た半導体装置10を提供することができる。
Therefore, the area of the interlayer insulating film 34 to be etched is small, and furthermore, the wiring electrodes 24 and electrode pad portions 28 of the lower electrodes 14A, 16A, which do not contain Si, or the upper electrodes 14C, 16C are located below the contact portions.
These are not etched by the reactive ions, and the insulating substrate 13 itself is not etched. Therefore, the etching atmosphere can be kept almost constant, and etching can be performed quickly. In addition, the glass substrate 1 that is scattered by etching
Since there is no amount of component 3, the scattered component is unlikely to re-deposit on the electrode pad portion 28 or the like. Furthermore, the opening 36 provided above the electrode pad portion 28 of the common electrode 18 is as shown by the two-dot chain line in FIG. 1(b).
It is set smaller than the outer peripheral contour of the electrode pad portion 28 so that the insulating substrate 13 is not exposed from the interlayer insulating film 34. Thereby, the moisture resistance in the lower electrode 16A portion is further ensured, the occurrence of leakage is suppressed, and a semiconductor device 10 with excellent performance can be provided.

【0023】層間絶縁膜34に開孔部36やコンタクト
ホール38,40,42を形成した後、その上に金属膜
をスパッタリング法や真空蒸着法等により被着させ、そ
の金属膜を所定のパターンにエッチングして、図3(d
) に示すように接続電極44とマトリックス配線20
及び上部取出電極48が形成される。金属膜はたとえば
クロムCrなど1層から構成しても良く、あるいはクロ
ムとアルミニウムなどの2層構造によって構成しても良
い。金属膜が2層以上から構成される場合、第1層は透
明電極である上部電極14C,16Cとの付着力が良好
で且つ上部電極14C,16Cと反応し難い材質が選定
され、また、最上層はワイヤーボンディング性の良い材
質が選定されるのが好ましい。
After forming the openings 36 and contact holes 38, 40, 42 in the interlayer insulating film 34, a metal film is deposited thereon by sputtering, vacuum evaporation, etc., and the metal film is formed into a predetermined pattern. Figure 3(d)
) As shown in FIG.
And an upper lead electrode 48 is formed. The metal film may be composed of a single layer such as chromium Cr, or may be composed of a two-layer structure such as chromium and aluminum. When the metal film is composed of two or more layers, the first layer is selected from a material that has good adhesion to the transparent upper electrodes 14C and 16C and is difficult to react with the upper electrodes 14C and 16C. It is preferable that a material with good wire bonding properties be selected for the upper layer.

【0024】以上の工程を経て最後に図1(a) に示
すように、プラズマCVD法などによってガラス基板1
3の全領域に絶縁保護膜50を成膜し、更に外部接続の
ために必要な電極パッド部28のみを露出させるように
その絶縁保護膜50を反応性イオン・エッチングの手法
により除去して半導体装置10が製造される。絶縁保護
膜50は電極パッド部28上の開口部36に被着された
上部取出電極48の外周輪郭部を覆うようにエッチング
により除去され、絶縁保護膜50と上部取出電極48あ
るいは上部取出電極48と層間絶縁膜34との界面から
水分が侵入し得ないように形成されている。絶縁保護膜
50としてはたとえばシリコン窒化物などが用いられ、
絶縁体から成る透明な保護膜が形成される。ここで、絶
縁保護膜50は上部取出電極48が形成された電極パッ
ド部28のみ除去されるため、絶縁保護膜50のエッチ
ングに際してガラス基板13がエッチングされることは
なく、電極パッド部28に被エッチング成分が再被着さ
せられることはない。製造された半導体装置10は大面
積のガラス基板13に複数形成されており、ガラス基板
13を切断して個々のガラス基板12から成る半導体装
置10が製造される。
After the above steps, the glass substrate 1 is finally formed by plasma CVD or the like, as shown in FIG. 1(a).
An insulating protective film 50 is formed over the entire area of the semiconductor device 3, and the insulating protective film 50 is removed by reactive ion etching to expose only the electrode pad portion 28 necessary for external connection. A device 10 is manufactured. The insulating protective film 50 is removed by etching so as to cover the outer peripheral contour of the upper lead-out electrode 48 attached to the opening 36 on the electrode pad portion 28, and the insulating protective film 50 and the upper lead-out electrode 48 or the upper lead-out electrode 48 are removed. It is formed so that moisture cannot enter from the interface between the layer and the interlayer insulating film 34. For example, silicon nitride or the like is used as the insulating protective film 50.
A transparent protective film made of an insulator is formed. Here, since the insulating protective film 50 is removed only from the electrode pad portion 28 on which the upper lead-out electrode 48 is formed, the glass substrate 13 is not etched when the insulating protective film 50 is etched, and the electrode pad portion 28 is covered. Etching components are not redeposited. A plurality of manufactured semiconductor devices 10 are formed on a large-area glass substrate 13, and the semiconductor devices 10 made of individual glass substrates 12 are manufactured by cutting the glass substrate 13.

【0025】かかる半導体装置10は電極パッド部28
を除くガラス基板12(13)上の全領域が絶縁保護膜
50によって覆われていて、ガラス基板12と絶縁保護
膜50との界面の端部からその内部の半導体素子14,
16部やマトリックス配線20部までの距離が充分確保
されているため、水分が内部に侵入することはほとんど
ない。したがって、水分の侵入に伴うリークの発生や金
属電極の腐食が生ずることはほとんどない。また、絶縁
保護膜50のエッチング時にガラス基板13の成分が飛
散させられることはなく、電極パッド部28に基板成分
が再被着することがないため、電極パッド部28におけ
るワイヤーボンディング性が低下させられることはない
。したがって、半導体装置10の歩留りの向上と品質の
安定化が図れる。
The semiconductor device 10 has an electrode pad portion 28
The entire region on the glass substrate 12 (13) except for
Since a sufficient distance is secured to the 16th part and the 20th part of the matrix wiring, moisture hardly enters inside. Therefore, leaks due to moisture intrusion and metal electrode corrosion hardly occur. Further, the components of the glass substrate 13 are not scattered during etching of the insulating protective film 50, and the substrate components are not re-adhered to the electrode pad portion 28, so that the wire bonding properties at the electrode pad portion 28 are reduced. You won't be disappointed. Therefore, it is possible to improve the yield and stabilize the quality of the semiconductor device 10.

【0026】また、本実施例にかかる半導体装置10の
製造方法は層間絶縁膜34のエッチング工程でコンタク
ト部36,38,40,42を除く他の箇所をエッチン
グすることなく、ガラス基板13の成分の飛散を抑えて
いるため、飛散した成分の再被着がなく、その上に形成
された上部取出電極48、接続電極44及びマトリック
ス配線20はそれぞれその下の電極と強固に接続される
ことになる。したがって、得られた半導体装置10は上
部取出電極48等の付着力が弱められたり、接続抵抗が
増加したりすることがなく、安定した電気的性能、優れ
たワイヤーボンディング性を備えることになる。
In addition, the method for manufacturing the semiconductor device 10 according to this embodiment eliminates the need to etch the components of the glass substrate 13 in the etching process of the interlayer insulating film 34 without etching other parts than the contact parts 36, 38, 40, and 42. Since the scattering of the components is suppressed, there is no re-deposition of the scattered components, and the upper lead-out electrode 48, connection electrode 44, and matrix wiring 20 formed thereon are firmly connected to the electrodes below. Become. Therefore, the obtained semiconductor device 10 does not have the adhesive force of the upper lead-out electrode 48 etc. weakened or the connection resistance increase, and has stable electrical performance and excellent wire bonding properties.

【0027】以上の実施例に示す方法により図1に示す
形状の半導体装置10を多数製造して、その中から10
0サンプルを抜き取り、ビット欠陥がないことを確認し
た後、そのサンプルについて85℃、85%RHの条件
で1000時間にわたる高温高湿加速試験を行った。そ
の結果、リークビットが発生したサンプル数は100個
中1個であった。これに対して、従来の製造方法により
図7に示す半導体装置を多数製造し、その中から100
サンプルを抜き取り、同様の条件で高温高湿加速試験を
行った。その結果、リークビットが発生したサンプル数
は100個中18個であった。この試験例から明らかな
ように、本発明に係る半導体装置10は高温高湿下で極
めて安定した信頼性を有する。
A large number of semiconductor devices 10 having the shape shown in FIG. 1 are manufactured by the method shown in the above embodiment, and 10
After extracting a 0 sample and confirming that there were no bit defects, the sample was subjected to a high temperature and high humidity accelerated test for 1000 hours at 85° C. and 85% RH. As a result, the number of samples in which a leak bit occurred was 1 out of 100. In contrast, a large number of semiconductor devices shown in FIG. 7 were manufactured using a conventional manufacturing method, and 100
A sample was taken and subjected to a high temperature and high humidity accelerated test under the same conditions. As a result, the number of samples in which leak bits occurred was 18 out of 100. As is clear from this test example, the semiconductor device 10 according to the present invention has extremely stable reliability under high temperature and high humidity conditions.

【0028】以上、本発明の実施例を詳述したが、本発
明はその他の態様でも実施し得るものである。たとえば
図4に示すように、本発明に係る半導体装置51は層間
絶縁膜34が電極パッド部28を含むガラス基板12の
外周部について除去されていても良く、本実施例におい
ては絶縁保護膜50によって電極パッド部28及びその
上に被着された上部取出電極48の外周輪郭部が覆われ
るとともに、その電極パッド部28を除くガラス基板1
2上の全領域が絶縁保護膜50によって覆われている。 この絶縁保護膜50により半導体装置51は耐湿性が確
保され、電極パッド部28の腐食が防止されるとともに
、半導体素子14,16部などのリークの発生や電極の
腐食が防止される
Although the embodiments of the present invention have been described in detail above, the present invention can be practiced in other embodiments. For example, as shown in FIG. 4, in a semiconductor device 51 according to the present invention, the interlayer insulating film 34 may be removed from the outer peripheral portion of the glass substrate 12 including the electrode pad portion 28, and in this embodiment, the insulating protective film 50 The outer peripheral contour of the electrode pad portion 28 and the upper lead-out electrode 48 deposited thereon is covered by the glass substrate 1 excluding the electrode pad portion 28.
The entire area on 2 is covered with an insulating protective film 50. This insulating protective film 50 ensures moisture resistance of the semiconductor device 51, prevents corrosion of the electrode pad portion 28, and prevents leakage of the semiconductor elements 14, 16, etc. and corrosion of the electrodes.

【0029】また、図5に示すように、本発明に係る半
導体装置52はガラス基板12上に形成された下部電極
54がフォトダイオード56とブロッキングダイオード
58を逆極性に直列接続する接続電極を成し、それぞれ
の上部電極56C,58C側に層間絶縁膜64を介して
配線電極60及び上部取出電極62を設けた形式のもの
であっても良い。かかる形式の半導体装置52にあって
は、ガラス基板12の外周部について層間絶縁膜64が
除去されており、上部取出電極62はガラス基板12上
に直接被着させられている。したがって、本実施例の半
導体装置52では、上部取出電極62によって構成され
る電極パッド部を除くガラス基板12上の全領域が絶縁
保護膜66により覆われていて、この絶縁保護膜66に
よって耐湿性が確保されている。
Further, as shown in FIG. 5, in the semiconductor device 52 according to the present invention, a lower electrode 54 formed on the glass substrate 12 forms a connection electrode that connects a photodiode 56 and a blocking diode 58 in series with opposite polarities. However, the wiring electrode 60 and the upper lead-out electrode 62 may be provided on the respective upper electrodes 56C and 58C with an interlayer insulating film 64 interposed therebetween. In this type of semiconductor device 52, the interlayer insulating film 64 is removed from the outer periphery of the glass substrate 12, and the upper lead-out electrode 62 is directly deposited on the glass substrate 12. Therefore, in the semiconductor device 52 of this embodiment, the entire area on the glass substrate 12 except for the electrode pad portion constituted by the upper lead-out electrode 62 is covered with the insulating protective film 66, and this insulating protective film 66 provides moisture resistance. is ensured.

【0030】更に、図5に示すように、従来エッチング
によって表面が損傷させられたガラス基板12の上に上
部取出電極62を被着させていたが、図6に示すように
、本実施例に係る半導体装置68においては上部取出電
極62は層間絶縁膜64の上に被着されていて、この半
導体装置68は層間絶縁膜64と絶縁保護膜66によっ
て耐湿性が確保されることになる。かかる実施例におい
ては、リークや腐食の発生が防止されるとともに、上部
取出電極62におけるワイヤーボンディング性は良好と
なり、またコンタクトホールによる電気的接続も接続抵
抗が小さく得られる。
Furthermore, as shown in FIG. 5, the upper lead-out electrode 62 was conventionally deposited on the glass substrate 12 whose surface had been damaged by etching, but as shown in FIG. In such a semiconductor device 68, the upper lead-out electrode 62 is deposited on an interlayer insulating film 64, and moisture resistance of this semiconductor device 68 is ensured by the interlayer insulating film 64 and the insulating protective film 66. In such an embodiment, leakage and corrosion are prevented from occurring, wire bonding properties at the upper lead electrode 62 are good, and electrical connection through contact holes can be achieved with low connection resistance.

【0031】また、以上の実施例ではフォトダイオード
とブロッキングダイオードの2つの半導体素子群を有す
る半導体装置について説明したが、本発明は単一の半導
体素子群から構成される半導体装置についても適用でき
、なんら限定されるものではない。更に、半導体層とし
てpin型のアモルファスシリコン系半導体層に限定さ
れるものではなく、アモルファスシリコンa−Si、水
素化アモルファスシリコンa−Si:H、水素化アモル
ファスシリコンカーバイドa−SIC:H 、アモルフ
ァスシリコンナイトライドなどの他、シリコンと炭素、
ゲルマニウム、スズなどの他の元素との合金からなるア
モルファスシリコン系半導体の非晶質あるいは微結晶を
 pin型、 nip型、ni型、pn型、 MIS型
、ヘテロ接合型、ホモ接合型、ショットキーバリアー型
あるいはこれらを組み合わせた型などに構成した半導体
層で良く、更にその他アモルファスシリコン系以外のた
とえばGaAs系やCdS 系等の半導体素子から成る
半導体装置であっても良い。
Further, in the above embodiments, a semiconductor device having two semiconductor element groups, a photodiode and a blocking diode, has been described, but the present invention can also be applied to a semiconductor device composed of a single semiconductor element group. It is not limited in any way. Furthermore, the semiconductor layer is not limited to a pin-type amorphous silicon-based semiconductor layer, and may include amorphous silicon a-Si, hydrogenated amorphous silicon a-Si:H, hydrogenated amorphous silicon carbide a-SIC:H, and amorphous silicon. In addition to nitride, silicon and carbon,
Amorphous or microcrystalline amorphous silicon semiconductors made of alloys with other elements such as germanium and tin are called pin type, nip type, ni type, pn type, MIS type, heterojunction type, homojunction type, and Schottky type. The semiconductor layer may be of a barrier type or a combination of these types, and may also be a semiconductor device made of semiconductor elements other than amorphous silicon, such as GaAs or CdS.

【0032】更に、絶縁基板としてガラス基板の他、た
とえば金属基板にシリコン酸化物やシリコン窒化物、シ
リコンオキシナライド等を被着させて絶縁した基板であ
っても良い。また、下部電極の材料としてクロムの他、
チタン、ニッケル等であっても良く、更に、層間絶縁膜
の材料としてシリコン酸化物、シリコン窒化物、シリコ
ンオキシナライド等であっても良く、いずれも限定され
るものではない。
Furthermore, in addition to a glass substrate, the insulating substrate may be a metal substrate coated with silicon oxide, silicon nitride, silicon oxynalide, etc. for insulation. In addition to chromium, other materials for the lower electrode include
Titanium, nickel, etc. may be used, and the interlayer insulating film may also be made of silicon oxide, silicon nitride, silicon oxynalide, etc., but is not limited to any of them.

【0033】また、層間絶縁膜のパターン化は反応イオ
ン・エッチング法等のドライエッチング法が最も好まし
いが、必要に応じてウエットエッチング法を用いても良
いのは当然である。その他、本発明はその趣旨を逸脱し
ない範囲内で、当業者の知識に基づき種々なる改良、修
正、変形を加えた態様で実施し得るものである。
Furthermore, for patterning the interlayer insulating film, it is most preferable to use a dry etching method such as a reactive ion etching method, but it goes without saying that a wet etching method may be used if necessary. In addition, the present invention can be implemented with various improvements, modifications, and variations based on the knowledge of those skilled in the art without departing from the spirit thereof.

【0034】[0034]

【発明の効果】本発明に係る半導体装置とその製造方法
は半導体装置を保護する絶縁保護膜が信号入出力用の電
極パッド部を除く絶縁基板上の全領域に形成されている
ため、絶縁保護膜と絶縁基板との界面の端部から内部の
半導体素子や配線までの距離が充分長くとれ、水分の侵
入を防止することができる。したがって、半導体素子な
どにおいてリークが生じたり、あるいは電極が腐食させ
られることはほとんどない。また、電極パッド部の外周
輪郭部を絶縁保護膜によって覆うように形成することに
より、絶縁基板上に被着された電極パッド部の境界部分
が絶縁保護膜により保護されて雰囲気に曝されることが
ないため、電極パッド部の腐食が防止されるとともに、
その境界部からの水分の侵入が防止される。
Effects of the Invention In the semiconductor device and the method for manufacturing the same according to the present invention, the insulating protection film for protecting the semiconductor device is formed on the entire area on the insulating substrate except for the electrode pad portion for signal input/output. The distance from the edge of the interface between the film and the insulating substrate to the internal semiconductor elements and wiring can be sufficiently long, and moisture can be prevented from entering. Therefore, leakage or corrosion of electrodes in semiconductor devices and the like is unlikely to occur. In addition, by forming the outer circumferential contour of the electrode pad part with an insulating protective film, the boundary part of the electrode pad part adhered to the insulating substrate is protected by the insulating protective film and is not exposed to the atmosphere. Since there is no corrosion, corrosion of the electrode pad part is prevented, and
Intrusion of moisture from the boundary is prevented.

【0035】また、絶縁保護膜により電極パッド部を除
く絶縁基板上の全領域を保護するとともに、少なくとも
半導体素子を覆う層間絶縁膜にエッチングにより外部接
続に必要な開孔部やコンタクトホール等のコンタクト部
を形成するとき、そのコンタクト部以外の箇所をエッチ
ングしないようにすることにより、エッチングによって
絶縁基板の成分が飛散させられることはなく、飛散させ
られた成分が再付着することはない。したがって、層間
絶縁膜が取り除かれた電極パッド部やコンタクトホール
に形成された上部取出電極や接続電極等は強固に付着さ
せられ、接続抵抗が増加したりあるいはワイヤーボンデ
ィング性が低下したりすることはない。また、必要以上
に層間絶縁膜等をエッチングしないため、エッチング雰
囲気をほぼ一定に保持することができ、より均一で且つ
迅速にエッチングすることができる。しかも、層間絶縁
膜によって水分の侵入が防止され、リークや腐食の発生
がほとんどなくなる。
In addition, the insulating protective film protects the entire area on the insulating substrate except for the electrode pad portion, and at least the interlayer insulating film covering the semiconductor element is etched to form contacts such as openings and contact holes necessary for external connection. By not etching any part other than the contact part when forming the contact part, the components of the insulating substrate will not be scattered by etching, and the scattered components will not re-deposit. Therefore, the upper lead-out electrodes, connection electrodes, etc. formed in the electrode pad parts and contact holes from which the interlayer insulating film has been removed are firmly attached, and connection resistance does not increase or wire bonding performance deteriorates. do not have. Further, since the interlayer insulating film and the like are not etched more than necessary, the etching atmosphere can be kept almost constant, and etching can be performed more uniformly and quickly. Moreover, the interlayer insulating film prevents moisture from entering, thereby almost eliminating leakage and corrosion.

【0036】このように、本発明は半導体素子部や電極
部におけるリークや腐食の発生を防止することができ、
高温高湿下で極めて品質の安定した信頼性を有する半導
体装置を提供することが可能となる。
As described above, the present invention can prevent leakage and corrosion in the semiconductor element portion and the electrode portion,
It becomes possible to provide a semiconductor device with extremely stable quality and reliability under high temperature and high humidity conditions.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明に係る半導体装置の一例を示す図であり
、同図(a) は同図(b) のA−A断面である要部
正面断面説明図、同図(b) は要部平面説明図である
FIG. 1 is a diagram showing an example of a semiconductor device according to the present invention; FIG. It is a partial plane explanatory view.

【図2】図1に示す半導体装置の製造方法の工程を説明
するための要部断面説明図であり、同図(a) は絶縁
基板に金属膜を被着させた図、同図(b)は金属膜をパ
ターン化した図、同図(c) は半導体層を成膜した図
、同図(d) は上部電極層を被着させた図である。
2A and 2B are cross-sectional explanatory views of main parts for explaining the steps of the method for manufacturing the semiconductor device shown in FIG. 1; FIG. ) shows a patterned metal film, (c) shows a semiconductor layer formed, and (d) shows an upper electrode layer deposited.

【図3】図2に示す半導体装置の製造方法の工程の続き
を説明するための要部断面説明図であり、同図(a) 
は被着させた上部電極層をパターン化した図、同図(b
) は成膜した半導体層をパターン化した図、同図(c
) は層間絶縁膜を被着させた後、コンタクト部を形成
した図、同図(d) は上部取出電極、接続電極及びマ
トリックス配線を形成した図である。
3 is an explanatory cross-sectional view of a main part for explaining the continuation of the steps of the method for manufacturing a semiconductor device shown in FIG. 2, and FIG.
is a patterned view of the deposited upper electrode layer;
) is a patterned diagram of the formed semiconductor layer, and the same figure (c
) is a diagram in which a contact portion is formed after an interlayer insulating film has been deposited, and (d) in the same figure is a diagram in which an upper lead-out electrode, a connection electrode, and a matrix wiring are formed.

【図4】本発明に係る半導体装置の他の例を示す要部正
面断面説明図である。
FIG. 4 is an explanatory front cross-sectional view of a main part showing another example of a semiconductor device according to the present invention.

【図5】本発明に係る半導体装置の更に他の例を示す要
部正面断面説明図である。
FIG. 5 is an explanatory front cross-sectional view of a main part showing still another example of a semiconductor device according to the present invention.

【図6】本発明に係る半導体装置の更に他の例を示す要
部正面断面説明図である。
FIG. 6 is an explanatory front cross-sectional view of a main part showing still another example of a semiconductor device according to the present invention.

【図7】従来の半導体装置の一例を示す図であり、同図
(a) は同図(b) のB−B断面である要部正面断
面説明図、同図(b) は要部平面説明図である。
FIG. 7 is a diagram illustrating an example of a conventional semiconductor device; FIG. 7(a) is a front cross-sectional explanatory view of the main part taken along line BB in FIG. 7(b), and FIG. 7(b) is a plan view of the main part. It is an explanatory diagram.

【図8】半導体装置の製造方法における大面積の絶縁基
板を示す平面図である。
FIG. 8 is a plan view showing a large-area insulating substrate in a method of manufacturing a semiconductor device.

【図9】従来の半導体装置の全体を示す一部破断平面図
である。
FIG. 9 is a partially cutaway plan view showing the entire conventional semiconductor device.

【図10】従来の半導体装置の製造方法における要部を
説明するための要部正面断面説明図であり、同図(a)
 は層間絶縁膜を被着させた図、同図(b) は層間絶
縁膜をパターン化した図である。
FIG. 10 is a front cross-sectional explanatory diagram of a main part for explaining the main part in a conventional semiconductor device manufacturing method, and FIG.
2 shows the interlayer insulating film deposited, and FIG. 3(b) shows the interlayer insulating film patterned.

【符号の説明】[Explanation of symbols]

10,51,52,68;半導体装置 12,13;絶縁基板 14,56;フォトダイオード(半導体素子)16,5
8;ブロッキングダイオード(半導体素子)20;マト
リックス配線 24,60;配線電極 28;電極パッド部 14A,16A;下部電極 14B,16B;半導体層 14C,16C,56C,58C;上部電極34,64
;層間絶縁膜 36;開孔部(コンタクト部) 38,40,42;コンタクトホール(コンタクト部)
44;接続電極 48,62;上部取出電極(電極パッド部)50,66
;絶縁保護膜
10, 51, 52, 68; semiconductor devices 12, 13; insulating substrates 14, 56; photodiodes (semiconductor elements) 16, 5
8; Blocking diode (semiconductor element) 20; Matrix wiring 24, 60; Wiring electrode 28; Electrode pad portions 14A, 16A; Lower electrodes 14B, 16B; Semiconductor layer 14C, 16C, 56C, 58C; Upper electrode 34, 64
; Interlayer insulating film 36; Opening portion (contact portion) 38, 40, 42; Contact hole (contact portion)
44; Connection electrode 48, 62; Upper lead-out electrode (electrode pad part) 50, 66
;Insulating protective film

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】  絶縁基板上に、下部電極と半導体層と
上部電極が積層されて成る半導体素子と、少なくとも該
半導体素子を覆う層間絶縁膜と、該層間絶縁膜を介して
配設される接続電極と、前記絶縁基板上の構成要素を覆
う絶縁保護膜とを備えて構成される半導体装置において
、前記絶縁保護膜が信号入出力用の電極パッド部を除く
絶縁基板上の全領域に形成されていることを特徴とする
半導体装置。
1. A semiconductor element comprising a lower electrode, a semiconductor layer, and an upper electrode laminated on an insulating substrate, an interlayer insulating film that covers at least the semiconductor element, and a connection provided through the interlayer insulating film. In a semiconductor device configured with an electrode and an insulating protective film covering components on the insulating substrate, the insulating protective film is formed on the entire area on the insulating substrate except for an electrode pad portion for signal input/output. A semiconductor device characterized by:
【請求項2】  前記層間絶縁膜が外部接続のために必
要なコンタクト部を除く絶縁基板の全領域に形成されて
いることを特徴とする請求項第1項に記載する半導体装
置。
2. The semiconductor device according to claim 1, wherein the interlayer insulating film is formed over the entire region of the insulating substrate except for a contact portion necessary for external connection.
【請求項3】  前記電極パッド部の少なくとも外周輪
郭部が前記絶縁保護膜によって覆われていることを特徴
とする請求項第1項又は第2項に記載する半導体装置。
3. The semiconductor device according to claim 1, wherein at least a peripheral contour portion of the electrode pad portion is covered with the insulating protective film.
【請求項4】  前記コンタクト部のうち前記半導体素
子の下部電極から一体的に取り出される電極パッド部の
少なくとも外周輪郭部が、前記層間絶縁膜によって覆わ
れていることを特徴とする請求項第2項又は第3項に記
載する半導体装置。
4. A second aspect of the present invention, wherein at least an outer circumferential contour of an electrode pad portion of the contact portion that is integrally taken out from the lower electrode of the semiconductor element is covered with the interlayer insulating film. 3. The semiconductor device described in item 3 or item 3.
【請求項5】  絶縁基板上に、下部電極と半導体層と
上部電極が積層されて成る半導体素子と、少なくとも該
半導体素子を覆う層間絶縁膜と、該層間絶縁膜を介して
配設される接続電極と、前記絶縁基板上の構成要素を覆
う絶縁保護膜とを備えて構成される半導体装置の製造方
法において、前記絶縁保護膜を前記絶縁基板上の全領域
に被着させた後、該絶縁保護膜のうち信号入出力用の電
極パッド部のみ除去するようにしたことを特徴とする半
導体装置の製造方法。
5. A semiconductor element formed by laminating a lower electrode, a semiconductor layer, and an upper electrode on an insulating substrate, an interlayer insulating film that covers at least the semiconductor element, and a connection provided through the interlayer insulating film. In the method for manufacturing a semiconductor device comprising an electrode and an insulating protective film covering components on the insulating substrate, the insulating protective film is deposited on the entire area on the insulating substrate, and then the insulating 1. A method of manufacturing a semiconductor device, comprising removing only a signal input/output electrode pad portion of a protective film.
【請求項6】  前記層間絶縁膜を前記絶縁基板上の全
領域に被着させた後、該層間絶縁膜のうち外部接続のた
めに必要なコンタクト部のみ除去するようにしたことを
特徴とする請求項第5項に記載する半導体装置の製造方
法。
6. After the interlayer insulating film is deposited on the entire area on the insulating substrate, only a contact portion necessary for external connection is removed from the interlayer insulating film. A method for manufacturing a semiconductor device according to claim 5.
JP16879991A 1991-06-05 1991-06-13 Semiconductor device and its manufacture Withdrawn JPH04367236A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16879991A JPH04367236A (en) 1991-06-13 1991-06-13 Semiconductor device and its manufacture
EP92109448A EP0517208A1 (en) 1991-06-05 1992-06-04 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16879991A JPH04367236A (en) 1991-06-13 1991-06-13 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH04367236A true JPH04367236A (en) 1992-12-18

Family

ID=15874697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16879991A Withdrawn JPH04367236A (en) 1991-06-05 1991-06-13 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH04367236A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006231909A (en) * 2005-01-26 2006-09-07 Seiko Epson Corp Liquid jetting head and liquid jetting apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006231909A (en) * 2005-01-26 2006-09-07 Seiko Epson Corp Liquid jetting head and liquid jetting apparatus

Similar Documents

Publication Publication Date Title
US6215123B1 (en) Forming contacts on semiconductor substrates, radiation detectors and imaging devices
JP3863923B2 (en) Solid-state radiation imager and method for manufacturing an imager array
US5233181A (en) Photosensitive element with two layer passivation coating
US5151385A (en) Method of manufacturing a metallic silicide transparent electrode
US5973312A (en) Array of photosensitive pixels
CN103094276B (en) Thin film transistor substrate and method of manufacturing the same
JP3964017B2 (en) Contact pads for radiation imaging equipment
JP4208172B2 (en) Photodiode and light receiving element with built-in circuit using the same
JPH04367236A (en) Semiconductor device and its manufacture
EP0517208A1 (en) Semiconductor device and method of manufacturing the same
US6133595A (en) Solid state imaging device with improved ground adhesion layer
JPH04359432A (en) Semiconductor device and manufacture thereof
US5213984A (en) Method of manufacturing an image sensor
JP3085180B2 (en) Field effect solar cell
JPH04370971A (en) Manufacture of semiconductor device
JP2928163B2 (en) Method for manufacturing semiconductor device
JPH056991A (en) Reader and manufacture thereof
JP2889963B2 (en) Contact image sensor
JPH06244399A (en) Semiconductor device
JP3629360B2 (en) Manufacturing method of light receiving element with built-in circuit
JPH05291295A (en) Manufacture of thin film transistor
JPH0548068A (en) Semiconductor device and manufacture thereof
JPS61171161A (en) One-dimensional image sensor
JP2910227B2 (en) Manufacturing method of contact image sensor
US5038190A (en) Photoelectric conversion device with disabled electrode

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980903