JPH04367053A - Channel system - Google Patents

Channel system

Info

Publication number
JPH04367053A
JPH04367053A JP3141984A JP14198491A JPH04367053A JP H04367053 A JPH04367053 A JP H04367053A JP 3141984 A JP3141984 A JP 3141984A JP 14198491 A JP14198491 A JP 14198491A JP H04367053 A JPH04367053 A JP H04367053A
Authority
JP
Japan
Prior art keywords
input
channel
output
frame
bypass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3141984A
Other languages
Japanese (ja)
Inventor
Ryuji Daitoku
隆二 大徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3141984A priority Critical patent/JPH04367053A/en
Publication of JPH04367053A publication Critical patent/JPH04367053A/en
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)

Abstract

PURPOSE:To improve the answering performance and the throughput in a channel system where a channel device is connected to the input/output devices via a loop type serial transmission line and an interface operation is carried out in a frame form. CONSTITUTION:A channel device 15 is connected to the input/output devices 1-4 via a loop type serial transmission line 16, and the input/output interface operations are performed between the device 15 and the devices 1-4 by circulating the frames coded for each function via the line 16. In such a channel system, a bypass route 21 which secures the direct connection between the device 15 and a specific input/output device is set between the lines 16 which secure the connection between the device 15 and the devices 1-4. Then the frame that has completed the data input/output processing to the input/output device is transferred to the device 15 bia the route 21.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、情報処理装置のチャネ
ルシステムに関し、特に、情報処理装置においてチャネ
ル装置と入出力装置との間の入出力インタフェース動作
を、光通信ののような高帯域,長距離,シリアル伝送が
可能なシリアル伝送路をループ状に接続した伝送路を経
由して行うチャネルシステムに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a channel system for an information processing device, and in particular, the present invention relates to a channel system for an information processing device, and in particular, for controlling input/output interface operations between a channel device and an input/output device in an information processing device, in a high-bandwidth system such as optical communication. This relates to a channel system that performs long-distance serial transmission via a transmission line in which serial transmission lines are connected in a loop.

【0002】0002

【従来の技術】従来、シリアル伝送路を用いて中央処理
装置と入出力装置の間を遠距離化する技術として、中央
側チャネル装置と端末側チャネル装置をループ状に接続
し、データ転送をフレーム化して行うチャネル制御方式
がある。このようなシリアル伝送路を用いたチャルネ制
御方式として、例えば、特開平2−83759号公報に
記載されているチャネル制御方式が知られている。この
チャネル制御方式を用いる情報処理装置のチャネルシス
テムは、情報処理装置に備えられたチャネル装置と入出
力装置との間をループ状のシリアル伝送路で接続し、チ
ャネル装置よりシリアル伝送路に対して、インタフェー
ス動作を機能単位にコード化したフレームを送出して、
入出力インタフェース動作を行うシステムである。
[Prior Art] Conventionally, as a technology for increasing the distance between a central processing unit and input/output devices using a serial transmission path, a central channel device and a terminal channel device are connected in a loop, and data transfer is performed in a frame. There is a channel control method that uses As a channel control method using such a serial transmission line, for example, a channel control method described in Japanese Patent Application Laid-Open No. 2-83759 is known. A channel system for an information processing device using this channel control method connects a channel device and an input/output device provided in the information processing device with a loop-shaped serial transmission path, and connects the channel device to the serial transmission path. , sends a frame that encodes the interface operation in functional units,
This is a system that performs input/output interface operations.

【0003】0003

【発明が解決しようとする課題】しかしながら、上述の
ようなチャネルシステムは、チャネル装置と複数の入出
力装置との間がループ状にシリアル伝送路で直列に接続
されているため、ある入出力装置が遠隔地に点在してい
る場合、近くに設置されている入出力装置においてもレ
スポンスタイムは最遠隔地に設置されている入出力装置
と同じになり、レスポンスタイムが非常に遅いという問
題点がある。
[Problems to be Solved by the Invention] However, in the above-described channel system, since the channel device and the plurality of input/output devices are connected in series through a serial transmission path in a loop, are scattered in remote locations, the response time of input/output devices installed nearby is the same as that of the input/output device installed in the farthest location, resulting in a very slow response time. There is.

【0004】このため、入出力装置の動作にリアルタイ
ムに反応して次のコマンドを指示しなければならない場
合(磁気ディスク装置のコマンドチェイン等)に入出力
装置に対しては、ループ長を長く取れない等の欠点があ
る。
[0004] For this reason, when the next command must be issued in real time in response to the operation of an input/output device (such as in a command chain for a magnetic disk drive), it is recommended to use a long loop length for the input/output device. There are some drawbacks such as not having one.

【0005】本発明は、このような問題を解決するため
になされたものであり、本発明の目的は、チャネル装置
と入出力装置との間をループ状のシリアル伝送路で接続
し、インタフェース動作をフレーム形式で行うチャネル
システムにおいて、応答性能およびスループットの向上
を図かることにある。
The present invention has been made to solve such problems, and an object of the present invention is to connect a channel device and an input/output device with a loop-shaped serial transmission line, and to perform an interface operation. The purpose of this invention is to improve response performance and throughput in a channel system that performs communication in a frame format.

【0006】[0006]

【課題を解決するための手段】上記の目的を達成するた
め、本発明のチャネルシステムは、チャネル装置と複数
の入出力装置と間をループ状にシリアル伝送路で接続し
、チャネル装置と各々の入出力装置との間のインタフェ
ース動作を機能単位にコード化したフレームをシリアル
伝送路で巡回させて、入出力インタフェース動作を行う
チャネルシステムにおいて、チャネル装置と複数の入出
力装置と間を接続するループ状のシリアル伝送路に、特
定の入出力装置と前記チャネル装置とを直結するバイパ
スルートを間挿して設け、既に入出力装置と間でデータ
入出力処理の終了したフレームをバイパスルートを経由
してチャネル装置へ転送することを特徴とする。
[Means for Solving the Problems] In order to achieve the above object, the channel system of the present invention connects a channel device and a plurality of input/output devices in a loop through a serial transmission line, and connects the channel device and each input/output device. A loop that connects a channel device and multiple input/output devices in a channel system that performs input/output interface operations by circulating frames in which the interface operations with the input/output devices are coded in functional units over a serial transmission path. A bypass route that directly connects a specific input/output device and the channel device is inserted in the serial transmission path of It is characterized in that it is transferred to a channel device.

【0007】[0007]

【作用】本発明のチャネルシステムは、チャネル装置と
複数の入出力装置と間をループ状にシリアル伝送路で接
続した伝送ループ上に、特定の入出力装置と前記チャネ
ル装置を直結するバイパスルートを間挿して設ける。そ
して、既に入出力装置と間でデータ入出力処理の終了し
たフレームをバイパスルートを経由してチャネル装置へ
転送する。ループ状のシリアル伝送路を通らずバイパス
ルートを通る場合には、レスポンスタイムが速くなるの
で、入出力インタフェース動作のリアルタイムの処理が
可能となる。
[Operation] The channel system of the present invention provides a bypass route that directly connects a specific input/output device and the channel device on a transmission loop in which a channel device and a plurality of input/output devices are connected in a loop through a serial transmission path. Provided in between. Then, frames for which data input/output processing has already been completed between the input/output device and the input/output device are transferred to the channel device via the bypass route. When the bypass route is used instead of the loop-shaped serial transmission path, the response time becomes faster, so real-time processing of input/output interface operations becomes possible.

【0008】このようにループ上に特定の入力出装置と
チャネル装置を直結するバイパスルートは、バイパス制
御装置を間挿して設け、シリアル伝送路を巡回するフレ
ーム内にバイパス制御フラグを設けることにより実現さ
れ、バイパス制御フラグにより既に入出力装置とデータ
のやり取りのあったフレームは下位の入出力装置に転送
せず、バイパスルートを経由して直接チャネル装置へ転
送する制御を行う。また、既にループ状に構成されてい
るチャネルシステムに対し、入出力装置を増設をする場
合には、最下位に位置していた入出力装置からチャネル
装置へ接続されている伝送路をバイパスルートとして用
いた構成とすることにより、経済的にバイパスルートを
構築することができる。
[0008] In this way, a bypass route that directly connects a specific input/output device and a channel device on a loop is realized by interposing a bypass control device and providing a bypass control flag in a frame circulating on a serial transmission path. The bypass control flag controls the frame that has already exchanged data with the input/output device to be transferred directly to the channel device via the bypass route without being transferred to the lower input/output device. In addition, when adding input/output devices to a channel system that is already configured in a loop, use the transmission line connecting the lowest input/output device to the channel device as a bypass route. By using this configuration, a bypass route can be constructed economically.

【0009】これにより、ループ状のシリアル伝送路を
通らずバイパスルードを通る場合には、レスポンスタイ
ムが速くなるので、リアルタイムの処理が可能となり、
ループ状のシリアル伝送路の途中にバイパス制御装置を
設置することにより、システム全体のスループットの向
上がはかれる。
[0009] As a result, when passing through a bypass route instead of a loop-shaped serial transmission line, the response time becomes faster, so real-time processing becomes possible.
By installing a bypass control device in the middle of a loop-shaped serial transmission path, the throughput of the entire system can be improved.

【0010】0010

【実施例】以下、本発明の一実施例を図面により具体的
に説明する。図1は本発明の一実施例にかかるチャネル
システムの全体の構成を示すシステム構成図であり、図
2はチャネルシステムにバイパスルートを設けたシステ
ム構成を示す図である。図1および図2を参照して説明
する。図1および図2において、1〜4は複数の入出力
装置、10は中央処理装置(CPU)、11は主記憶装
置(MS)、12は主記憶制御ユニット(SCU)13
は命令処理装置(IPU)、14はチャネル制御装置(
CHC)、15はチャネル装置(CH)である。データ
処理システムは、主記憶装置11,主記憶制御ユニット
12,命令処理装置13,チャネル制御装置14,およ
びチャネル装置15から構成される中央処理装置10に
対し、周辺機器の入出力装置1〜4が接続されて構成さ
れる。入出力装置1〜4は中央処理装置10におけるチ
ャネル装置15を介して接続され、チャネル装置15と
の間で入出力インタフェース動作を行う。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a system configuration diagram showing the overall configuration of a channel system according to an embodiment of the present invention, and FIG. 2 is a diagram showing a system configuration in which a bypass route is provided in the channel system. This will be explained with reference to FIGS. 1 and 2. 1 and 2, 1 to 4 are a plurality of input/output devices, 10 is a central processing unit (CPU), 11 is a main storage device (MS), and 12 is a main storage control unit (SCU) 13
is an instruction processing unit (IPU), and 14 is a channel control unit (
CHC), 15 is a channel device (CH). The data processing system includes input/output devices 1 to 4 of peripheral devices to a central processing unit 10 composed of a main storage device 11, a main storage control unit 12, an instruction processing device 13, a channel control device 14, and a channel device 15. are connected and configured. The input/output devices 1 to 4 are connected via a channel device 15 in the central processing unit 10 and perform input/output interface operations with the channel device 15.

【0011】チャル装置15はチャネル制御装置14に
より制御される。チャネル制御装置14は、実際には複
数のチャネル装置15を収容しており、主記憶装置11
からのチャネルコマンドの読み出し、チャネル装置15
と主記憶装置11との間のデ−タ転送チャネルコマンド
の終了結果の主記憶装置11への書き込みなどの処理を
行う。チャネル装置15からは、光ファイバ−ケ−ブル
などのシリアルインタフェ−スによる長距離バス16に
より、複数の入出力装置1〜4の間を直列に結合して、
ループ状のシリアル伝送路が形成されており、この長距
離バス16によりチャネル装置15と複数の入出力装置
1〜4との間が接続されている。複数の入出力装置1〜
4は各々には、シリアルインタフェースにより長距離バ
ス16のバス接続のためのチャネルインタフェース制御
部5〜8が設けられている。
Channel device 15 is controlled by channel control device 14 . The channel control device 14 actually accommodates a plurality of channel devices 15, and the main storage device 11
Reading channel commands from, channel device 15
It performs processing such as writing the completion result of the data transfer channel command between the main storage device 11 and the main storage device 11 into the main storage device 11. From the channel device 15, a plurality of input/output devices 1 to 4 are connected in series by a long distance bus 16 using a serial interface such as an optical fiber cable.
A loop-shaped serial transmission path is formed, and this long distance bus 16 connects the channel device 15 and the plurality of input/output devices 1 to 4. Multiple input/output devices 1~
Each of 4 is provided with channel interface control units 5 to 8 for connecting the long-distance bus 16 via a serial interface.

【0012】中央処理装置10に対して、各々の入出力
装置1〜4が遠隔地に点在しているものとすると、シリ
アルインタフェースの長距離バス16によるループ長は
非常に長くなり、このループのシリアル伝送路を巡回す
るフレームの伝送時間は長くなる。このため、高速応答
を必要とする例えば入出力装置2に対しては、既に入出
力装置2と間でデータ入出力処理の終了したフレームを
チャネル装置15に直接に転送するためのバイパスルー
トを設ける。このバイパスルートの設置のために、例え
ば、図2に示すように、バイパス制御装置20が入出力
装置2に後続して設けられ、バイパス制御装置20から
チャネル装置15に直結するバイパスルートを構成する
バス21が接続される。また、バイパス制御装置20か
らは通常ループのシリアル伝送路のための接続バス22
が、続く次の入力装置3のチャネルインタフェース制御
部7に接続される。
If it is assumed that the input/output devices 1 to 4 for the central processing unit 10 are scattered at remote locations, the loop length by the long distance bus 16 of the serial interface becomes very long. The transmission time of frames circulating through the serial transmission path becomes longer. For this reason, for example, for the input/output device 2 that requires a high-speed response, a bypass route is provided to directly transfer frames for which data input/output processing has been completed between the input/output device 2 and the channel device 15. . In order to install this bypass route, for example, as shown in FIG. 2, a bypass control device 20 is provided following the input/output device 2, and a bypass route is configured that directly connects the bypass control device 20 to the channel device 15. A bus 21 is connected. In addition, from the bypass control device 20, a connection bus 22 for the serial transmission path of the normal loop is connected.
is connected to the channel interface control unit 7 of the next input device 3.

【0013】チャネル装置15,入出力装置1〜4,バ
イパス制御装置20の間のデータ転送はフレーム形式で
行われる。このため、各々の入出力装置1,2,3,4
にはそれぞれチャネルインタフェース制御部5,6,7
,8が備えられてる。次に、チャネル装置15,入出力
装置1〜4,バイパス制御装置20におけるフレームの
データ転送を行うインタフェース制御部の構成について
説明する。
Data transfer between the channel device 15, the input/output devices 1 to 4, and the bypass control device 20 is performed in frame format. Therefore, each input/output device 1, 2, 3, 4
have channel interface control units 5, 6, and 7, respectively.
, 8 are provided. Next, the configuration of the interface control unit that transfers frame data in the channel device 15, the input/output devices 1 to 4, and the bypass control device 20 will be described.

【0014】図3はチャネル装置の入出力インタフェー
ス制御部の要部の構成を示す図であり、図4は入出力装
置におけるチャネルインタフェース制御部の要部の構成
を示す図である。また、図5はバイパス制御装置のバイ
パスルート制御部の要部の構成を示す図である。
FIG. 3 is a diagram showing the configuration of the main part of the input/output interface control section of the channel device, and FIG. 4 is a diagram showing the construction of the main part of the channel interface control section of the input/output device. Moreover, FIG. 5 is a diagram showing the configuration of main parts of the bypass route control section of the bypass control device.

【0015】チャネル装置15の入出力インタフェース
制御部は、図3に示すように、インタフェース制御の処
理を行うプロセッサ31を中心として、入出力装置に対
する送信データのフレームを一時保持する送信レジスタ
32,受信したフレームを一時保持する受信レジスタ3
3,マルチプレクス回路34,並直列変換回路35,直
並列変換回路36,37から構成されている。直並列変
換回路36,37はシリアル伝送路(16,21)から
受信した直列データのフレームを並列データに変換する
回路であり、並列データに変換したフレームはマルチプ
レクス回路34を介して受信レジスタを37に供給され
る。受信レジスタ33に一時保持された入出力インタフ
ェース動作の機能単位のコード化データのフレームは、
プロセッサ31に入力される。プロセッサ31は、フレ
ームから各々の入出力装置からの送信されてきた入出力
インタフェース動作の機能単位のコード化データを取り
出して、入出力装置の動作を確認し、また、入出力装置
の動作を指示するための入出力インタフェース動作の機
能単位のコード化データを生成し、送信するフレームデ
ータを送信レジスタ32に送出する。送信レジスタ32
の並列データは並直列変換回路35により、直列データ
に変換されたシリアル伝送路(16)に送出される。
The input/output interface control section of the channel device 15, as shown in FIG. Receive register 3 that temporarily holds the received frame
3, a multiplex circuit 34, a parallel-to-serial conversion circuit 35, and serial-to-parallel conversion circuits 36 and 37. The serial/parallel conversion circuits 36 and 37 are circuits that convert serial data frames received from the serial transmission lines (16, 21) into parallel data, and the frames converted into parallel data are sent to the reception register via the multiplex circuit 34. 37. The frame of coded data of the functional unit of the input/output interface operation temporarily held in the reception register 33 is as follows:
It is input to the processor 31. The processor 31 extracts coded data in functional units of input/output interface operations transmitted from each input/output device from the frame, checks the operation of the input/output device, and instructs the operation of the input/output device. It generates coded data for functional units of input/output interface operations to transmit frame data to be transmitted to the transmission register 32. Transmission register 32
The parallel data is converted into serial data by the parallel-serial conversion circuit 35 and sent to the serial transmission line (16).

【0016】入出力装置に対して発行されたフレームは
、各入出力装置においてチャネル装置への情報を乗せて
再びチャネル装置へ戻ってくる。戻されたフレームはチ
ャネル装置15の直並列変換回路37または直並列変換
回路36を経由して受信レジスタ33にセットされる。 これをプロセッサ31が調べ、フレーム内に挿入されて
いる入出力装置からの情報を抽出する。チャネル装置に
は、通常のループルートのバス16からのフレームを受
信する直並列変換回路37とバイパスルートのバス21
からのフレームを受信する直並列変換回路36と設けら
れている。このような直並列変換回路は複数個存在し、
複数のバイパスルートに接続できるものとする。直並列
変換回路36および直並列変換回路37に接続されるマ
ルチプレクサ回路34は、ループ状シリアル伝送路のバ
ス16およびバイパスルートのバス21のどちらからの
フレームにも対応することができ、かつ複数のバイパス
ルートを制御するものである。
A frame issued to an input/output device carries information for the channel device in each input/output device and returns to the channel device. The returned frame is set in the reception register 33 via the serial/parallel conversion circuit 37 or the serial/parallel conversion circuit 36 of the channel device 15. The processor 31 examines this and extracts information from the input/output device inserted in the frame. The channel device includes a serial/parallel conversion circuit 37 that receives frames from the normal loop route bus 16 and a bypass route bus 21.
A serial-to-parallel conversion circuit 36 is provided for receiving frames from. There are multiple such serial-to-parallel conversion circuits,
It shall be possible to connect to multiple bypass routes. The multiplexer circuit 34 connected to the serial/parallel conversion circuit 36 and the serial/parallel conversion circuit 37 can handle frames from either the loop serial transmission line bus 16 or the bypass route bus 21, and can handle multiple frames. It controls the bypass route.

【0017】また、各々の入出力装置のチャネルインタ
フェース制御部は、図4に示すように、インタフェース
制御の処理を行うプロセッサ43を中心として、チャネ
ル装置側からのシリアル伝送路(16)から受信したフ
レームデータの直列データを並列データに変換する直並
列変換回路41と、並列データに変換したフレームデー
タを一時保持する受信レジスタ42と、次の入出力装置
に送信する送信データのフレームを一時保持する送信レ
ジスタ44と、送信レジスタのフレームデータを直列デ
ータに変換してシリアル伝送路(16)に送出する並直
列変換回路45から構成されている。チャネルインタフ
ェース制御部のプロセッサ43には、当該入出力装置の
基本制御動作を行う入出力制御基本部46が接続されて
おり、プロセッサ43は、入出力制御基本部46に対し
て、チャネル装置から送出されてきた入出力インタフェ
ース制御動作の制御コマンドを送出し、また、入出力制
御基本部46から状態フラグなどの確認データを受けて
、フレームデータの当該入出力装置のフィールドデータ
を更新して、フレームデータを生成して、チャルネ装置
側に送信する。
Furthermore, as shown in FIG. 4, the channel interface control section of each input/output device is centered around a processor 43 that performs interface control processing, and receives data from the serial transmission line (16) from the channel device side. A serial/parallel conversion circuit 41 that converts serial data of frame data into parallel data, a reception register 42 that temporarily holds the frame data converted to parallel data, and a reception register 42 that temporarily holds frames of transmission data to be sent to the next input/output device. It consists of a transmission register 44 and a parallel/serial conversion circuit 45 that converts the frame data of the transmission register into serial data and sends it to the serial transmission path (16). The processor 43 of the channel interface control unit is connected to an input/output control basic unit 46 that performs basic control operations for the input/output device. It sends control commands for input/output interface control operations that have been performed, receives confirmation data such as status flags from the input/output control basic unit 46, updates the field data of the input/output device in the frame data, and Generate data and send it to the Charnet device.

【0018】バイパス制御装置20は、図5に示すよう
に、フレームのバイパス伝送制御を行うプロセッサ53
を中心として構成され、上位側入出力装置からのシリア
ル伝送路(16)から受信したフレームデータの直列デ
ータを並列データに変換する直並列変換回路51と、並
列データに変換したフレームデータを一時保持する受信
レジスタ52と、チャネル装置にバイパスルートで送信
する送信データのフレームを一時保持するバイパスレジ
スタ54と、バイパスレジスタ54のフレームデータを
直列データに変換してバイパスルートのシリアル伝送路
(21)に送出する並直列変換回路55と、下位側入出
力装置に送信する送信データのフレームを一時保持する
下位側レジスタ56と、下位側レジスタ56のフレーム
データを直列データに変換してシリアル伝送路(22)
に送出する並直列変換回路57とから構成されている。 プロセッサ55は、上位側の入出力装置から受信したデ
ータフレームにバイパス制御フラグが付加されているか
否かを判定し、当該データフレームを下位側入出力装置
へのバス16へ送信するか、バイパスしてチャネル装置
へ戻すバイパスルートのバス22へ送信するかを制御す
る。
As shown in FIG. 5, the bypass control device 20 includes a processor 53 that performs frame bypass transmission control.
A serial/parallel conversion circuit 51 which converts the serial data of frame data received from the serial transmission line (16) from the upper-level input/output device into parallel data, and temporarily holds the frame data converted into parallel data. a bypass register 54 that temporarily holds frames of transmission data to be sent to the channel device via the bypass route, and a bypass register 54 that converts the frame data in the bypass register 54 into serial data and sends it to the serial transmission line (21) of the bypass route. A parallel-to-serial conversion circuit 55 for sending data, a lower register 56 for temporarily holding frames of transmission data to be sent to a lower input/output device, and a serial transmission line (22 )
and a parallel-to-serial conversion circuit 57 for sending data to The processor 55 determines whether a bypass control flag is added to the data frame received from the higher-level input/output device, and either transmits the data frame to the bus 16 to the lower-level input/output device or bypasses the data frame. control whether to send the data to the bus 22 of the bypass route back to the channel device.

【0019】図6はチャネル装置と入出力装置との間で
送受信するフレームの一例を示す図である。図6(A)
に起動フレームのフォーマットを示し、図6(B)にデ
ータフレームのフォーマットを示し、また、図6(C)
に状態フレームのフォーマットを示している。図6のフ
レーム形式中、「デリミタ」はフレームの先頭と終了を
示す特殊記号であり、並直列変換回路で作られる。「制
御バイト」はフレームの種類を示す符号であり、チャネ
ル装置のプロセッサ31,入出力装置のチャネルインタ
フェース部のプロセッサ43で生成される。各々のフレ
ームは送信レジスタより並直列変換回路を経由して送信
される。また、「サイクリックチェックコード」はフレ
ームのサイクリックチェックを行うための符号であり、
並直列変換回路で作られ、直並列変換回路でチェックさ
れる。「入出力装置番号」は、フレームをどの入出力装
置に送るかを示す番号であり、チャネル装置のプロセッ
サ31で生成され、送信レジスタ32より並直列変換回
路35を経由して送信される。「転送カウント」は、入
出力装置がチャネルから受領するデータあるいはチャネ
ルへ送付するデータのバイト数であり、例えば、入出力
装置のチャネルインタフェース制御部のプロセッサ43
で生成され、送信レジスタ44より並直列変換回路45
を経由して送信される。「バイパス制御フラグ」は、バ
イパス制御装置20がバイパスルートのバス選択に使用
するフラグであり、バイパスルートを経由をさせない場
合には、チャネル装置より送信レジスタ32および並直
列変換回路35を経由して“0”を送付する。
FIG. 6 is a diagram showing an example of frames transmitted and received between a channel device and an input/output device. Figure 6(A)
6(B) shows the format of the startup frame, FIG. 6(B) shows the format of the data frame, and FIG. 6(C) shows the format of the startup frame.
shows the format of the status frame. In the frame format shown in FIG. 6, a "delimiter" is a special symbol indicating the beginning and end of a frame, and is created by a parallel-to-serial conversion circuit. The "control byte" is a code indicating the type of frame, and is generated by the processor 31 of the channel device and the processor 43 of the channel interface section of the input/output device. Each frame is transmitted from the transmission register via a parallel-to-serial conversion circuit. In addition, the "cyclic check code" is a code for performing a cyclic check of the frame.
It is created using a parallel-to-serial conversion circuit and checked using a serial-to-parallel conversion circuit. The “input/output device number” is a number indicating which input/output device the frame is sent to, is generated by the processor 31 of the channel device, and is sent from the transmission register 32 via the parallel/serial conversion circuit 35. The "transfer count" is the number of bytes of data that an input/output device receives from a channel or sends to a channel.
is generated by the transmission register 44 and sent to the parallel-to-serial conversion circuit 45.
Sent via . The "bypass control flag" is a flag used by the bypass control device 20 to select a bus for a bypass route. When the bypass route is not allowed to pass, the "bypass control flag" is a flag used by the bypass control device 20 to select a bus for a bypass route. Send “0”.

【0020】ところで、例えば、図4に示すように、入
出力装置1において、チャネル装置側からバス16によ
り受信されたフレームの各データは、直並列変換回路4
1を経由して受信レジスタ42にセットされる。プロセ
ッサ43がこのフレーム内データの入出力装置番号を調
べる。入出力装置番号が予め与えられている自己の装置
番号と一致していれば、更に制御バイトを調べて、各種
機能フレーム毎の処理を行う。この場合、データフレー
ムおよひ状態フレームの処理では、フレーム内に読み出
しデータ、入出力装置状態、デバイス状態バイトを挿入
し、さらにバイパス制御フラグを“1”にして、送信レ
ジスタ44にセットし、並直列変換回路45を経由して
、下位の入出力装置2〜4またはバイパス制御装置20
へ送信する。また、入出力装置番号が、自分の装置番号
と不一致であれば、フレーム内データを変えずに、受信
したフレームをそのまま送信レジスタ44にセットし、
並直列変換回路45を経由してバス16に送出し、下位
の入出力装置2〜4またはバイパス制御装置20へフレ
ームを送信する。
By the way, for example, as shown in FIG. 4, in the input/output device 1, each data of the frame received from the channel device side via the bus 16 is sent to the serial/parallel converter circuit 4.
1 to the reception register 42. The processor 43 checks the input/output device number of this intraframe data. If the input/output device number matches the own device number given in advance, the control byte is further checked and processing is performed for each function frame. In this case, in processing the data frame and status frame, read data, input/output device status, and device status bytes are inserted into the frame, and the bypass control flag is set to "1" and set in the transmission register 44. The lower input/output devices 2 to 4 or the bypass control device 20 via the parallel-to-serial conversion circuit 45
Send to. Further, if the input/output device number does not match the own device number, the received frame is set as is in the transmission register 44 without changing the data within the frame,
The frame is sent out to the bus 16 via the parallel-to-serial conversion circuit 45 and transmitted to the lower-order input/output devices 2 to 4 or the bypass control device 20.

【0021】バイパス制御装置20では、上位装置から
のフレームを受信すると、フレーム内のバイパス制御フ
ラグを調べ、フラグが“1”である場合には、当該フレ
ームをバイパスレジスタ54にセットして、バイパスル
ートのシリアル伝送路のバス21を経由してチャネル装
置へ、当該フレームを送信し、また、バイパス制御フラ
グが“0”である場合には、当該フレームを下位側レジ
スタ56経由で下位の入出力装置へ送信する。
When the bypass control device 20 receives a frame from the host device, it checks the bypass control flag in the frame, and if the flag is “1”, sets the frame in the bypass register 54 and bypasses it. The frame is sent to the channel device via the bus 21 of the root serial transmission line, and if the bypass control flag is "0", the frame is sent to the lower input/output via the lower register 56. Send to device.

【0022】このように、ここでのチャネルシステムに
おいては、チャネル装置15と複数の入出力装置1〜4
と間をループ状にシリアル伝送路のバス16で接続した
伝送ループ上に、特定の入出力装置2と前記チャネル装
置15を直結するバイパスルートを間挿して設ける。そ
して、既に入出力装置1,2と間でデータ入出力処理の
終了したフレームをバイパスルートのバス21を経由し
てチャネル装置15へ転送する。このため、ループ状の
シリアル伝送路のバス16を通らずバイパスルートのバ
ス21を通る場合には、レスポンスタイムが速くなるの
で、入出力インタフェース動作のリアルタイムの処理が
可能となる。
As described above, in the channel system here, the channel device 15 and the plurality of input/output devices 1 to 4 are connected to each other.
A bypass route that directly connects a specific input/output device 2 and the channel device 15 is provided on a transmission loop connected by a serial transmission bus 16 in a loop shape. Then, the frame for which data input/output processing has already been completed between the input/output devices 1 and 2 is transferred to the channel device 15 via the bypass route bus 21. Therefore, when the bus 21 of the bypass route is used instead of the bus 16 of the loop-shaped serial transmission line, the response time becomes faster and real-time processing of the input/output interface operation becomes possible.

【0023】ループ上にのバス16の特定の入力出装置
2とチャネル装置15を直結するバイパスルートのバス
21は、バイパス制御装置20を間挿して設け、シリア
ル伝送路を巡回するフレーム内にバイパス制御フラグ(
図6)を設けて、ルートの選択を行う。これにより、バ
イパス制御フラグにより既に入出力装置とデータのやり
取りのあったフレームは下位の入出力装置に転送せず、
バイパスルートを経由して直接チャネル装置へ転送する
制御を行うことができる。
A bypass route bus 21 that directly connects a specific input/output device 2 of the bus 16 on the loop to the channel device 15 is provided by inserting a bypass control device 20, and a bypass control device 20 is inserted in the frame circulating on the serial transmission path. Control flag (
Fig. 6) is provided to select a route. As a result, frames that have already exchanged data with the input/output device due to the bypass control flag are not transferred to the lower input/output device,
It is possible to control the transfer directly to the channel device via the bypass route.

【0024】これにより、ループ状のシリアル伝送路を
通らずバイパスルードを通る場合には、レスポンスタイ
ムが速くなるので、リアルタイムの処理が可能となり、
ループ状のシリアル伝送路の途中にバイパス制御装置を
設置することにより、システム全体のスループットの向
上がはかれる。
[0024] As a result, when passing through a bypass route instead of a loop-shaped serial transmission line, the response time becomes faster, so real-time processing becomes possible.
By installing a bypass control device in the middle of a loop-shaped serial transmission path, the throughput of the entire system can be improved.

【0025】図7は、シリアル伝送路のチャネルシステ
ムにおいてバイパス制御装置を設置する場合のシステム
構成例を説明する図である。チャネル装置15と入出力
装置1〜4とがループ状のシリアル伝送路のバス16で
接続されているシステムにおいて、入出力装置3はデー
タ転送の頻度が高いものとなっている場合の構成例であ
る。この場合、入出力装置3の送信側にバイパス制御装
置61を設置し、チャネル装置15へのバイパスルート
62を設ける。この場合には、バイパス制御装置61の
設置に伴い、バイパス制御装置61を通過するループ状
のバス16のルートのため、バス63およびバス64を
設ける。これにより、下位の入出力装置4へフレームが
送信される割合が減少し、直接にチャネル装置15へフ
レームが送られることが多くなるので、システム全体の
スループットが向上する。
FIG. 7 is a diagram illustrating an example of a system configuration when a bypass control device is installed in a channel system of serial transmission lines. This is an example of a configuration in which the channel device 15 and the input/output devices 1 to 4 are connected by a loop serial transmission line bus 16, and the input/output device 3 transfers data frequently. be. In this case, a bypass control device 61 is installed on the transmission side of the input/output device 3, and a bypass route 62 to the channel device 15 is provided. In this case, along with the installation of the bypass control device 61, a bus 63 and a bus 64 are provided for the route of the loop-shaped bus 16 that passes through the bypass control device 61. This reduces the rate at which frames are sent to the lower-level input/output device 4 and increases the number of frames sent directly to the channel device 15, improving the throughput of the entire system.

【0026】図8は、シリアル伝送路のチャネルシステ
ムにおいてバイパス制御装置を設置する場合の別のシス
テム構成例を説明する図である。このシステム構成例は
、チャネル装置15と入出力装置1〜3とがループ状の
シリアル伝送路のバス16で接続されているチャネルシ
ステムにおいて、新たに入出力装置65を増設する場合
のシステム構成例を示している。この場合、入出力装置
3と増設する入出力装置65との間にバス66が接続さ
れ、更に、チャネル装置15と増設する入出力装置65
との間のバス67とが新たに接続されるので、チャネル
装置15と入出力装置3との間のシリアル伝送路のバス
70が残ることになる。この場合、このシリアル伝送路
のバス70を排除せずにバイパスルートとして有効利用
し、入出力装置3,増設する入出力装置65,およびチ
ャネル装置15との間に、バイパス制御装置68を挿入
して設れ、前述のようなバイパス制御を行う。このため
、このようなチャネルシステム構成の場合、既設の入出
力装置1〜3に対するフレームである場合には、フレー
ムは増設の入出力装置65へは送られずに、直接にチャ
ネル装置15へ送られるので、スループットを向上する
ことができる。
FIG. 8 is a diagram illustrating another system configuration example in which a bypass control device is installed in a channel system of serial transmission lines. This system configuration example is a system configuration example in which a new input/output device 65 is added in a channel system in which a channel device 15 and input/output devices 1 to 3 are connected by a loop serial transmission line bus 16. It shows. In this case, a bus 66 is connected between the input/output device 3 and the additional input/output device 65, and a bus 66 is connected between the channel device 15 and the additional input/output device 65.
Since the bus 67 between the channel device 15 and the input/output device 3 is newly connected, the bus 70 of the serial transmission path between the channel device 15 and the input/output device 3 remains. In this case, the bus 70 of this serial transmission path is not eliminated, but is effectively used as a bypass route, and a bypass control device 68 is inserted between the input/output device 3, the additional input/output device 65, and the channel device 15. and perform bypass control as described above. Therefore, in the case of such a channel system configuration, if the frame is for the existing input/output devices 1 to 3, the frame is not sent to the additional input/output device 65 but directly to the channel device 15. Therefore, throughput can be improved.

【0027】このように、既にループ状に構成されてい
るチャネルシステムに対し、入出力装置を増設をする場
合にバイパス装置の設置するには、最下位に位置してい
た入出力装置からチャネル装置へ接続されている伝送路
をバイパスルートとして用いた構成とすることにより、
経済的にバイパスルートを構築することができる。
In this way, when adding input/output devices to a channel system that is already configured in a loop, it is necessary to install a bypass device from the lowest input/output device to the channel device. By configuring the transmission line connected to as a bypass route,
A bypass route can be constructed economically.

【0028】図9は、シリアル伝送路のチャネルシステ
ムにおいてバイパス制御装置を設置する場合の更に別の
システム構成例を説明する図である。このシステム構成
例では、更に高速化を進めるためのチャネルシステムの
変形例となっている。図10および図11は、それぞれ
この変形例におけるバイパス制御装置およびチャネル装
置の要部の構成を示すブロック図である。図9〜図11
を参照して説明する。
FIG. 9 is a diagram illustrating yet another system configuration example in which a bypass control device is installed in a channel system of serial transmission lines. This system configuration example is a modification of the channel system to further increase speed. FIGS. 10 and 11 are block diagrams showing the configurations of main parts of a bypass control device and a channel device, respectively, in this modification. Figures 9 to 11
Explain with reference to.

【0029】この場合のシステム構成は、図9に示すよ
うに、ループ状シリアル伝送路で構成するチャネルシス
テムにおいて、ループ状のシリアル伝送路を第1のルー
プバス71および第2のループバス72とに分割し、そ
の中間点にバイパス制御装置73を挿入し、このバイパ
ス制御装置73とチャネル装置75との間をバイパスル
ート74により接続する。そして、入出力装置3〜4の
フレームの転送方向をチャネル装置75からバイパス制
御装置73の方向(逆方向)へ変更する。チャネル装置
75においては、図11に示すように、プロセッサ91
により生成されたフレームは送信レジスタ92,並直列
変換回路94,95により2つのルートに分けられて送
信され、第1のループバス71および第2のループバス
72を経由して、入出力装置1および入出力装置4の双
方へ転送される。
The system configuration in this case is, as shown in FIG. 9, in a channel system composed of loop-shaped serial transmission lines, in which the loop-shaped serial transmission lines are connected to a first loop bus 71 and a second loop bus 72. A bypass control device 73 is inserted at the intermediate point, and a bypass route 74 connects the bypass control device 73 and the channel device 75. Then, the frame transfer direction of the input/output devices 3 and 4 is changed from the channel device 75 to the bypass control device 73 (reverse direction). In the channel device 75, as shown in FIG.
The frame generated by and the input/output device 4.

【0030】一方、入出力装置側では前述のような制御
によりフレームの授受が行われ、各々のフレームはバイ
パス制御装置73に達する。バイパス制御装置73内で
は、図10に示すように、入出力装置2からの第1のル
ープバス71,直並列変換回路82を介して受信された
フレームは第1受信レジスタ83に受信され、入出力装
置3からの第2のループバス72,直並列変換回路84
を介して受信されたフレームは第2受信レジスタ84で
受信される。バイパス制御装置73内プロセッサ81は
、受信された各フレームのうち、バイパス制御フラグが
“1”であるフレームを送信レジスタ86にセットする
ことにより、入出力装置1〜4とアクセスのあったフレ
ームがバイパスルート74を経由してチャネル装置75
に戻る。チャネル装置75では、バイパスルート74を
経由して戻ってきたフレームを直並列変換回路96を介
して、受信レジスタ93で受信して、プロセッサ92に
供給される。
On the other hand, on the input/output device side, frames are exchanged under the control described above, and each frame reaches the bypass control device 73. In the bypass control device 73, as shown in FIG. Second loop bus 72 from output device 3, serial/parallel conversion circuit 84
The frame received via the second receiving register 84 is received by the second receiving register 84. The processor 81 in the bypass control device 73 sets the frame whose bypass control flag is "1" among the received frames in the transmission register 86, so that the frame that has been accessed with the input/output devices 1 to 4 is Channel device 75 via bypass route 74
Return to In the channel device 75, the frame returned via the bypass route 74 is received by the reception register 93 via the serial/parallel conversion circuit 96, and is supplied to the processor 92.

【0031】このような転送方式を用いることにより、
チャネル装置より発信したフレームは、ループをほぼ半
周するとバイパス制御装置73よりチャネル装置75に
戻ってくるので、スループットが飛躍的に向上する。
[0031] By using such a transfer method,
Since the frame transmitted from the channel device returns to the channel device 75 from the bypass control device 73 after going around the loop approximately half way, the throughput is dramatically improved.

【0032】[0032]

【発明の効果】以上に説明したように、本発明のチャネ
ルシステムによれば、チャネル装置と入出力装置がルー
プ状のシリアル伝送路で接続され、シリアル伝送路に入
出力インタフェース動作のデータを伝送してチャネルイ
ンタフェース動作を行うチャネルシステムにおいて、次
のような効果が得られる。すなわち、 (1)ループ途中にバイパスルートを設けることにより
、レスポンス・タイムが速くなり、リアルタイムに処理
ができる。また、システム全体のスループットを向上で
きる。 (2)ループ状に入出力装置を増設する場合には、既存
の伝送路をバイパスとして用いることにより、経済的に
バイパスルートを構築できる。 (3)ループの中間点にバイパスを設けた場合、ループ
のほぼ半周でフレームがチャネル装置に戻るので、レス
ポンスタイムおよびスループットを飛躍的に向上できる
As explained above, according to the channel system of the present invention, a channel device and an input/output device are connected through a loop-shaped serial transmission path, and data for input/output interface operation is transmitted through the serial transmission path. In a channel system that performs a channel interface operation, the following effects can be obtained. That is, (1) By providing a bypass route in the middle of the loop, response time becomes faster and processing can be performed in real time. Additionally, the throughput of the entire system can be improved. (2) When adding input/output devices in a loop, the bypass route can be constructed economically by using the existing transmission line as a bypass. (3) When a bypass is provided at the midpoint of the loop, the frame returns to the channel device approximately halfway through the loop, so response time and throughput can be dramatically improved.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】図1は本発明の一実施例にかかるチャネルシス
テムの全体の構成を示すシステム構成図、
FIG. 1 is a system configuration diagram showing the overall configuration of a channel system according to an embodiment of the present invention;

【図2】図2
はチャネルシステムにバイパスルートを設けたシステム
構成を示す図、
[Figure 2] Figure 2
is a diagram showing a system configuration with a bypass route in the channel system,

【図3】図3はチャネル装置の入出力インタフェース制
御部の要部の構成を示す図、
FIG. 3 is a diagram showing the configuration of the main parts of the input/output interface control section of the channel device;

【図4】図4は入出力装置におけるチャネルインタフェ
ース制御部の要部の構成を示す図、
FIG. 4 is a diagram showing the configuration of main parts of a channel interface control section in an input/output device;

【図5】図5はバイパス制御装置のバイパスルート制御
部の要部の構成を示す図、
FIG. 5 is a diagram showing the configuration of the main parts of the bypass route control section of the bypass control device;

【図6】図6はチャネル装置と入出力装置との間で送受
信するフレームの一例を示す図であり、図6(A)に起
動フレームのフォーマットを示し、図6(B)にデータ
フレームのフォーマットを示し、また、図6(C)に状
態フレームのフォーマットを示す。
FIG. 6 is a diagram showing an example of a frame transmitted and received between a channel device and an input/output device; FIG. 6(A) shows the format of a startup frame, and FIG. 6(B) shows a format of a data frame. The format of the status frame is shown in FIG. 6(C).

【図7】図7はシリアル伝送路のチャネルシステムにお
いてバイパス制御装置を設置する場合のシステム構成例
を説明する図、
FIG. 7 is a diagram illustrating an example of a system configuration when a bypass control device is installed in a channel system of a serial transmission line;

【図8】図8はシリアル伝送路のチャネルシステムにお
いてバイパス制御装置を設置する場合の別のシステム構
成例を説明する図、
FIG. 8 is a diagram illustrating another system configuration example when a bypass control device is installed in a channel system of a serial transmission line;

【図9】図9はシリアル伝送路のチャネルシステムにお
いてバイパス制御装置を設置する場合の更に別のシステ
ム構成例を説明する図、
FIG. 9 is a diagram illustrating yet another system configuration example when a bypass control device is installed in a serial transmission line channel system;

【図10】図10は図9のシステム構成例におけるバイ
パス制御装置の要部の構成を示すブロック図、
FIG. 10 is a block diagram showing the configuration of main parts of the bypass control device in the system configuration example of FIG. 9;

【図11
】図11は図9のシステム構成例におけるバイパス制御
装置およびチャネル装置の要部の構成を示すブロック図
である。
[Figure 11
FIG. 11 is a block diagram showing the configuration of main parts of a bypass control device and a channel device in the example system configuration of FIG. 9.

【符号の説明】[Explanation of symbols]

1,2,3,4,65  入出力装置 5,6,7,8  チャネルインタフェース制御部10
  中央処理装置(CPU) 11  主記憶装置(MS) 12  主記憶制御ユニット(SCU)13  命令処
理装置(IPU) 14  チャネル制御装置(CHC) 15,75  チャネル装置(CH) 16,71,72  シリアル伝送路のバス20,61
,68,73  バイパス制御装置21,62,70,
74  バイパスルートのバス22,63,64,66
,67  ループ状伝送路のバス31,43,53,8
1,91  プロセッサ32,42,86,92  送
信レジスタ33,44,52,83,84,93  受
信レジスタ34  マルチプレクス回路 35,45,55,57,87,94,95  並直列
変換回路 36,37,41,51,82,85,96  直並列
変換回路 46  入出力制御基本部 54  バイパスレジスタ 56  下位側レジスタ
1, 2, 3, 4, 65 Input/output device 5, 6, 7, 8 Channel interface control unit 10
Central processing unit (CPU) 11 Main memory (MS) 12 Main memory control unit (SCU) 13 Instruction processing unit (IPU) 14 Channel control unit (CHC) 15, 75 Channel device (CH) 16, 71, 72 Serial transmission bus 20,61
, 68, 73 bypass control device 21, 62, 70,
74 Bypass route buses 22, 63, 64, 66
, 67 Loop transmission line buses 31, 43, 53, 8
1,91 Processor 32, 42, 86, 92 Transmission register 33, 44, 52, 83, 84, 93 Reception register 34 Multiplex circuit 35, 45, 55, 57, 87, 94, 95 Parallel-serial conversion circuit 36, 37 , 41, 51, 82, 85, 96 Serial-to-parallel conversion circuit 46 Input/output control basic section 54 Bypass register 56 Lower side register

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  チャネル装置と複数の入出力装置と間
をループ状にシリアル伝送路で接続し、チャネル装置と
各々の入出力装置との間のインタフェース動作を機能単
位にコード化したフレームをシリアル伝送路で巡回させ
て、入出力インタフェース動作を行うチャネルシステム
において、チャネル装置と複数の入出力装置と間を接続
するループ状のシリアル伝送路に、特定の入出力装置と
前記チャネル装置とを直結するバイパスルートを間挿し
て設け、既に入出力装置と間でデータ入出力処理の終了
したフレームをバイパスルートを経由してチャネル装置
へ転送することを特徴とするチャネルシステム。
Claim 1: A channel device and a plurality of input/output devices are connected in a loop through a serial transmission path, and frames in which interface operations between the channel device and each input/output device are coded in functional units are serially transmitted. In a channel system that circulates through a transmission path and performs input/output interface operations, a specific input/output device and the channel device are directly connected to a loop-shaped serial transmission path that connects the channel device and multiple input/output devices. A channel system is characterized in that a bypass route is interpolated to transfer a frame that has already undergone data input/output processing between the input/output device and the input/output device to the channel device via the bypass route.
JP3141984A 1991-06-13 1991-06-13 Channel system Pending JPH04367053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3141984A JPH04367053A (en) 1991-06-13 1991-06-13 Channel system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3141984A JPH04367053A (en) 1991-06-13 1991-06-13 Channel system

Publications (1)

Publication Number Publication Date
JPH04367053A true JPH04367053A (en) 1992-12-18

Family

ID=15304695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3141984A Pending JPH04367053A (en) 1991-06-13 1991-06-13 Channel system

Country Status (1)

Country Link
JP (1) JPH04367053A (en)

Similar Documents

Publication Publication Date Title
US4615028A (en) Switching system with separate supervisory links
US6233643B1 (en) Apparatus including a host processor and communications adapters interconnected with a bus
US6509988B1 (en) IEEE serial bus physical layer interface having a speed setting circuit
EP0214593A2 (en) Ring packet switch
SE456789B (en) DOUBLE-BUS TYPE COMMUNICATION EQUIPMENT
EP0619055A1 (en) Apparatus for generating and sending a serial data packet for controlling a network of single point i/o devices
US4616360A (en) Peripheral control for a digital telephone system
JPS609259A (en) Switching system testing circuit
JPH0634486B2 (en) Communication protocol controller
JPS62500555A (en) Interface circuit for connecting digital devices to time multiplexed links
JPH04367053A (en) Channel system
JPS59114941A (en) Programmable controller
KR100235668B1 (en) Ron works network signal converting apparatus
EP0569512A4 (en) Packet transmission system and method utilizing both a data bus and dedicated control lines
JP2001154931A (en) Secs-i-to-hsms conversion method
CN213122669U (en) Atmosphere prop main control equipment and execution system
CN209462412U (en) Network synthesis based on multimode optical cable controls equipment
JPH0253397A (en) Circuit device for information transmission
JP2767473B2 (en) Loom data transmission system
JP2515467B2 (en) Signal processing method
KR200298891Y1 (en) IPC processing of the transmission board
JPS5860842A (en) Optical data bus system for aircraft
JP2677231B2 (en) Loop bus exchange method
CN117824611A (en) Online updating device and method for digital closed-loop fiber optic gyroscope
JPH0283759A (en) Channel control system