JPH04357785A - High definition television receiver - Google Patents

High definition television receiver

Info

Publication number
JPH04357785A
JPH04357785A JP3131303A JP13130391A JPH04357785A JP H04357785 A JPH04357785 A JP H04357785A JP 3131303 A JP3131303 A JP 3131303A JP 13130391 A JP13130391 A JP 13130391A JP H04357785 A JPH04357785 A JP H04357785A
Authority
JP
Japan
Prior art keywords
signal
definition television
interpolation processing
television signal
sampling rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3131303A
Other languages
Japanese (ja)
Inventor
Yuichi Ninomiya
二宮 祐一
Koichi Yamaguchi
孝一 山口
Toshiro Omura
大村 俊郎
Teiichi Ichikawa
禎一 伊知川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Broadcasting Corp
Original Assignee
Toshiba Corp
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Toshiba Corp
Priority to JP3131303A priority Critical patent/JPH04357785A/en
Publication of JPH04357785A publication Critical patent/JPH04357785A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce hardware by leading the output of a sampling frequency conversion circuit provided on a path for animation processing to a low-pass substitute circuit. CONSTITUTION:In a signal path 100 for animation processing, the arrangement is replaced as shown in a sampling frequency conversion circuit 13A and an intra-field interpolation circuit 12A. Further, the output of the sampling frequency conversion circuit 13A is inputted to a low-pass substitute circuit 22 as a signal S7 for low-pass substitute. In this case, the operation frequency of the intra-field interpolation circuit 12A shall be 48.6MHz, and the filter coefficient is different from that of the intra-field interpolation circuit 12, but the signal S4 is equivalent. Thus, the sampling frequency conversion circuit provided so as to obtain a signal S6 can be eliminated. Thus, the entire hardware can be reduced.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、帯域圧縮された高品
位テレビジョン信号をもとの広帯域な高品位テレビジョ
ンに復調するためのデコーダを改善した高品位テレビジ
ョン信号受信機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-definition television signal receiver having an improved decoder for demodulating a band-compressed high-definition television signal to the original wideband high-definition television.

【0002】0002

【従来の技術】広帯域な高品位テレビジョン信号を、伝
送上実用的なレベルに帯域圧縮する方法として、原高品
位テレビジョン信号に対して4フィールドで一巡するサ
ブサンプリングを施すMUSE(Multiple S
ub−Nyquist Sampling Encod
ing)方式がある(“高品位テレビの新しい伝送方式
−MUSE−”,NHK技研月報、二宮著、27巻7号
、昭和59年)。
2. Description of the Related Art As a method for compressing the bandwidth of a wideband high-definition television signal to a level that is practical for transmission, MUSE (Multiple S
ub-Nyquist Sampling Encod
ing) method (``New transmission method for high-definition television - MUSE-'', NHK Giken Monthly Report, by Ninomiya, Vol. 27, No. 7, 1981).

【0003】この帯域圧縮された高品位テレビジョン信
号(以下MUSE信号と称する)を、元の広帯域な高品
位テレビジョン信号に復調するためにはデコーダが必要
である。
[0003] A decoder is required to demodulate this band-compressed high-definition television signal (hereinafter referred to as a MUSE signal) into the original wideband high-definition television signal.

【0004】図4は従来のデコーダである。MUSE信
号は入力端子1に供給され、フレーム間内挿回路6に導
入される。このMUSE信号(以下入力端子1の信号を
S1と記す)は、サンプリングレートが16.2MHz
 である。フレーム間内挿回路6は、MUSE信号が導
入される入力切換え回路2と、この入力切換え回路2の
出力(以下この出力を信号S2と記す)が供給される第
1のフィールドメモリ4と、この第1のフィールドメモ
リ4の出力が供給される第2のフィールドメモリ5を有
し、第2のフィールドメモリ5の出力は入力切換え回路
2に帰還されている。入力切換え回路2は、端子3から
供給される制御信号により、入力端子1からの信号S1
と、第2のフィールドメモリ5からの信号をサンプリン
グ単位で選択的に切換えている。従って、第1のフィー
ルドメモリ4からは、信号S1の1フィールド前の信号
と3フィールド前の信号が出力される。また第2のフィ
ールドメモリ5からは、信号S1の2フィールド前の信
号と4フィールド前の信号がフレーム間内挿された信号
が得られる。
FIG. 4 shows a conventional decoder. The MUSE signal is supplied to input terminal 1 and introduced into interframe interpolation circuit 6 . This MUSE signal (hereinafter the signal at input terminal 1 will be referred to as S1) has a sampling rate of 16.2MHz.
It is. The interframe interpolation circuit 6 includes an input switching circuit 2 into which the MUSE signal is introduced, a first field memory 4 to which the output of this input switching circuit 2 (hereinafter this output will be referred to as signal S2), and It has a second field memory 5 to which the output of the first field memory 4 is supplied, and the output of the second field memory 5 is fed back to the input switching circuit 2. The input switching circuit 2 changes the signal S1 from the input terminal 1 by the control signal supplied from the terminal 3.
The signals from the second field memory 5 are selectively switched in units of sampling. Therefore, the first field memory 4 outputs a signal one field before the signal S1 and a signal three fields before the signal S1. Further, from the second field memory 5, a signal obtained by interpolating the signal two fields before the signal S1 and the signal four fields before the signal S1 is obtained.

【0005】従って、入力切換え回路2から直接出力さ
れる信号S2は、入力端子1のMUSE信号(現フィー
ルドの信号)と2フィールド前の信号がフレーム間内挿
された信号となる。この信号S2は、サンプリングレー
トが32.4MHz となっている。
Therefore, the signal S2 directly output from the input switching circuit 2 is a signal obtained by interpolating the MUSE signal (current field signal) of the input terminal 1 and the signal two fields before. This signal S2 has a sampling rate of 32.4 MHz.

【0006】信号S2は、フィールド間内挿のための前
置フィルタ7に入力され、このフィルタでは0〜12M
Hz までの周波数成分が取出される。前置フィルタ7
の出力信号は、サンプリング周波数変換回路8に入力さ
れ、サンプリングレートが24.3MHz に変換され
る。サンプリング周波数変換回路8の出力信号は、フィ
ールド間内挿回路9に入力される。フィールド間内挿回
路9は、フィールド間内挿処理を行い48.6MHz 
の信号S3を得る。この信号S3は、混合回路16の一
方の入力端子に供給される。
[0006] The signal S2 is input to a pre-filter 7 for interfield interpolation, in this filter 0-12M
Frequency components up to Hz are extracted. Prefilter 7
The output signal is input to the sampling frequency conversion circuit 8, and the sampling rate is converted to 24.3 MHz. The output signal of the sampling frequency conversion circuit 8 is input to an interfield interpolation circuit 9. The interfield interpolation circuit 9 performs interfield interpolation processing at 48.6 MHz.
A signal S3 is obtained. This signal S3 is supplied to one input terminal of the mixing circuit 16.

【0007】上記のフィールド間内挿回路9は、図5(
A)に示すような通過帯域特性のフィルタリングを行う
のが理想的とされているが、例えば同図(B)に示すよ
うに垂直方向の高域成分が落ちてしまうようなフィルタ
リングを行ったとしても、後述する低域置換回路22に
おいて、水平成分の低域成分は現信号と置換するために
、同図(C)に示すように最終的にはフィールド間内挿
回路9で落ちた垂直方向の高域成分は回復される。
The above interfield interpolation circuit 9 is shown in FIG.
It is considered ideal to perform filtering with the passband characteristics shown in A), but for example, if filtering is performed in such a way that the vertical high-frequency components are dropped, as shown in (B) of the same figure, Also, in order to replace the low-frequency components of the horizontal components with the current signal in the low-frequency replacement circuit 22, which will be described later, as shown in FIG. The high frequency components of are recovered.

【0008】入力切換え回路2から出力される信号S2
は、また、信号抜取り回路10にも入力される。信号抜
取り回路10は、信号S2から現フィールドのデ−タの
み(入力端子の信号S1、16.2MHz レート)を
、端子11から供給されるタイミング信号(サブサンプ
リング位相信号)に基づいて取出す。信号抜取り回路1
0の出力信号は、フィールド内内挿回路12に入力され
る。 フィールド内内挿回路12は、現フィールドのデ−タか
らフィールド内内挿処理を施した信号が得られる。フィ
ールド内内挿処理さら信号は、サンプリング周波数変換
回路13に入力され、48.6MHz のレートに変換
される。このレート変換された信号S4は、混合回路1
6の他方の入力端子に供給される。
Signal S2 output from input switching circuit 2
is also input to the signal extraction circuit 10. The signal sampling circuit 10 extracts only the data of the current field (signal S1 at the input terminal, 16.2 MHz rate) from the signal S2 based on the timing signal (subsampling phase signal) supplied from the terminal 11. Signal sampling circuit 1
The output signal of 0 is input to the intra-field interpolation circuit 12. The intra-field interpolation circuit 12 obtains a signal subjected to intra-field interpolation processing from the data of the current field. The intra-field interpolated signal is input to the sampling frequency conversion circuit 13 and converted to a rate of 48.6 MHz. This rate-converted signal S4 is sent to the mixing circuit 1
6 is supplied to the other input terminal.

【0009】先の信号S2は、動き検出回路14にも供
給されている。動き検出回路14は、動き画像を検出し
てその検出信号をサンプリング周波数変換回路15に供
給する。サンプリング周波数変換回路15は、動き検出
信号を48.6MHz のレートに変換して、混合回路
16の混合割合制御端子に供給している。
The above signal S2 is also supplied to the motion detection circuit 14. The motion detection circuit 14 detects a motion image and supplies the detection signal to the sampling frequency conversion circuit 15. The sampling frequency conversion circuit 15 converts the motion detection signal to a rate of 48.6 MHz and supplies it to the mixing ratio control terminal of the mixing circuit 16.

【0010】これにより、混合回路16からは、フィー
ルド間内挿回路9からの出力信号S3と、サンプリング
周波数変換回路12からの出力信号S4との混合割合を
動き検出信号に基づいて混合した出力信号S5が得られ
る。この信号S5は、低域置換回路22に入力される。 低域置換回路22には、入力端子1のMUSE信号をサ
ンプリング周波数変換回路24で48.6MHz のレ
ートに変換した信号S6も入力されている。
As a result, the mixing circuit 16 outputs an output signal obtained by mixing the output signal S3 from the interfield interpolation circuit 9 and the output signal S4 from the sampling frequency conversion circuit 12 based on the motion detection signal. S5 is obtained. This signal S5 is input to the low frequency replacement circuit 22. A signal S6 obtained by converting the MUSE signal at the input terminal 1 to a rate of 48.6 MHz by the sampling frequency conversion circuit 24 is also input to the low frequency replacement circuit 22.

【0011】低域置換回路22は、信号S5と信号S6
が供給される減算器17を有する。減算器17の出力は
、低域通過フィルタ(LPF)18を介して乗算器19
に入力され、端子20からの制御信号に応じて係数が掛
けられたのち、加算器21に入力される。この加算器2
1には信号S5も入力されている。これにより、信号S
5の低域部分が、信号S6の水平低域部分と置換される
ことになる。低域置換回路22の作用は以下の通りであ
る。静画処理された信号S3と動画処理された信号S4
との切り替わり部分を目立たなくする。フィールド間内
挿回路9で低下していた垂直解像度を回復する。という
2つの画質改善効果を得ている。
[0011] The low frequency replacement circuit 22 outputs a signal S5 and a signal S6.
It has a subtracter 17 to which is supplied. The output of the subtracter 17 is passed through a low pass filter (LPF) 18 to a multiplier 19.
After being multiplied by a coefficient according to a control signal from a terminal 20, the signal is input to an adder 21. This adder 2
A signal S5 is also input to the signal S1. This causes the signal S
The low frequency portion of signal S6 will be replaced with the horizontal low frequency portion of signal S6. The operation of the low frequency replacement circuit 22 is as follows. Still image processed signal S3 and moving image processed signal S4
Make the transition part less noticeable. The vertical resolution degraded by the interfield interpolation circuit 9 is restored. Two image quality improvement effects have been obtained.

【0012】上記低域置換回路22の動作をさらに説明
する。低域置換回路22では、まず、減算器17により
信号S5とS6との差信号を得る。この差分信号の低域
成分は低域通過フィルタ18により抽出され、乗算器1
9において係数が乗じられ、加算器21に入力される。 乗算係数は低域置換の度合いを設定するもので、端子2
0に供給される制御信号により制御され、例えば低域フ
ィルタの出力信号が小さいときには乗算係数を1に近付
け、低域通過フィルタの出力信号が大きいときには乗算
係数を0に近付けるように制御している。
The operation of the low frequency replacement circuit 22 will be further explained. In the low frequency substitution circuit 22, first, the subtracter 17 obtains a difference signal between the signals S5 and S6. The low-frequency component of this difference signal is extracted by a low-pass filter 18, and the multiplier 1
9, the resultant is multiplied by a coefficient and input to the adder 21. The multiplication coefficient sets the degree of low frequency replacement, and is
For example, when the output signal of the low-pass filter is small, the multiplication coefficient is controlled to be close to 1, and when the output signal of the low-pass filter is large, the multiplication coefficient is controlled to be close to 0. .

【0013】[0013]

【発明が解決しようとする課題】以上説明したようにM
USE信号のデコーダにおいては、混合回路16の出力
信号S5の低域部分を入力信号S1側の成分と置換する
ことにより、画質改善効果を得ている。
[Problem to be solved by the invention] As explained above, M
In the USE signal decoder, the image quality is improved by replacing the low frequency portion of the output signal S5 of the mixing circuit 16 with the component on the input signal S1 side.

【0014】しかしながら、この構成であると、置換の
ための信号S6を作成するためにサンプリング周波数変
換回路24が必要である。サンプリング周波数変換回路
24は比較的ハードウエアの規模が大きくなる傾向にあ
るため出切るだけ削減される方が好ましい。そこでこの
発明は、ハードウエアの低減を得ることができ、かつ性
能の低下を生じないようにした高品位テレビジョン受信
機を提供することを目的とする。
However, with this configuration, the sampling frequency conversion circuit 24 is required to create the signal S6 for replacement. Since the sampling frequency conversion circuit 24 tends to have a relatively large scale of hardware, it is preferable to reduce it as much as possible. SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a high-definition television receiver that can reduce the amount of hardware and does not cause a decrease in performance.

【0015】[0015]

【課題を解決するための手段】この発明は、MUSE信
号をデコードするためにもともと存在する動画処理用の
経路に設けられているサンプリング周波数変換回路の出
力を低域置換回路に導く構成とするものである。
[Means for Solving the Problems] The present invention has a configuration in which the output of a sampling frequency conversion circuit provided in a video processing path that originally exists in order to decode a MUSE signal is guided to a low frequency replacement circuit. It is.

【0016】[0016]

【作用】上記の手段により低域置換のために従来用いて
いたサンプリング周波数変換回路を削減することができ
、ハードウエアの低減を図ることができる。
[Operation] By the above means, it is possible to eliminate the sampling frequency conversion circuit conventionally used for low frequency replacement, and it is possible to reduce the amount of hardware.

【0017】[0017]

【実施例】以下、この発明の実施例を図面を参照して説
明する。
Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【0018】図1はこの発明の一実施例である。図4に
示した従来の回路と異なる部分は、動画処理用の信号経
路100において、サンプリング周波数変換回路13A
とフィールド内挿回路12Aで示すように、第4図の回
路の場合と配列が入れ代わっていることである。さらに
サンプリング周波数変換回路13Aの出力が、低域置換
用の信号S7として低域置換回路22に入力されている
ことである。この構成では、フィールド内内挿回路12
Aの動作周波数は48.6MHzとなり、フィルタ係数
も図4に示したフィールド内内挿回路12とは異なるこ
とになるが、信号S4は図4のものと同等である。また
、従来、信号S6を得るために設けられていたサンプリ
ング周波数変換回路24が削減されていることである。 その他の構成は図4に示した回路と同じ構成であり、図
4と同一符号を付している。
FIG. 1 shows an embodiment of the present invention. The difference from the conventional circuit shown in FIG. 4 is the sampling frequency conversion circuit 13A in the signal path 100 for video processing.
As shown by the field interpolation circuit 12A, the arrangement is reversed from that of the circuit shown in FIG. Furthermore, the output of the sampling frequency conversion circuit 13A is input to the low frequency replacement circuit 22 as a signal S7 for low frequency replacement. In this configuration, the field interpolation circuit 12
Although the operating frequency of A is 48.6 MHz and the filter coefficients are different from those of the intra-field interpolation circuit 12 shown in FIG. 4, the signal S4 is equivalent to that of FIG. Furthermore, the sampling frequency conversion circuit 24, which was conventionally provided to obtain the signal S6, is eliminated. The other configurations are the same as the circuit shown in FIG. 4, and are given the same symbols as in FIG. 4.

【0019】このように構成された実施例においては、
信号処理性能は、図4のものと変りはない。しかし、サ
ンプリング周波数変換回路が1つ削減されたことになり
、全体のハードウエアを縮小できることになる。図2は
この発明の他の実施例である。
In the embodiment configured as described above,
The signal processing performance is the same as that in FIG. However, since one sampling frequency conversion circuit is removed, the overall hardware can be reduced. FIG. 2 shows another embodiment of the invention.

【0020】先の実施例と異なる部分は、動画処理用の
信号経路100の内部において、サンプリング周波数変
換回路13Aとフィールド内内挿回路12Aの配列が入
れ代わっていることである。そして、サンプリング周波
数変換回路13Aの出力が、低域置換用の信号S7とし
て低域置換回路22に導入されていることである。
The difference from the previous embodiment is that within the signal path 100 for video processing, the arrangement of the sampling frequency conversion circuit 13A and the intra-field interpolation circuit 12A is reversed. The output of the sampling frequency conversion circuit 13A is introduced into the low frequency replacement circuit 22 as a signal S7 for low frequency replacement.

【0021】この実施例では、低域置換用の信号S7が
、図1の低域置換用の信号S6に比べてフィールド内内
挿回路12Aを通過しているという点である。フィール
ド内内挿回路12Aは、原理的には図3(A)に示すよ
うなフィルタリング特性の回路であるが、実際には伝送
側とのマッチング等の理由により、同図(B)のような
特性のフィルタリングを行っている。すなわち、水平方
向の低域成分における垂直方向の高域成分の情報は、フ
ィールド内内挿回路12Aにおいては比較的欠落するこ
となくその出力信号に残されている。従って、第2図の
構成によってもフィールド内内挿回路12Aにおいては
、情報は比較的欠落なく残されている。よって、第2図
の実施例のようにフィールド内内挿回路12Aの出力を
サンプリング周波数変換回13Aでレート変換したもの
を低域置換用として用いても、フィールド間内挿回路9
で劣化した垂直解像度を回復することができる。またこ
の場合に用いられる低域置換用の信号は、最新のフィー
ルドの信号であるから、静止画と動画との切り変りを目
立たなくするという効果は十分得られる。
In this embodiment, the signal S7 for low-frequency replacement passes through the intra-field interpolation circuit 12A, compared to the signal S6 for low-frequency replacement in FIG. In principle, the intra-field interpolation circuit 12A is a circuit with filtering characteristics as shown in FIG. 3(A), but in reality it has filtering characteristics as shown in FIG. Performs characteristic filtering. That is, the information of the vertical high-frequency component in the horizontal low-frequency component is left in the output signal of the intra-field interpolation circuit 12A with relatively no loss. Therefore, even with the configuration shown in FIG. 2, information remains relatively intact in the field interpolation circuit 12A. Therefore, even if the output of the intra-field interpolation circuit 12A is rate-converted by the sampling frequency conversion circuit 13A as in the embodiment shown in FIG.
It is possible to recover the degraded vertical resolution. Furthermore, since the low-frequency replacement signal used in this case is a signal of the latest field, the effect of making the transition between a still image and a moving image less noticeable can be obtained.

【0022】[0022]

【発明の効果】以上説明したようにこの発明によれば、
性能を低下させることなく、ハードウエアの低減を得る
ことができる。
[Effects of the Invention] As explained above, according to the present invention,
Hardware reduction can be obtained without reducing performance.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の一実施例を示す回路図。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】この発明の他の実施例を示す回路図。FIG. 2 is a circuit diagram showing another embodiment of the invention.

【図3】図2の回路の動作を説明するために示した周波
数特性図。
FIG. 3 is a frequency characteristic diagram shown to explain the operation of the circuit in FIG. 2;

【図4】従来のMUSEデコーダを示す回路図。FIG. 4 is a circuit diagram showing a conventional MUSE decoder.

【図5】図4の回路の動作を説明すために示した周波数
特性図。
FIG. 5 is a frequency characteristic diagram shown to explain the operation of the circuit in FIG. 4;

【符号の説明】[Explanation of symbols]

2…入力切換え回路、4,5…第1、第2のフィールド
メモリ、6…フレーム間内挿回路、7…前置フィルタ、
8、13A、15…サンプリング周波数変換回路、9…
フィールド間内挿回路、10…信号抜取り回路、12A
…フィールド内内挿回路、14…動き検出回路、16…
混合回路、22…低域置換回路。
2... Input switching circuit, 4, 5... First and second field memories, 6... Interframe interpolation circuit, 7... Prefilter,
8, 13A, 15...sampling frequency conversion circuit, 9...
Interfield interpolation circuit, 10...Signal sampling circuit, 12A
...Field interpolation circuit, 14...Motion detection circuit, 16...
Mixing circuit, 22...low frequency replacement circuit.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  nフィールドで一巡するサブサンプリ
ングにより帯域圧縮された高品位テレビジョン信号を元
の広帯域な高品位テレビジョン信号に復調するデコーダ
部において、上記帯域圧縮された高品位テレビジョン信
号をn/2 フィールド分記憶する第1のフィールドメ
モリと、n/2 フィールド分記憶する第2のフィール
ドメモリとを有し、前記nフィールド分の高品位テレビ
ジョン信号をフレーム間内挿処理する手段と、このフレ
ーム間内挿処理手段から出力される高品位テレビジョン
信号のサンプリングレートを変換する第1のサンプリン
グレート変換手段と、この第1のサンプリングレート変
換手段の出力信号に対してフィールド間内挿処理を行う
フィールド間内挿処理手段と、上記帯域圧縮された高品
位テレビジョン信号の最新の1フィールドの信号を導入
してそのサンプリングレート変換する第2のサンプリン
グレート変換手段と、この第2のサンプリングレート変
換手段の出力信号に対してフィールド内内挿処理を行う
フィールド内内挿処理手段と、前記フレーム間内挿処理
手段から出力される高品位テレビジョン信号から動き部
分を検出する動き検出手段と、この動き検出手段の出力
に基づいた比率で、前記フィールド間内挿処理手段の出
力信号とフィールド内内挿処理手段の出力信号とを混合
する混合手段と、この混合手段から出力される信号の低
域部分の一部または全部を、前記第2のサンプリングレ
ート変換手段からの出力信号と置換する低域置換手段と
を具備したことを特徴とする高品位テレビジョン信号受
信機。
Claim 1: In a decoder section that demodulates the band-compressed high-definition television signal by subsampling that goes around in n fields into the original broadband high-definition television signal, the band-compressed high-definition television signal is demodulated into the original broadband high-definition television signal. a first field memory for storing n/2 fields and a second field memory for storing n/2 fields, and means for performing interframe interpolation processing on a high-definition television signal for the n fields; , a first sampling rate conversion means for converting the sampling rate of the high-definition television signal output from the interframe interpolation processing means; and interfield interpolation for the output signal of the first sampling rate conversion means. inter-field interpolation processing means for performing processing; second sampling rate conversion means for introducing the latest one field signal of the band-compressed high-definition television signal and converting its sampling rate; Intra-field interpolation processing means for performing intra-field interpolation processing on the output signal of the sampling rate conversion means; and motion detection means for detecting moving parts from the high-definition television signal output from the inter-frame interpolation processing means. and mixing means for mixing the output signal of the inter-field interpolation processing means and the output signal of the intra-field interpolation processing means at a ratio based on the output of the motion detection means, and a signal output from the mixing means. 1. A high-definition television signal receiver comprising: low-frequency replacement means for replacing part or all of the low-frequency portion of the second sampling rate conversion means with the output signal from the second sampling rate conversion means.
【請求項2】  nフィールドで一巡するサブサンプリ
ングにより帯域圧縮された高品位テレビジョン信号を、
元の広帯域な高品位テレビジョン信号に復調するデコー
ダ部において、前記帯域圧縮された高品位テレビジョン
信号をn/2 フィールド分記憶する第1のフィールド
メモリと、n/2 フィールド分記憶する第2のフィー
ルドメモリとを有し、前記nフィールド分の高品位テレ
ビジョン信号をフレーム間内挿処理するフレーム間内挿
処理手段と、このフレーム間内挿処理手段から出力され
る高品位テレビジョン信号のサンプリングレートを変換
する第1のサンプリングレート変換手段と、この第1の
サンプリングレート変換手段の出力信号に対してフィー
ルド間内挿処理を行うフィールド間内挿処理手段と、前
記帯域圧縮された高品位テレビジョン信号の、最新の1
フィールドの信号に基づいてフィールド内内挿処理を行
うフィールド内内挿処理手段と、  このフィールド内
内挿処理手段から出力される高品位テレビジョン信号の
サンプリングレートを変換する第2のサンプリングレー
ト変換手段と、  前記フレーム間内挿処理手段から出
力される高品位テレビジョン信号から動き部分を検出す
る動き検出手段と、この動き検出手段の出力に基づいた
比率で、前記フィールド間内挿処理手段と前記第2のサ
ンプリングレート変換手段の出力信号を混合する混合手
段と、この混合手段から出力される信号の低域部分の一
部または全部を、前記第2のサンプリングレート変換手
段の出力信号と置き換える低域置換手段とを具備したこ
とを特徴とする高品位テレビジョン信号受信機。
[Claim 2] A high-definition television signal band-compressed by subsampling that goes around n fields,
In the decoder section that demodulates the original broadband high-definition television signal, a first field memory stores n/2 fields of the band-compressed high-definition television signal, and a second field memory stores n/2 fields of the band-compressed high-definition television signal. interframe interpolation processing means for performing interframe interpolation processing on the high-definition television signal for the n fields; a first sampling rate conversion means for converting the sampling rate; an interfield interpolation processing means for performing interfield interpolation processing on the output signal of the first sampling rate conversion means; The latest television signal
Intra-field interpolation processing means for performing intra-field interpolation processing based on a field signal; and second sampling rate conversion means for converting the sampling rate of a high-definition television signal output from the intra-field interpolation processing means. and a motion detection means for detecting a moving part from a high-definition television signal output from the inter-frame interpolation processing means, and a ratio based on the output of the motion detection means, the inter-field interpolation processing means and the mixing means for mixing the output signals of the second sampling rate conversion means; 1. A high-definition television signal receiver, characterized in that it is equipped with area replacement means.
JP3131303A 1991-06-03 1991-06-03 High definition television receiver Pending JPH04357785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3131303A JPH04357785A (en) 1991-06-03 1991-06-03 High definition television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3131303A JPH04357785A (en) 1991-06-03 1991-06-03 High definition television receiver

Publications (1)

Publication Number Publication Date
JPH04357785A true JPH04357785A (en) 1992-12-10

Family

ID=15054809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3131303A Pending JPH04357785A (en) 1991-06-03 1991-06-03 High definition television receiver

Country Status (1)

Country Link
JP (1) JPH04357785A (en)

Similar Documents

Publication Publication Date Title
JP2887771B2 (en) Progressive scanning system
JP2704476B2 (en) Video noise reduction device
US5144427A (en) Television receiver decoder apparatus for bandwidth-compressed high definition television signal
JPH0683435B2 (en) Subsample video signal demodulator
Schamel Pre-and postfiltering of HDTV signals for sampling rate reduction and display up-conversion
US5150207A (en) Video signal transmitting system
EP0488077B1 (en) Progressive scan television system using luminance low frequencies from previous field
EP0540102B1 (en) Arrangement for reducing artifacts in video signals
JPH04357785A (en) High definition television receiver
JPH05207493A (en) Chrominance noise reducing device
GB2262859A (en) Letterbox television signal with chrominance helper signal
JP2820479B2 (en) High-definition / standard television shared receiver
JPS62172875A (en) Reproducing system for multiplex sample transmission signal
JP2557466B2 (en) Low-frequency replacement circuit for MUSE decoder
JP2685542B2 (en) Chroma signal processing circuit
JP3190063B2 (en) High definition television receiver
JP2848946B2 (en) Television signal processing circuit
JP2886565B2 (en) High-definition television signal decoding device
JP3097140B2 (en) Television signal receiving and processing device
JPH031683A (en) Decoder circuit
JP2778018B2 (en) Low-pass replacement circuit
JP2557474B2 (en) Static display control circuit of MUSE decoder
JPH0518316B2 (en)
JPH04322587A (en) High definition television receiver
JPH01212188A (en) High-fidelity television receiver