JPH04352365A - Semiconductor electron-emitting element - Google Patents

Semiconductor electron-emitting element

Info

Publication number
JPH04352365A
JPH04352365A JP3152153A JP15215391A JPH04352365A JP H04352365 A JPH04352365 A JP H04352365A JP 3152153 A JP3152153 A JP 3152153A JP 15215391 A JP15215391 A JP 15215391A JP H04352365 A JPH04352365 A JP H04352365A
Authority
JP
Japan
Prior art keywords
layer
electron
type
diamond
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3152153A
Other languages
Japanese (ja)
Other versions
JP2721278B2 (en
Inventor
Keiji Hirabayashi
敬二 平林
Masaaki Matsushima
正明 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP15215391A priority Critical patent/JP2721278B2/en
Publication of JPH04352365A publication Critical patent/JPH04352365A/en
Application granted granted Critical
Publication of JP2721278B2 publication Critical patent/JP2721278B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide a semiconductor electron-emitting element whose emission current density is high by using a diamond semiconductor layer provided with a crystal orientation property. CONSTITUTION:A C-axis orientation-property graphite layer (not shown in the figure) having a thickness of 2nm or higher is formed on a p<+> semiconductor element 101 by using an ion beam apparatus; in addition, a p-type diamond layer 102 having a thickness of 1mum is formed on it by a thermal filament CVD method. An n-type diamond layer 104 as an electron avalanche-inducing layer is formed on the p-type diamond layer 102; a p-n junction between the p-type diamond layer 102 and the n-type diamond layer 104 is reverse-biased (voltage: Vb). Thereby, an avalanche amplification is induced and electrons (e) are emitted.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はダイヤモンド半導体層を
用いた半導体電子放出素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor electron-emitting device using a diamond semiconductor layer.

【0002】0002

【従来の技術】従来、半導体電子放出素子のうち、アバ
ランシェ増幅を用いたものとしては、半導体基板上にp
型半導体とn型半導体との接合を形成した素子(pn接
合型素子)、及び半導体層と金属や金属化合物とのショ
ットキー接合を形成した素子(ショットキー接合型素子
)がある。
[Prior Art] Conventionally, among semiconductor electron-emitting devices, those using avalanche amplification are
There are elements in which a junction is formed between a type semiconductor and an n-type semiconductor (pn junction type element), and an element in which a Schottky junction is formed between a semiconductor layer and a metal or a metal compound (Schottky junction type element).

【0003】上記アバランシェ増幅を用いたpn接合型
の半導体電子放出素子としては、例えば米国特許第42
59678号及び米国特許第4303930号に記載さ
れているものが知られている。
As a pn junction type semiconductor electron emitting device using the above avalanche amplification, for example, US Pat.
59678 and US Pat. No. 4,303,930 are known.

【0004】この半導体電子放出素子は、半導体基板上
にp型半導体層とn型半導体層とを形成し、該n型半導
体層の表面に更にセシウム等の金属を付着させて電子放
出部を形成したものであり、p型半導体層とn型半導体
層とにより形成されたダイオードに逆バイアス電圧をか
けてアバランシェ増幅を起こすことにより電子をホット
化し、電子放出部より電子を放出するものである。
This semiconductor electron-emitting device has a p-type semiconductor layer and an n-type semiconductor layer formed on a semiconductor substrate, and a metal such as cesium is further attached to the surface of the n-type semiconductor layer to form an electron-emitting region. A reverse bias voltage is applied to a diode formed by a p-type semiconductor layer and an n-type semiconductor layer to cause avalanche amplification, thereby making the electrons hot and emitting the electrons from the electron emitting section.

【0005】また、上記アバランシェ増幅を用いたショ
ットキー接合型の半導体電子放出素子としては、例えば
p型半導体層と金属電極との接合を形成し、この接合に
逆バイアス電圧をかけてアバランシェ増幅を起こすこと
により電子をホット化し、電子放出部より電子を放出さ
せるものがある。
Further, as a Schottky junction type semiconductor electron-emitting device using the above-mentioned avalanche amplification, for example, a junction is formed between a p-type semiconductor layer and a metal electrode, and a reverse bias voltage is applied to this junction to perform avalanche amplification. There are some that heat up the electrons by causing them to emit electrons from the electron emitting part.

【0006】ところで、上記の従来例のようなアバラン
シェ増幅を利用した半導体電子放出素子から電子を放出
させる時に多くの電子放出電流を得ようとすれば、非常
に多くの電流を素子にかけねばならない。通常、上記の
様なpn接合から電子を放出させる場合には、1万アン
ペア以上の電流密度が必要である。
By the way, in order to obtain a large amount of electron emission current when emitting electrons from a semiconductor electron emitting device using avalanche amplification as in the conventional example, a very large amount of current must be applied to the device. Normally, when emitting electrons from a pn junction as described above, a current density of 10,000 amperes or more is required.

【0007】従来の半導体電子放出素子において上記の
様な大電流を流すと素子が発熱し、該素子の電子放出特
性が不安定化したり、該素子の寿命が短くなったりする
という問題があった。
[0007] In conventional semiconductor electron-emitting devices, when a large current as described above is passed through the device, the device generates heat, which destabilizes the electron-emitting characteristics of the device and shortens the life of the device. .

【0008】そこで、局所的発熱の少ない電子放出素子
が望まれていた。
[0008] Therefore, an electron-emitting device that generates little local heat generation has been desired.

【0009】また、上記pn接合型の従来例では、電子
放出部の仕事関数を低下させ逆バイアス電圧をおさえる
ことができるようにするために、低仕事関数の材料を用
いている。従来、逆バイアス電圧をあまり大きくせず電
子放出を行うためにセシウム等の材料が低仕事関数の材
料として用いられていたが、セシウム等の低仕事関数の
材料は化学的に活性であるため、半導体層の局所的な発
熱により影響を受け、安定な動作を期待することが困難
であった。このため、仕事関数低下材料として比較的安
定な材料をも使用し得る様な電子放出素子が望まれてい
た。
[0009] Furthermore, in the prior art example of the pn junction type described above, a material with a low work function is used in order to lower the work function of the electron emitting portion and suppress the reverse bias voltage. Conventionally, materials such as cesium have been used as low work function materials in order to emit electrons without increasing the reverse bias voltage too much, but since low work function materials such as cesium are chemically active, It was difficult to expect stable operation due to the effects of local heat generation in the semiconductor layer. For this reason, there has been a desire for an electron-emitting device that can also use relatively stable materials as work function-lowering materials.

【0010】また、従来のショットキー接合型の電子放
出素子の場合、その電極材料としては、ショットキー接
合を作り得る様な材料で、しかも仕事関数が低い材料が
望まれていた。しかし、従来のショットキー接合型の電
子放出素子では、半導体層の局所的加熱により電極材料
がマイグレートしやすいことや、半導体のエネルギーバ
ンドギャップの大きさから、電極材料の選択の幅が狭く
素子の安定性向上のための材料選定が良好に行えないと
いう難点があった。さらに、電子放出部の仕事関数を低
下させるために該電子放出部の表面にセシウムあるいは
セシウムの酸化物の層を形成する場合には、上記pn接
合型の従来例と同様の問題点が生ずる。そこで、局所的
な発熱が小さくショットキー電極の材料選択の幅の広い
電子放出素子が望まれていた。
Further, in the case of a conventional Schottky junction type electron-emitting device, a material that can form a Schottky junction and has a low work function is desired as the electrode material. However, in conventional Schottky junction type electron-emitting devices, the selection range of electrode materials is narrow due to the tendency of electrode materials to migrate due to local heating of the semiconductor layer and the large energy band gap of semiconductors. The problem was that it was difficult to select materials to improve the stability of the materials. Furthermore, when a layer of cesium or cesium oxide is formed on the surface of the electron emitting section in order to lower the work function of the electron emitting section, problems similar to those of the above-mentioned pn junction type conventional example occur. Therefore, there has been a desire for an electron-emitting device that generates less localized heat and allows a wider selection of materials for the Schottky electrode.

【0011】以上の観点からダイヤモンド半導体層を用
いた電子放出素子が期待されている。ダイヤモンド半導
体層は、常温下では物質中一番の熱伝導度を持ち、又広
いバンドギャップ(5.4eV)のため、耐熱性が強く
、又ショットキー電極の材料選択の幅が広い。
[0011] From the above points of view, an electron-emitting device using a diamond semiconductor layer is expected. The diamond semiconductor layer has the highest thermal conductivity among substances at room temperature, has a wide band gap (5.4 eV), has strong heat resistance, and has a wide range of material selection for Schottky electrodes.

【0012】0012

【発明が解決しようとする課題】しかしながら、上記従
来の半導体電子放出素子では、放出電流密度を向上させ
るためにはエピタキシャル成長ダイヤモンド膜や、配向
性制御されたダイヤモンド膜を用いる必要があるが、従
来のダイヤモンド砥粒などを用いた傷付け処理により、
核発生を増加させる技術では結晶配向性を制御すること
がむずかしいという問題点がある。
[Problems to be Solved by the Invention] However, in the conventional semiconductor electron-emitting device described above, it is necessary to use an epitaxially grown diamond film or a diamond film with controlled orientation in order to improve the emission current density. By scratching using diamond abrasive grains, etc.
A problem with techniques that increase nucleation is that it is difficult to control crystal orientation.

【0013】本発明は上記従来の技術が有する問題点に
鑑みなされたもので、結晶配向性を有するダイヤモンド
半導体層を用いることで、高い放出電流密度を有する半
導体電子放出素子を提供することを目的とする。
The present invention was made in view of the problems of the conventional techniques described above, and an object thereof is to provide a semiconductor electron-emitting device having a high emission current density by using a diamond semiconductor layer having crystal orientation. shall be.

【0014】[0014]

【課題を解決するための手段】本発明のダイヤモンド半
導体層を用いた半導体電子放出素子において、基体上に
、2nm以上の厚さのC軸配向グラファイト層と、結晶
配向性を有するダイヤモンド半導体層とを、順に形成し
てなるものである。
[Means for Solving the Problems] In a semiconductor electron-emitting device using a diamond semiconductor layer of the present invention, a C-axis oriented graphite layer with a thickness of 2 nm or more and a diamond semiconductor layer having crystal orientation are provided on a substrate. are formed in sequence.

【0015】また、上記半導体電子放出素子において、
結晶配向性を有するダイヤモンド半導体層がp型層であ
り、該p型層上に、前記ダイヤモンド半導体層よりエネ
ルギーギャップの小さいn型半導体層を形成してなるp
n接合型であるものと、n型半導体層がダイヤモンド層
であるものと、結晶配向性を有するダイヤモンド半導体
層がp型層であり、該p型層上にショットキー電極層を
形成してなるショットキー接合型であるものとがある。
[0015] Furthermore, in the semiconductor electron-emitting device,
The diamond semiconductor layer having crystal orientation is a p-type layer, and an n-type semiconductor layer having a smaller energy gap than the diamond semiconductor layer is formed on the p-type layer.
One is an n-junction type, the n-type semiconductor layer is a diamond layer, and the diamond semiconductor layer having crystal orientation is a p-type layer, and a Schottky electrode layer is formed on the p-type layer. Some are Schottky junction types.

【0016】[0016]

【作用】以下、本発明の作用を本発明をなすに際して得
た知見と共に説明する。
[Function] The function of the present invention will be explained below together with the findings obtained in making the present invention.

【0017】本発明者は、基板前処理法について鋭意検
討した結果、基体上にC軸配向性グラファイト層を形成
することにより、核形成密度が大きく、平滑性のよい{
111}面配向性ダイヤモンド結晶が形成されることを
見い出した。
As a result of intensive studies on substrate pretreatment methods, the inventors of the present invention found that by forming a C-axis oriented graphite layer on a substrate, a graphite layer with high nucleation density and good smoothness can be obtained.
111} plane-oriented diamond crystals were found to be formed.

【0018】本発明のC軸配向性グラファイト層とは結
晶性を有するものであり、非晶質カーボン層は含まない
。非晶質カーボンは、ダイヤモンド形成雰囲気下では、
簡単に飛散してしまいダイヤモンド形成には役立たない
。これに対して、結晶性を有するグラファイトは、ダイ
ヤモンド形成雰囲気下である程度の安定性を有し、ダイ
ヤモンド形成を助ける働きがある。
The C-axis oriented graphite layer of the present invention has crystallinity and does not include an amorphous carbon layer. Amorphous carbon, under a diamond-forming atmosphere,
It easily scatters and is not useful for diamond formation. On the other hand, graphite having crystallinity has a certain degree of stability in a diamond-forming atmosphere and has a function of supporting diamond formation.

【0019】本発明に用いる基体上へのC軸配向グラフ
ァイト形成は、特に限定されるものではないが、例えば
CH4 等の炭化水素を主成分とするガス雰囲気中、1
気圧下で基体を1200℃以上に加熱するか、又はCH
4等の炭化水素ガスあるいは炭素水素ガスとH2 、H
e、Ar等の希釈ガスをプラズマ状態にして700℃以
上に加熱した基体に吹きつける等の方法がある。
Although the formation of C-axis oriented graphite on the substrate used in the present invention is not particularly limited, for example, in a gas atmosphere mainly composed of hydrocarbons such as CH4,
The substrate is heated to 1200°C or higher under atmospheric pressure, or CH
4 etc. hydrocarbon gas or carbon hydrogen gas and H2, H
There is a method in which a diluent gas such as e, Ar, etc. is made into a plasma state and sprayed onto a substrate heated to 700° C. or higher.

【0020】これらの方法により形成されたC軸配向性
グラファイト上には、公知の気相合成法により容易に{
111}面配向のダイヤモンド結晶が形成される。以上
のような{111}面配向ダイヤモンド半導体層を用い
ることにより放出電流密度の大きな半導体電子放出素子
が得られる。
On the C-axis oriented graphite formed by these methods, {
111} plane-oriented diamond crystals are formed. By using the {111} plane-oriented diamond semiconductor layer as described above, a semiconductor electron-emitting device with a high emission current density can be obtained.

【0021】本発明に用いる半導体電子放出素子は、負
の電子親和力(Negative ElectronA
ffinity)を用いたもの、電子なだれ増幅(アバ
ランシェ増幅)を用いたものなどいかなるものでもよい
The semiconductor electron-emitting device used in the present invention has negative electron affinity (Negative Electron A).
Any type of method may be used, such as one using a high-density chromatography (Ffinity) or one using electron avalanche amplification.

【0022】ここではアバランジェ増幅を用いたものを
例に説明する。
Here, an example using avalanche amplification will be explained.

【0023】図3の(a)、(b)は電子なだれ誘起層
がn型半導体層であるpn接合型の半導体電子放出素子
におけるエネルギーバンド図である。図において、pは
p型半導体層を示し、nはn型半導体層を示し、Tは低
仕事関数の材料の層を示す。
FIGS. 3A and 3B are energy band diagrams of a pn junction type semiconductor electron-emitting device in which the electron avalanche inducing layer is an n-type semiconductor layer. In the figure, p indicates a p-type semiconductor layer, n indicates an n-type semiconductor layer, and T indicates a layer of a low work function material.

【0024】なお、本発明におけるp型及びn型の半導
体は、特に断らないかぎり不純物を高濃度に含んだいわ
ゆるp+ やn+ をも意味するものとする。
Note that p-type and n-type semiconductors in the present invention also refer to so-called p+ and n+ semiconductors containing impurities at a high concentration, unless otherwise specified.

【0025】図3の(a)はp型ダイヤモンド層とn型
ダイヤモンド層とのpn接合の場合を示している。
FIG. 3A shows a pn junction between a p-type diamond layer and an n-type diamond layer.

【0026】図3の(a)に示す様に、p型ダイヤモン
ド層とn型ダイヤモンド層との接合の間を逆バイアス(
電圧Vb )することにより、真空順位Evac をp
型半導体層の伝導帯Ec より低いエネルギー準位とす
ることができ、大きなエネルギー差ΔE(=EC −E
vac )を得ることができる。
As shown in FIG. 3(a), a reverse bias (
voltage Vb), the vacuum rank Evac is changed to p
The energy level can be lower than the conduction band Ec of the type semiconductor layer, and a large energy difference ΔE (=EC −E
vac) can be obtained.

【0027】この状態で、アバランシェ増幅を起こすこ
とにより、p型ダイヤモンド層においては少数キャリア
であった電子を多数生成することが可能となり、電子の
放出効率を高めることができる。また、空乏層内の電界
が電子にエネルギーを与えるために、電子がホット化さ
れて運動エネルギーが大きくなり、n型ダイヤモンド層
表面の仕事関数φWKよりも大きなポテンシャルエネル
ギーを持つ電子が散乱によるエネルギーロスを伴わずに
表面から飛び出すことが可能となる。
By causing avalanche amplification in this state, it becomes possible to generate a large number of electrons, which were minority carriers in the p-type diamond layer, thereby increasing the electron emission efficiency. In addition, since the electric field within the depletion layer gives energy to the electrons, the electrons become hot and their kinetic energy increases, causing energy loss due to scattering of electrons with potential energy greater than the work function φWK of the surface of the n-type diamond layer. It is possible to jump out from the surface without any

【0028】図3(b)は、p型ダイヤモンド層(エネ
ルギーギャップEg1)とダイヤモンドよりバンドギャ
ップの小さいn型半導体層(エネルギーギャップEg2
)とのヘテロ接合を用いた場合のエネルギーバンド図を
示している。
FIG. 3(b) shows a p-type diamond layer (energy gap Eg1) and an n-type semiconductor layer (energy gap Eg2) having a smaller band gap than diamond.
) shows an energy band diagram when a heterojunction is used.

【0029】このようなpn接合型のアバランシェ増幅
を用いた電子放出素子においては、n型半導体の抵抗値
を下げることにより更に発熱を低下させることができる
In such an electron-emitting device using pn junction type avalanche amplification, heat generation can be further reduced by lowering the resistance value of the n-type semiconductor.

【0030】一般に、ダイヤモンドの様なバンドギャッ
プの大きい材料の場合は、伝導帯の有効状態密度が小さ
いため、半導体の抵抗率をSi、Geの様に10−4Ω
・cm程度まで下げることは困難である。そこで、p型
ダイヤモンド層上に、該p型ダイヤモンド層よりもバン
ドギャップの小さなn型半導体層を形成してn型半導体
層の抵抗を下げることにより、更に発熱を低下させるこ
とが可能となり、より安定性の高い電子放出素子を得る
ことができる。
Generally, in the case of a material with a large band gap such as diamond, the effective density of states in the conduction band is small, so the resistivity of the semiconductor is reduced to 10-4 Ω like Si or Ge.
・It is difficult to lower it to about cm. Therefore, by forming an n-type semiconductor layer with a smaller band gap than the p-type diamond layer on the p-type diamond layer to lower the resistance of the n-type semiconductor layer, it is possible to further reduce heat generation. A highly stable electron-emitting device can be obtained.

【0031】また、p型半導体層にダイヤモンド層を用
いているため、ダイヤモンドの持つバンドギャップEg
1が広いために小さな逆バイアス電位で大きなエネルギ
ー差ΔEをとることができる。このため、従来の様に、
n型半導体層の表面にあえて化学的に不安定なセシウム
等の低仕事関数材料の層を形成する必要がなく、化学的
に安定な比較的高い仕事関数の材料の層を形成すること
ができる。ダイヤモンドのエネルギーバンドギャップE
g1が5.4eVで、ホウ素を不純物とした場合のp型
半導体の活性化エネルギーが0.37eVであるため、
n型半導体層表面に形成される材料層の仕事関数φWK
が5.0eV以下であれば、比較的低い逆バイアス電圧
Vb の印加でΔE>0となり、電子放出が可能となる
Furthermore, since a diamond layer is used as the p-type semiconductor layer, the band gap Eg of diamond is
1 is wide, a large energy difference ΔE can be obtained with a small reverse bias potential. For this reason, as in the past,
There is no need to intentionally form a layer of a chemically unstable low work function material such as cesium on the surface of the n-type semiconductor layer, and a layer of a chemically stable material with a relatively high work function can be formed. . Diamond energy band gap E
Since g1 is 5.4 eV and the activation energy of a p-type semiconductor is 0.37 eV when boron is used as an impurity,
Work function φWK of the material layer formed on the surface of the n-type semiconductor layer
is 5.0 eV or less, application of a relatively low reverse bias voltage Vb satisfies ΔE>0, and electron emission becomes possible.

【0032】つづいて、電子なだれ誘起層がショットキ
ー電極であるショットキー接合型の電子放出素子につい
て図4を参照して説明する。
Next, a Schottky junction type electron emitting device in which the electron avalanche inducing layer is a Schottky electrode will be described with reference to FIG.

【0033】図4は電子なだれ誘起層がショットキー電
極であるショットキー接合型の電子放出素子におけるエ
ネルギーバンド図である。図において、pはp型半導体
層を示し、Tはショットキー電極を示す。
FIG. 4 is an energy band diagram of a Schottky junction type electron-emitting device in which the electron avalanche inducing layer is a Schottky electrode. In the figure, p indicates a p-type semiconductor layer, and T indicates a Schottky electrode.

【0034】図4に示す様に、p型半導体層及び薄膜シ
ョットキー電極との接合間を逆バイアス(電圧Vb )
することによって、真空準位EVAC をp型半導体層
の伝導帯準位EC より低いエネルギー準位とすること
ができ、エネルギー差ΔE(=EC −Evac )が
大きくなって電子放出が可能となる。
As shown in FIG. 4, a reverse bias (voltage Vb) is applied between the junction between the p-type semiconductor layer and the thin film Schottky electrode.
By doing so, the vacuum level EVAC can be set to an energy level lower than the conduction band level EC of the p-type semiconductor layer, and the energy difference ΔE (=EC - Evac) becomes large, making it possible to emit electrons.

【0035】この状態で、アバランシェ増幅を起こすこ
とにより、p型半導体層においては少数キャリアであっ
た電子を多数生成することが可能となり、電子の放出効
率を高めることができる。また、空乏層内の電界が電子
にエネルギーを与えるために、電子がホット化されて格
子系の温度よりも運動エネルギーが大きくなり、表面の
仕事関数よりも大きなポテンシャルを持つ電子が散乱に
よるエネルギーロスを伴わずに電子放出を行わせること
が可能となる。
By causing avalanche amplification in this state, it becomes possible to generate a large number of electrons, which were minority carriers, in the p-type semiconductor layer, thereby increasing the electron emission efficiency. In addition, since the electric field within the depletion layer gives energy to the electrons, the electrons become hot and their kinetic energy becomes greater than the temperature of the lattice system, and electrons with a potential greater than the surface work function lose energy due to scattering. It becomes possible to cause electron emission to occur without accompanying.

【0036】p型層にダイヤモンドを用いた場合、その
大きなバンドギャップの故に、広い仕事関数範囲の材料
から電極を構成することにより良好なショットキー接合
を形成することができ、電極材料の仕事関数の許容範囲
を非常に広くすることができる。また、広い仕事関数の
範囲の材料からショットキー電極材料を選択することが
できるため、安定に電子放出を行い得るショットキー接
合を形成することができる。
When diamond is used for the p-type layer, due to its large band gap, a good Schottky junction can be formed by constructing the electrode from a material with a wide work function range, and the work function of the electrode material can have a very wide tolerance range. Furthermore, since the Schottky electrode material can be selected from materials with a wide range of work functions, a Schottky junction that can stably emit electrons can be formed.

【0037】本発明の、ショットキー接合型の半導体電
子放出素子に用いるショットキー電極の材料は、p型ダ
イヤモンド層に対して明確にショットキー特性を示すも
のである。一般に、仕事関数φWKとn型半導体に対す
るショットキーバリアハイトφBnとの間には、直線関
係が成り立っており(Physics of Semi
conductor DevicesSze′  27
4p  76(b)JOHN WILEY & SON
S )、仕事関数φWKが小さくなるにつれてショット
キーバリアハイトφBnは低下する。また、一般にp型
半導体に対するショットキーバリアハイトφBpとn型
半導体に対するショットキーバリアハイトφBnとの間
には、ほぼφBp+φBn=Eg /q(qは電荷)の
関係があるため、p型半導体に対するショットキーバリ
アハイトφBpは、φBp=Eg /q−φBnとなる
。以上の様に、仕事関数の小さい材料を用いることで、
p型半導体層に対して良好なショットキーダイオードを
構成することができる。
The material of the Schottky electrode used in the Schottky junction type semiconductor electron-emitting device of the present invention clearly exhibits Schottky characteristics with respect to the p-type diamond layer. In general, a linear relationship exists between the work function φWK and the Schottky barrier height φBn for an n-type semiconductor (Physics of Semi
conductorDevicesSze' 27
4p 76(b) JOHN WILEY & SON
S), as the work function φWK becomes smaller, the Schottky barrier height φBn decreases. In general, the Schottky barrier height φBp for a p-type semiconductor and the Schottky barrier height φBn for an n-type semiconductor have a relationship of approximately φBp+φBn=Eg/q (q is charge). The key barrier height φBp is φBp=Eg/q−φBn. As mentioned above, by using materials with small work functions,
A good Schottky diode can be configured for the p-type semiconductor layer.

【0038】[0038]

【実施例】次に本発明の実施例について図面を参照して
説明する。
Embodiments Next, embodiments of the present invention will be described with reference to the drawings.

【0039】(実施例1)本実施例では電子なだれ誘起
層がn型半導体層の、アバランシェ増幅を用いたpn接
合型電子放出素子について図1の(a),(b)を参照
して説明する。
(Example 1) In this example, a pn junction type electron-emitting device using avalanche amplification in which the electron avalanche inducing layer is an n-type semiconductor layer will be explained with reference to FIGS. 1(a) and (b). do.

【0040】図1の(a)は本実施例のpn接合型電子
放出素子の平面図であり、図1の(b)はそのA−A線
断面図である。
FIG. 1(a) is a plan view of the pn junction type electron-emitting device of this embodiment, and FIG. 1(b) is a cross-sectional view taken along the line A--A.

【0041】図において、101はp+ 型半導体基板
であり、本実施例ではSi(100)を用いた。102
はp型ダイヤモンド層である。103は絶縁性選択堆積
用マスクであり、ここではSiO2 層を用いた。10
4は、電子なだれ誘起層であるn型ダイヤモンド層であ
り、105はチタン(Ti)からなるオーミックコンタ
クト用電極であり、106は絶縁層であり、107は引
き出し電極である。108は上記p+ 型半導体基板1
01の裏面に蒸着したAlからなるオーミックコンタク
ト用電極である。109はオーミックコンタクト用電極
105とオーミックコンタクト用電極108との間に逆
バイアス電圧Vb を印加するための電源であり、11
0は電極105と引き出し電極107との間に引き出し
電圧Vg を印加するための電源である。111は仕事
関数を低くする材料としてのAg(仕事関数:4.26
eV)の仕事関数低下材料層である。
In the figure, 101 is a p+ type semiconductor substrate, and in this example Si (100) was used. 102
is a p-type diamond layer. 103 is a mask for insulating selective deposition, and here a SiO2 layer is used. 10
4 is an n-type diamond layer which is an electron avalanche inducing layer, 105 is an ohmic contact electrode made of titanium (Ti), 106 is an insulating layer, and 107 is an extraction electrode. 108 is the p+ type semiconductor substrate 1
This is an ohmic contact electrode made of Al vapor-deposited on the back surface of 01. 109 is a power supply for applying a reverse bias voltage Vb between the ohmic contact electrode 105 and the ohmic contact electrode 108;
0 is a power source for applying an extraction voltage Vg between the electrode 105 and the extraction electrode 107. 111 is Ag as a material that lowers the work function (work function: 4.26
eV) work function lowering material layer.

【0042】以上の素子は、次の様な方法により製造し
た。 (1)まず、図5に示すようなイオンビーム装置を用い
て、p+ 型半導体基板101上にグラファイト層(不
図示)を形成した。
The above device was manufactured by the following method. (1) First, a graphite layer (not shown) was formed on the p+ type semiconductor substrate 101 using an ion beam apparatus as shown in FIG.

【0043】ここで、グラファイト層の形成方法につい
て説明する。
The method for forming the graphite layer will now be explained.

【0044】図5に示すイオンビーム装置において、5
01は真空槽、502はイオンビーム源、503はガス
導入口で不図示のガスボンベ及びガス流量調整器が接続
されている。504は排気口で不図示のターボ分子ポン
プ及びロータリポンプに接続して10−6Torrまで
排気可能である。505はイオンビームで、506は基
板加熱ホルダーで不図示の電源及び温度調節器で100
0℃まで加熱可能である。507は前記p+ 型半導体
基板101等の基体である。
In the ion beam apparatus shown in FIG.
01 is a vacuum chamber, 502 is an ion beam source, and 503 is a gas inlet to which a gas cylinder and a gas flow rate regulator (not shown) are connected. Reference numeral 504 is an exhaust port that can be connected to a turbo-molecular pump and a rotary pump (not shown) to exhaust air up to 10-6 Torr. 505 is an ion beam, 506 is a substrate heating holder, and 100 is a power supply and temperature controller (not shown).
It can be heated up to 0°C. 507 is a base body such as the p+ type semiconductor substrate 101 or the like.

【0045】C軸配向グラファイト層の形成は、例えば
、排気装置を用いて真空槽501を5×10−6Tor
rまで排気した後、基体507を700℃に加熱し、イ
オンビーム源502にメタンガスを5×10−4Tor
rの圧力で導入し、5kVの加速電圧でビーム電流密度
0.5mA/cm2で基体507へメタンイオンビーム
を照射してイオン化を行なう。この条件の場合、10分
間の照射で約2000ÅのC軸配向グラファイト層が形
成される。
For forming the C-axis oriented graphite layer, for example, the vacuum chamber 501 is heated to 5×10 −6 Torr using an exhaust device.
After evacuation to r, the base 507 is heated to 700° C., and methane gas is supplied to the ion beam source 502 at 5
The methane ion beam is introduced at a pressure of r, and ionization is performed by irradiating the substrate 507 with a methane ion beam at an acceleration voltage of 5 kV and a beam current density of 0.5 mA/cm2. Under these conditions, a C-axis oriented graphite layer of about 2000 Å is formed after 10 minutes of irradiation.

【0046】本実施例の場合、形成条件は、基板温度7
50℃、圧力4×10−4Torr、メタンガス50S
CCM導入で加速電圧2kV、電流密度0.6mA/c
m2として、2分間の成膜で約500ÅのC軸配向性グ
ラファイト層を形成した。 (2)次に、熱フィラメントCVD法により1μm 厚
のp型ダイヤモンド層102を形成した。形成条件は基
板温度1000℃、圧力100Torr、ガス流量:2
00SCCM、CH4 :1SCCM、100ppm 
B2 H6 (水素希釈):1SCCM、フィラメント
温度:2100℃とした。
In the case of this example, the formation conditions are as follows: substrate temperature 7
50℃, pressure 4 x 10-4 Torr, methane gas 50S
By introducing CCM, acceleration voltage is 2kV and current density is 0.6mA/c.
As m2, a C-axis oriented graphite layer of about 500 Å was formed by film formation for 2 minutes. (2) Next, a 1 μm thick p-type diamond layer 102 was formed by hot filament CVD. The formation conditions were: substrate temperature 1000°C, pressure 100 Torr, gas flow rate: 2
00SCCM, CH4:1SCCM, 100ppm
B2 H6 (hydrogen dilution): 1 SCCM, filament temperature: 2100°C.

【0047】本実施例で形成したダイヤモンド結晶をX
線回析法により配向性の測定を行ったところ、{111
}面配向性を有する結晶であることが分かった。 (3)次に、フォトリソグラフィーのレジストプロセス
により、所定の位置にSiO2 の絶縁性選択堆積用マ
スク103を形成した。 (4)次いで、n型ダイヤモンド層104を熱フィラメ
ントCVD法により形成した。形成条件は、ガス流量を
H2 :200SCCM、CH4 1SCCM、100
ppm pH3 (水素希釈):5SCCMとした以外
は上記(2)と同様とした。
The diamond crystal formed in this example was
When the orientation was measured by line diffraction method, it was found that {111
}It was found that the crystal had plane orientation. (3) Next, an insulating selective deposition mask 103 of SiO2 was formed at a predetermined position by a photolithography resist process. (4) Next, an n-type diamond layer 104 was formed by hot filament CVD. The formation conditions were as follows: gas flow rate: H2: 200SCCM, CH4: 1SCCM, 100
ppm pH3 (hydrogen dilution): Same as above (2) except that it was 5SCCM.

【0048】n型ダイヤモンド層104は絶縁性選択堆
積用マスク103上には析出せず、該絶縁性選択堆積用
マスク103の開口部(p型ダイヤモンド層102の露
出部)にのみ選択的に析出した。 (5)次に、フォトリソグラフィー技術を用いてオーミ
ックコンタクト用電極105、仕事関数低下材料層(1
00Å厚)111、SiO2 絶縁層106及びポリシ
リコン引き出し電極107を、いずれも所定の形状に形
成した。
The n-type diamond layer 104 is not deposited on the insulating selective deposition mask 103, but is selectively deposited only in the opening of the insulating selective deposition mask 103 (the exposed part of the p-type diamond layer 102). did. (5) Next, the ohmic contact electrode 105 and the work function lowering material layer (1
00 Å thick) 111, the SiO2 insulating layer 106, and the polysilicon lead electrode 107 were all formed into predetermined shapes.

【0049】以上の様にして製造した半導体電子放出素
子のオーミックコンタクト用電極105、108間に逆
バイアス電圧Vb を印加すると、p型ダイヤモンド層
102からn型ダイヤモンド層104へ電子が注入され
、注入電子はn型ダイヤモンド層104及び仕事関数低
下材料層111を通り抜けて真空領域にしみ出し、更に
引き出し電極107とオーミックコンタクト用電極10
5との間に引き出し電圧Vg を印加することによって
電子e−を素子外部へ放出することができた。
When a reverse bias voltage Vb is applied between the ohmic contact electrodes 105 and 108 of the semiconductor electron-emitting device manufactured as described above, electrons are injected from the p-type diamond layer 102 to the n-type diamond layer 104. The electrons pass through the n-type diamond layer 104 and the work function lowering material layer 111 and leak out into the vacuum region, and then the extraction electrode 107 and the ohmic contact electrode 10.
By applying an extraction voltage Vg between 5 and 5, electrons e- could be emitted to the outside of the device.

【0050】この時の放出電流密度は、C軸配向グラフ
ァイト層を形成せずに、上記実施例と同様にしてダイヤ
モンド層を形成した素子に比べ、約5倍と大幅に増加し
ていた。
The emission current density at this time was approximately five times greater than that of the device in which a diamond layer was formed in the same manner as in the above example without forming a C-axis oriented graphite layer.

【0051】(実施例2〜8)次に、上記実施例1と同
様な工程により、グラファイト層形成時の基板温度ある
いはグラファイト層膜厚を変化させて半導体電子放出素
子を形成し(実施例2〜8)、その放出電流密度を測定
した。このときのグラファイト層形成条件とグラファイ
ト層を形成しなかった素子の放出電流密度との比較を表
1に示す。
(Examples 2 to 8) Next, semiconductor electron-emitting devices were formed by changing the substrate temperature or the graphite layer thickness during the formation of the graphite layer by the same process as in Example 1 (Example 2). ~8), and its emission current density was measured. Table 1 shows a comparison between the graphite layer forming conditions at this time and the emission current density of an element in which no graphite layer was formed.

【0052】 ◎:配向性非常に良好 ○:配向性良好 △:配向性あり ×:配向性なし *:グラファイト層を形成せずにダイヤモンド層を形成
した素子に対する放出電流密度比 表1からも明らかなように、グラファイト層形成温度を
700℃以上として、一定の長さ(100nm)のグラ
ファイト層を形成した実施例2〜4の場合、700℃よ
り低いグラファイト層形成温度(650℃)でグラファ
イト層を形成した比較例1に比べて、何れも良好な放出
電流密度を得ることができた。また、グラファイト層形
成温度を一定(800℃)として、形成するグラファイ
ト層の厚さを2nm〜1μmの間で変化させた実施例5
〜8の場合、非常に良好なグラファイト層のC軸配向性
を得ることができ、電子放出密度に関しても、充分向上
させることができた。一方、形成温度が800℃でグラ
ファイト層の厚さを2mmより薄い1.5nmとした比
較例2の場合、配向性は非常に良好なものとなったが、
電子放出密度に関しては、満足するような効果を得るこ
とができなかった。
◎: Very good orientation ○: Good orientation △: Oriented ×: No orientation *: Emission current density ratio for the device in which a diamond layer was formed without forming a graphite layer It is also clear from Table 1 As shown above, in the case of Examples 2 to 4 in which a graphite layer of a certain length (100 nm) was formed at a graphite layer forming temperature of 700°C or higher, the graphite layer was formed at a graphite layer forming temperature (650°C) lower than 700°C. Compared to Comparative Example 1, in which a film was formed, a better emission current density could be obtained in each case. In addition, Example 5 in which the graphite layer forming temperature was kept constant (800°C) and the thickness of the graphite layer to be formed was varied between 2 nm and 1 μm.
In the case of ~8, a very good C-axis orientation of the graphite layer could be obtained, and the electron emission density could also be sufficiently improved. On the other hand, in the case of Comparative Example 2 in which the formation temperature was 800°C and the thickness of the graphite layer was 1.5 nm, which is thinner than 2 mm, the orientation was very good, but
Regarding the electron emission density, a satisfactory effect could not be obtained.

【0053】上述の実施例1〜8からも明らかなように
、C軸配向グラファイト層を形成するために基体温度を
700℃以上、さらには750℃以上に加熱することが
望ましい。C軸配向グラファイト層の厚さは、2nm以
上で、望ましくは10nm以上1μm 以下、さらに望
ましくは50nm以上500nm以下である。2nm以
下ではダイヤモンド形成雰囲気下で飛散し、放出電流向
上の効果が十分得られず、又1μm以上の厚さにしても
、前記効果の向上はない。
As is clear from Examples 1 to 8 above, in order to form a C-axis oriented graphite layer, it is desirable to heat the substrate temperature to 700° C. or higher, more preferably 750° C. or higher. The thickness of the C-axis oriented graphite layer is 2 nm or more, preferably 10 nm or more and 1 μm or less, and more preferably 50 nm or more and 500 nm or less. If the thickness is less than 2 nm, it will scatter in the diamond forming atmosphere, and the effect of improving the emission current will not be sufficiently obtained, and even if the thickness is 1 μm or more, the above effect will not be improved.

【0054】グラファイト層の形成条件は、上述したよ
うな条件に限定されるものではなく、原料ガスとして、
例えばエチレン、アセチン、ベンゼン等の他の炭化水素
ガス及び炭化水素ガスにH2 、Ar、He等の添加ガ
スを導入してもよい。又、加速電圧は、0.1kVから
50kVの範囲で選ぶことができる。
[0054] The conditions for forming the graphite layer are not limited to those mentioned above, but as a raw material gas,
For example, other hydrocarbon gases such as ethylene, acetin, and benzene, and additive gases such as H2, Ar, and He may be introduced into the hydrocarbon gas. Further, the accelerating voltage can be selected within the range of 0.1 kV to 50 kV.

【0055】さらに、グラファイト層の形成方法は、上
述したような方法に限定されるものではなく、他の熱C
VD法、プラズマCVD法等によっても本発明を達成す
ることができる。
Furthermore, the method of forming the graphite layer is not limited to the method described above, and other methods such as
The present invention can also be achieved by a VD method, a plasma CVD method, or the like.

【0056】上述のような実施例1〜8に示したpn接
合型素子におけるn型半導体層はできるだけ薄くするの
が好ましく、n型半導体層としてダイヤモンド層を用い
る場合には、ダイヤモンド中に不純物として窒素、リン
などの周期律表第V族の元素及びリチウムなどを添加し
て形成することができる。これらの不純物添加方法とし
ては、原料ガス中にこれらの不純物含有ガスを添加する
方法及びイオン注入法等を用いることができる。n型半
導体層として、ダイヤモンド以外の半導体を用いる場合
には、SiやGe、更にはIn、As、P等の周期律表
第II族、第III族、第V族、第VI族の半導体材料
及びこれらを組合わせたもの、更にはアモルファスシリ
コンやアモルファスカーバイドを用いることができる。 これらの材料は1×1020atom/cm3以上の不
純物を添加することが可能で、n型半導体層の比抵抗値
を10−4Ω・cm程度と低くすることができる。
It is preferable to make the n-type semiconductor layer as thin as possible in the pn junction type devices shown in Examples 1 to 8 as described above, and when using a diamond layer as the n-type semiconductor layer, it is preferable to make the n-type semiconductor layer as thin as possible. It can be formed by adding elements of group V of the periodic table such as nitrogen and phosphorus, lithium, and the like. As a method for adding these impurities, a method of adding these impurity-containing gases to a source gas, an ion implantation method, etc. can be used. When using a semiconductor other than diamond as the n-type semiconductor layer, semiconductor materials of Group II, Group III, Group V, and Group VI of the periodic table such as Si, Ge, In, As, and P are used. or a combination thereof, furthermore, amorphous silicon or amorphous carbide can be used. These materials can be doped with impurities of 1×10 20 atoms/cm 3 or more, and the specific resistance value of the n-type semiconductor layer can be made as low as about 10 −4 Ω·cm.

【0057】また、電子なだれ誘起層上に形成された仕
事関数低下材料層としては、ダイヤモンドのエネルギー
バンドギャップの広さ(5.4eV)から不純物元素を
ドープした場合の活性化エネルギーを減じたエネルギー
以下の仕事関数を持つ材料を使用すれば更に効率よく電
子放出を行わせることができる。不純物としてホウ素を
用いた場合に使用し得る材料としては、周期律表第1A
族〜第7A族、同じく第2B族〜第4B族の元素のうち
5.0eV以下の仕事関数を持つ材料、周期律表第8族
、第1B族の元素のうちIr、Pt、Au等の元素、及
びランタノイド系の元素、更に種々の金属シリサイド、
金属ホウ化物、金属炭化物の一部も使用可能である。ま
た、これら上記の元素及び材料を組合わせた材料でもよ
い。
[0057] Furthermore, the work function lowering material layer formed on the electron avalanche inducing layer is made of an energy that is obtained by reducing the activation energy when doping with an impurity element due to the wide energy band gap of diamond (5.4 eV). Electron emission can be performed more efficiently by using a material with the following work function. Materials that can be used when boron is used as an impurity include materials listed in Periodic Table 1A.
Materials with a work function of 5.0 eV or less among the elements of Groups 7A to 7A and Groups 2B to 4B, Ir, Pt, Au, etc. of the elements of Group 8 and 1B of the periodic table. elements, lanthanoid elements, and various metal silicides,
Some metal borides and metal carbides can also be used. Further, a combination of the above-mentioned elements and materials may be used.

【0058】これらの仕事関数低下材料のうち、Au、
Ir、Pd、Pt、Ag、Cu、Ph等の元素は低抵抗
で、しかもマイグレートしにくいため特に好ましい。ま
た、これらの材料は従来の半導体電子放出素子の表面に
形成されているセシウム等の仕事関数低下材料に比べて
化学的に安定であり、比較的低い真空度(10−3To
rr程度)でも安定して電子放出が可能である。
Among these work function decreasing materials, Au,
Elements such as Ir, Pd, Pt, Ag, Cu, and Ph are particularly preferred because they have low resistance and are difficult to migrate. In addition, these materials are chemically stable compared to work function-lowering materials such as cesium that are formed on the surface of conventional semiconductor electron-emitting devices, and have a relatively low degree of vacuum (10-3To
rr), it is possible to stably emit electrons.

【0059】これらの材料は、電子ビーム蒸着法等で極
めて制御性よく半導体上に堆積することが可能であり、
100Å下好ましくは単原子層から数原子層の厚さに堆
積することにより、ホットエレクトロンがエネルギーを
大きく失うことなしに、これらの低仕事関数を持つ材料
を通過させることができ、安定した電子放出を行うこと
ができる。
[0059] These materials can be deposited on semiconductors with extremely good controllability, such as by electron beam evaporation.
By depositing to a thickness of less than 100 Å, preferably from a monolayer to a few atomic layers, hot electrons can pass through these low work function materials without significant loss of energy, resulting in stable electron emission. It can be performed.

【0060】上述した実施例1〜8では、n型層として
ダイヤモンド層を用いた場合を示したが、p型ダイヤモ
ンド層よりバンドギャップの小さいn型半導体層を用い
ることで同様の効果を得ることができる。
[0060] In Examples 1 to 8 described above, the case where a diamond layer was used as the n-type layer was shown, but the same effect can be obtained by using an n-type semiconductor layer having a smaller band gap than the p-type diamond layer. Can be done.

【0061】(実施例9)次に、ショットキー接合型の
電子放出素子について、図2の(a),(b)を参照し
て説明する。
(Embodiment 9) Next, a Schottky junction type electron-emitting device will be explained with reference to FIGS. 2(a) and 2(b).

【0062】図2の(a)は平面図であり、図2の(b
)はそのA−A線断面図である。
FIG. 2(a) is a plan view, and FIG. 2(b) is a plan view.
) is a sectional view taken along line A-A.

【0063】図において、201はp+ 型半導体基板
であり、本実施例ではSi(100)を用いた。202
はp型ダイヤモンド層である。203は絶縁性選択堆積
用マスクであり、ここではSiO2 層を用いた。20
4はp+ 型ダイヤモンド層であり、205はショット
キー電極であり、ここではタングステン(仕事関数:4
.55eV)を用いた。206は絶縁層であり、207
は引き出し電極である。208は、上記p+ 型半導体
基板201の裏面にAlを蒸着したオーミックコンタク
ト用電極である。209は、ショットキー電極205と
オーミックコンタクト用電極208との間に逆バイアス
電圧Vb を印加するための電源であり、210はショ
ットキー電極325と引き出し電極207との間に引き
出し電圧Vg を印加するための電源である。
In the figure, 201 is a p + -type semiconductor substrate, and in this example Si (100) was used. 202
is a p-type diamond layer. 203 is a mask for insulating selective deposition, and here a SiO2 layer is used. 20
4 is a p+ type diamond layer, 205 is a Schottky electrode, here tungsten (work function: 4
.. 55 eV) was used. 206 is an insulating layer, 207
is an extraction electrode. Reference numeral 208 denotes an ohmic contact electrode in which Al is vapor-deposited on the back surface of the p+ type semiconductor substrate 201. 209 is a power supply for applying a reverse bias voltage Vb between the Schottky electrode 205 and the ohmic contact electrode 208, and 210 is a power supply for applying an extraction voltage Vg between the Schottky electrode 325 and the extraction electrode 207. It is a power source for

【0064】以上の素子は次の様な方法により製造した
。 (1)まず、実施例1と同様にしてp+ 型半導体基板
201上にC軸配向性グラファイト層を100nm形成
した。 (2)次に、このグラファイト層上に、熱フィラメント
CVD法により1μm厚のp型ダイヤモンド層202を
形成した。形成条件は、基板温度を1000℃、圧力を
100Torr、ガス流量をH2 :200SCCM、
CH4 :1SCCM、100ppmB2 H6 (水
素希釈):1SCCM、フィラメント温度を2100℃
とした。
The above device was manufactured by the following method. (1) First, in the same manner as in Example 1, a 100 nm thick C-axis oriented graphite layer was formed on a p+ type semiconductor substrate 201. (2) Next, a 1 μm thick p-type diamond layer 202 was formed on this graphite layer by hot filament CVD. The formation conditions were: substrate temperature of 1000°C, pressure of 100 Torr, gas flow rate of H2: 200SCCM,
CH4: 1SCCM, 100ppm B2 H6 (hydrogen dilution): 1SCCM, filament temperature 2100℃
And so.

【0065】本実施例で形成したダイヤモンド結晶をX
線回析法により、配向性の測定を行ったところ良好な{
111}面配向性を有していることが分かった。 (3)次に、フォトリソグラフィーのレジストプロセス
により、所定の位置にSiO2 の絶縁性選択堆積用マ
スク203を形成した。 (4)次いで、p+ 型ダイヤモンド層204を熱フィ
ラメントCVD法により1000  厚に形成した。形
成条件は、ガス流量をH2 :200SCCM、CVH
4 :1SCCM、100ppm B2 H6 (水素
希釈):5SCCMとした以外は上記(2)と同様とし
た。
The diamond crystal formed in this example was
The orientation was measured using line diffraction and found to be good.
111} plane orientation. (3) Next, an insulating selective deposition mask 203 of SiO2 was formed at a predetermined position by a photolithography resist process. (4) Next, a p+ type diamond layer 204 was formed to a thickness of 1000 mm by hot filament CVD. The formation conditions were gas flow rate H2: 200SCCM, CVH
4:1 SCCM, 100 ppm B2 H6 (hydrogen dilution): Same as above (2) except that 5 SCCM was used.

【0066】このp+ 型ダイヤモンド層204はSi
O2 の絶縁性選択堆積用マスク203上には析出せず
、該絶縁性選択堆積用マスク203の開口部(p型ダイ
ヤモンド層202の露出部)にのみ選択的に析出した。 (5)次に、フォトリソグラフィー技術を用いてタング
ステンからなるショットキー電極(100  厚)20
5、SiO2 の絶縁層206及びポリシリコンからな
る引き出し電極207を、いずれも所定の形状に形成し
た。
This p+ type diamond layer 204 is made of Si
It did not precipitate on the O2 insulating selective deposition mask 203, but selectively deposited only in the opening of the insulating selective deposition mask 203 (exposed part of the p-type diamond layer 202). (5) Next, a Schottky electrode (100 mm thick) 20 made of tungsten was made using photolithography technology.
5. An insulating layer 206 made of SiO2 and an extraction electrode 207 made of polysilicon were both formed into predetermined shapes.

【0067】以上の様にして製造した半導体電子放出素
子のショットキー電極205とオーミックコンタクト用
電極208との間に逆バイアス電圧Vb を印加すると
、p+型ダイヤモンド層204とショットキー電極20
5との界面でアバランシェ増幅が生じ、生成したホット
エレクトロンはショットキー電極205を通り抜けて真
空領域にしみ出し、更に引き出し電極207とショット
キー電極205との間に引き出し電圧Vg を印加する
ことによって、電子e−を素子外部へ放出させることが
できた。
When a reverse bias voltage Vb is applied between the Schottky electrode 205 and the ohmic contact electrode 208 of the semiconductor electron-emitting device manufactured as described above, the p+ type diamond layer 204 and the Schottky electrode 20
Avalanche amplification occurs at the interface with Schottky electrode 205, and the generated hot electrons pass through the Schottky electrode 205 and seep into the vacuum region. Furthermore, by applying an extraction voltage Vg between the extraction electrode 207 and the Schottky electrode 205, Electrons e- could be emitted to the outside of the device.

【0068】このときの放出電流密度は、C軸配向グラ
ファイト層を形成せずに、上記実施例と同様にしてp型
ダイヤモンド層を形成した素子に比べ、約6倍と大幅に
増加していた。
The emission current density at this time was significantly increased by about 6 times compared to the device in which a p-type diamond layer was formed in the same manner as in the above example without forming a C-axis oriented graphite layer. .

【0069】以上のようなショットキー接合型の半導体
電子放出素子におけるショットキー電極の材料としては
、高温下でもマイグレートしにくい材料であり、またダ
イヤモンドのエネルギーバンドギャップの広さ(5.4
eV)から不純物元素をドープした場合の活性化エネル
ギーを減じたエネルギー以下の仕事関数を持つ材料を使
用すれば更に効率よく電子放出を行わせることができる
。不純物としてホウ素を用いた場合に使用し得る材料と
しては、周期律表第1A族〜第7A族、同じく第2B族
〜第4B族の元素のうち5.0eV以下の仕事関数を持
つ材料、周期律表第8族、第1B族の元素のうちIr、
pt、Au等の元素、及びランタノイド系の元素、更に
種々の金属シリサイド、金属ホウ化物、金属炭化物の一
部も使用可能である。また、これら上記の元素及び材料
を組合わせた材料でもよい。
The material for the Schottky electrode in the Schottky junction type semiconductor electron-emitting device as described above is a material that does not easily migrate even at high temperatures, and also has a wide energy band gap of diamond (5.4
If a material having a work function less than the activation energy when doped with an impurity element (eV) is used, electron emission can be performed more efficiently. Materials that can be used when boron is used as an impurity include materials with a work function of 5.0 eV or less among elements of Groups 1A to 7A of the periodic table and Groups 2B to 4B of the periodic table; Among the elements of Group 8 and Group 1B of the Table of Contents, Ir,
Elements such as pt and Au, lanthanoid elements, and some of various metal silicides, metal borides, and metal carbides can also be used. Further, a combination of the above-mentioned elements and materials may be used.

【0070】これらのショットキー電極のうち、タング
ステン、タンタル、モリブデン等の高融点金属や種々の
金属シリサイド、金属ホウ化物、金属炭化物等は、従来
の半導体電子放出素子の表面に形成されているセシウム
等の低仕事関数材料に比べて化学的に安定であり、また
pd、pt、Au、Ir、Ag、Cu、ph等は低抵抗
で、しかもマイグレートしにくいため好適に用いられ、
比較的低い真空度(10−3Torr程度)でも安定し
て電子放出が可能である。
Among these Schottky electrodes, high melting point metals such as tungsten, tantalum, and molybdenum, various metal silicides, metal borides, metal carbides, etc. are used to replace cesium, which is formed on the surface of conventional semiconductor electron-emitting devices. They are chemically stable compared to low work function materials such as PD, PT, Au, Ir, Ag, Cu, PH, etc., which have low resistance and are difficult to migrate, so they are preferably used.
Stable electron emission is possible even at a relatively low degree of vacuum (approximately 10 −3 Torr).

【0071】これらの材料の仕事関数は1.5〜5.0
eV程度であり、全てp型半導体層に対して良好なショ
ットキー電極となる。これらのショットキー電極材料は
、電子ビーム蒸着等で極めて制御性よく半導体上に堆積
することが可能であり、1000  以下、より好まし
くは500Å以下の厚さに堆積することによりショット
キー接合近傍で発生したホットエレクトロンを、エネル
ギーを大きく失うことなくショットキー電極を通過させ
ることができ、安定した電子放出を行うことが可能とな
る。
[0071] The work function of these materials is 1.5 to 5.0.
eV, which makes a good Schottky electrode for all p-type semiconductor layers. These Schottky electrode materials can be deposited on semiconductors with extremely good controllability by electron beam evaporation, etc., and can be deposited to a thickness of 1000 Å or less, more preferably 500 Å or less, to prevent generation near Schottky junctions. The hot electrons can be passed through the Schottky electrode without significant loss of energy, making it possible to perform stable electron emission.

【0072】以上述べたショットキー電極を用いること
により、良好なショットキー接合型の半導体電子放出素
子が得られる。
By using the Schottky electrode described above, a good Schottky junction type semiconductor electron-emitting device can be obtained.

【0073】上述した各実施例1〜9に示した半導体電
子放出素子におけるp型ダイヤモンド層の形成には、公
知の熱フィラメントCVD法、マイクロ波プラズマCV
D法、有磁場マイクロ波プラズマCVD法、直流プラズ
マCVD法、RFプラズマCVD法、燃焼炎法等の気相
合成法を用いることができる。
The formation of the p-type diamond layer in the semiconductor electron-emitting devices shown in each of Examples 1 to 9 described above is performed using the known hot filament CVD method or microwave plasma CVD method.
Gas phase synthesis methods such as the D method, magnetic field microwave plasma CVD method, direct current plasma CVD method, RF plasma CVD method, and combustion flame method can be used.

【0074】炭素原料としては、メタン、エタン、エチ
レン、アセチレン等の炭化水素ガス及びアルコール、ア
セトン等の液体有機化合物、一酸化炭素などを用いるこ
とができ、さらに適宜、水素、酸素、塩素、フッ素を含
むガスを添加することができる。
As carbon raw materials, hydrocarbon gases such as methane, ethane, ethylene, and acetylene, alcohols, liquid organic compounds such as acetone, carbon monoxide, etc. can be used, and hydrogen, oxygen, chlorine, fluorine, etc. A gas containing can be added.

【0075】又、p型ダイヤモンド層の作成のための不
純物としては、ホウ素などの周期律表第III 族の元
素を用いることができる。ホウ素の添加方法としては、
原料ガス中にホウ素含有化合物を添加する方法及びイオ
ン注入法等を用いることができる。
Further, as an impurity for forming the p-type diamond layer, an element of group III of the periodic table, such as boron, can be used. The method of adding boron is as follows:
A method of adding a boron-containing compound to the source gas, an ion implantation method, etc. can be used.

【0076】[0076]

【発明の効果】以上説明したように、本発明によれば下
記のような効果を奏する。
[Effects of the Invention] As explained above, the present invention provides the following effects.

【0077】(1)基体上にC軸配向性グラファイト層
を形成することにより、その上層に、核形成密度が大き
く、平滑性のよい{111}面配向性ダイヤモンド層を
容易に形成することができ、それによって、放出電流密
度を向上させることができる。
(1) By forming a C-axis oriented graphite layer on a substrate, it is possible to easily form a {111}-plane oriented diamond layer with high nucleation density and good smoothness on top of the C-axis oriented graphite layer. Therefore, the emission current density can be improved.

【0078】(2)pn接合型の素子において、p型層
としてダイヤモンド層を用いることにより、熱伝導性に
優れ、放熱により素子の局所的発熱が少なく安定した電
子放出特性を得ることができるとともに、素子の寿命が
長くなる。
(2) In a p-n junction type device, by using a diamond layer as the p-type layer, it is possible to obtain excellent thermal conductivity and stable electron emission characteristics with less local heat generation of the device due to heat dissipation. , the life of the element becomes longer.

【0079】(3)pn接合型の素子において、p型層
であるダイヤモンド層よりエネルギーギャップの小さい
n型半導体層を用いることにより、より小さな逆バイア
ス電圧で電子放出が可能となるとともに、発熱を低下さ
せることができ、安定性の高い電子放出が可能となる。
(3) In a pn junction type device, by using an n-type semiconductor layer with a smaller energy gap than the diamond layer, which is a p-type layer, it becomes possible to emit electrons with a smaller reverse bias voltage and also to reduce heat generation. This enables highly stable electron emission.

【0080】(4)pn接合型の素子において、p型層
およびn型層を共にダイヤモンド層で形成することによ
り、接合界面でのエネルギーバンドの結合がスムーズで
電子の散乱が少なく良好な電子放出特性が得られる。
(4) In a p-n junction type element, by forming both the p-type layer and the n-type layer with diamond layers, the energy band combination at the junction interface is smooth and there is little scattering of electrons, resulting in good electron emission. characteristics are obtained.

【0081】(5)ショットキー接合型の素子において
、ダイヤモンド半導体層をp型層にすることにより、シ
ョットキー電極として用いる材料の選択範囲が広がり、
より安定した電子放出を行ない得るショットキー接合を
形成することが可能となる。 (6)本発明の半導体電子放出素子を用いることにより
、信頼性の高いディスプレイ、EB(エレクトロンビー
ム)描画装置、真空管、電子線プリンター、メモリなど
を提供することができる。
(5) In the Schottky junction type device, by making the diamond semiconductor layer a p-type layer, the range of materials to be used as the Schottky electrode can be expanded,
It becomes possible to form a Schottky junction that can emit electrons more stably. (6) By using the semiconductor electron-emitting device of the present invention, highly reliable displays, EB (electron beam) drawing devices, vacuum tubes, electron beam printers, memories, etc. can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の半導体電子放出素子の一実施例を示す
図であり、(a)は平面図であり,(b)はそのA−A
線断面図である。
FIG. 1 is a diagram showing an embodiment of a semiconductor electron-emitting device of the present invention, (a) is a plan view, and (b) is an A-A
FIG.

【図2】本発明の半導体電子放出素子の他の実施例を示
す図であり、(a)は平面図であり,(b)はそのA−
A線断面図である。
FIG. 2 is a diagram showing another embodiment of the semiconductor electron-emitting device of the present invention, (a) is a plan view, and (b) is an A-
It is an A-line sectional view.

【図3】pn接合型電子放出素子のエネルギーバンドの
一例を示す図であり、(a)はp型ダイヤモンドとn型
ダイヤモンドによるpn接合型の半導体電子放出素子に
おけるエネルギーバンドの模式図であり、(b)はヘテ
ロpn接合型の半導体電子放出素子におけるエネルギー
バンドの模式図である。
FIG. 3 is a diagram showing an example of an energy band of a pn junction type electron-emitting device; (a) is a schematic diagram of an energy band in a pn junction type semiconductor electron-emitting device made of p-type diamond and n-type diamond; (b) is a schematic diagram of energy bands in a hetero pn junction type semiconductor electron-emitting device.

【図4】ショットキー接合型の半導体電子放出素子にお
けるエネルギーバンドの一例を示す模式図である。
FIG. 4 is a schematic diagram showing an example of energy bands in a Schottky junction type semiconductor electron-emitting device.

【図5】C軸配向グラファイト層形成に用いたイオンビ
ーム装置の一例を示す図である。
FIG. 5 is a diagram showing an example of an ion beam apparatus used for forming a C-axis oriented graphite layer.

【符号の説明】[Explanation of symbols]

101、201    p+ 型半導体基板102、2
02    p型ダイヤモンド層103、203   
 絶縁性選択堆積用マスク104    n型ダイヤモ
ンド層 105、108、208    オーミックコンタクト
用電極 106,206    絶縁層 107、207    引き出し電極 109,110,209,210    電源111 
   仕事関数低下材料層 204    p+ 型ダイヤモンド層205    
ショットキー電極 501    真空槽 502    イオンビーム源 503    ガス導入口 504    排気口 505    イオンビーム 506    基板加熱ホルダ 507    基体
101, 201 p+ type semiconductor substrate 102, 2
02 p-type diamond layer 103, 203
Insulating selective deposition mask 104 N-type diamond layer 105, 108, 208 Ohmic contact electrode 106, 206 Insulating layer 107, 207 Leading electrode 109, 110, 209, 210 Power source 111
Work function lowering material layer 204 p+ type diamond layer 205
Schottky electrode 501 Vacuum chamber 502 Ion beam source 503 Gas inlet 504 Exhaust port 505 Ion beam 506 Substrate heating holder 507 Substrate

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】  ダイヤモンド半導体層を用いた半導体
電子放出素子において、基体上に、2nm以上の厚さの
C軸配向グラファイト層と、結晶配向性を有するダイヤ
モンド半導体層とを、順に形成してなることを特徴とす
る半導体電子放出素子。
1. A semiconductor electron-emitting device using a diamond semiconductor layer, comprising a C-axis oriented graphite layer having a thickness of 2 nm or more and a diamond semiconductor layer having crystal orientation formed in this order on a substrate. A semiconductor electron-emitting device characterized by:
【請求項2】  結晶配向性を有するダイヤモンド半導
体層がp型層であり、該p型層上に、前記ダイヤモンド
半導体層よりエネルギーギャップの小さいn型半導体層
を形成してなるpn接合型であることを特徴とする請求
項1記載の半導体電子放出素子。
2. The diamond semiconductor layer having crystal orientation is a p-type layer, and the diamond semiconductor layer is of a p-n junction type, in which an n-type semiconductor layer having a smaller energy gap than the diamond semiconductor layer is formed on the p-type layer. The semiconductor electron-emitting device according to claim 1, characterized in that:
【請求項3】  n型半導体層がダイヤモンド層である
ことを特徴とする請求項2記載の半導体電子放出素子。
3. The semiconductor electron-emitting device according to claim 2, wherein the n-type semiconductor layer is a diamond layer.
【請求項4】  結晶配向性を有するダイヤモンド半導
体層がp型層であり、該p型層上にショットキー電極層
を形成してなるショットキー接合型であることを特徴と
する請求項1記載の半導体電子放出素子。
4. The diamond semiconductor layer according to claim 1, wherein the diamond semiconductor layer having crystal orientation is a p-type layer, and is of a Schottky junction type in which a Schottky electrode layer is formed on the p-type layer. semiconductor electron-emitting device.
JP15215391A 1991-05-29 1991-05-29 Semiconductor electron-emitting device Expired - Fee Related JP2721278B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15215391A JP2721278B2 (en) 1991-05-29 1991-05-29 Semiconductor electron-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15215391A JP2721278B2 (en) 1991-05-29 1991-05-29 Semiconductor electron-emitting device

Publications (2)

Publication Number Publication Date
JPH04352365A true JPH04352365A (en) 1992-12-07
JP2721278B2 JP2721278B2 (en) 1998-03-04

Family

ID=15534186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15215391A Expired - Fee Related JP2721278B2 (en) 1991-05-29 1991-05-29 Semiconductor electron-emitting device

Country Status (1)

Country Link
JP (1) JP2721278B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005053029A1 (en) * 2003-11-25 2005-06-09 Sumitomo Electric Industries, Ltd. DIAMOND n-TYPE SEMICONDUCTOR, MANUFACTURING METHOD THEREOF, SEMICONDUCTOR ELEMENT, AND ELECTRON EMITTING ELEMENT

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005053029A1 (en) * 2003-11-25 2005-06-09 Sumitomo Electric Industries, Ltd. DIAMOND n-TYPE SEMICONDUCTOR, MANUFACTURING METHOD THEREOF, SEMICONDUCTOR ELEMENT, AND ELECTRON EMITTING ELEMENT
JP4835157B2 (en) * 2003-11-25 2011-12-14 住友電気工業株式会社 Diamond n-type semiconductor, manufacturing method thereof, semiconductor device, and electron-emitting device

Also Published As

Publication number Publication date
JP2721278B2 (en) 1998-03-04

Similar Documents

Publication Publication Date Title
US5202571A (en) Electron emitting device with diamond
US5698328A (en) Diamond thin film electron emitter
US5306928A (en) Diamond semiconductor device having a non-doped diamond layer formed between a BN substrate and an active diamond layer
US20090085044A1 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof
JPH0422172A (en) Semiconductor device
JP4224253B2 (en) Semiconductor device and manufacturing method thereof
US5895938A (en) Semiconductor device using semiconductor BCN compounds
JP4463448B2 (en) SiC substrate and method of manufacturing SiC semiconductor device
JP2008508430A (en) Remote plasma atomic layer deposition apparatus and method using DC bias
CN109873038B (en) Field effect transistor and preparation method thereof
JP4071833B2 (en) Diamond semiconductor device
JP4835157B2 (en) Diamond n-type semiconductor, manufacturing method thereof, semiconductor device, and electron-emitting device
JP2000133819A (en) Silicon carbide schottky barrier diode and manufacture thereof
WO2000058534A1 (en) N-type semiconductor diamond and its fabrication method
JP2007096135A (en) Diode using carbon nanostructure
JP4019136B2 (en) Diamond ultraviolet light emitting device
JP2001007385A (en) Ultraviolet ray emitting device and manufacture thereof
WO2019043715A1 (en) Transition-metal oxides-coated hydrogen-terminated diamond surface and uses thereof
US3972060A (en) Semiconductor cold electron emission device
JPH04352365A (en) Semiconductor electron-emitting element
JP2728226B2 (en) Semiconductor electron-emitting device
JP2728225B2 (en) Semiconductor electron-emitting device
JPH05152604A (en) Diamond semiconductor device and manufacture thereof
JPH07130981A (en) Semiconductor electron emission element and its formation method
JP3315541B2 (en) Method of forming electrode on SiC

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees