JPH0435025A - 半導体基体への電極形成方法 - Google Patents

半導体基体への電極形成方法

Info

Publication number
JPH0435025A
JPH0435025A JP2143114A JP14311490A JPH0435025A JP H0435025 A JPH0435025 A JP H0435025A JP 2143114 A JP2143114 A JP 2143114A JP 14311490 A JP14311490 A JP 14311490A JP H0435025 A JPH0435025 A JP H0435025A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrode
sputtering
target
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2143114A
Other languages
English (en)
Inventor
Kazuhiro Okawa
和宏 大川
Takeshi Karasawa
武 柄沢
Tsuneo Mitsuyu
常男 三露
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2143114A priority Critical patent/JPH0435025A/ja
Publication of JPH0435025A publication Critical patent/JPH0435025A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明(よ オーミック特性のよい半導体基体への電極
形成方法 特に新しいオプトエレクトロニクス材料とし
て期待されるII−VI族化合物からなる半導体基体へ
の電極形成方法に関する。
従来の技術 従来 p型II−VI族化合物等の半導体基体へのオー
ミック性電極の形成に関して(よ まずN a OH水
溶液で半導体基体表面をエツチングし 所望の部分にL
iNO3水溶液を塗り付けた後に水素雰囲気中でアニー
ルを施し そして無電解メツキにより金電極を形成する
ものである(例えば ジャーナル オブ エレクトロケ
ミカル ソサエテー:ソリッド ステート ザイエンス
 1l14@第10号、1063〜1066ページ、1
967年)。
発明が解決しようとする課題 このような従来の半導体基体への電極形成方法で(上 
作業工程が多数かつ複雑である。
本発明は上記課題を解決するもので、簡単にオーミック
特性のよい半導体基体への電極を形成することを目的と
している。
課題を解決するための手段 本発明は上記目的を達成するため番へ  いわゆるスパ
ッタ法を用いて、半導体基体に高周波(RF)をかCす
、稀ガス原子またはイオンによりスパッタリングを行(
(半導体基体のスパッタエツチングを行う。次に金属タ
ーゲットに高周波をか(す、スパッタリングを行(\ 
エツチングした部分に金属ターゲットの成分を金属電極
として形成するスパッタ蒸着を行うものである。
作用 本発明は上記した構成により、スパッタ法による半導体
基体のスパッタエツチングによって、半導体基体の表面
の汚れや酸化層等が除去されるとともにエツチングされ
た半導体基体の部分は表面が荒れているため金属電極材
料と密着しやすl、%さらに金属材料をスパッタリング
で飛翔させ、半導体基体のエッヂング部分に照射させる
た八 スパッタ蒸着した金属材料は半導体基体に強く圧
着する。その結果 半導体基体と金属電極は良好なオー
ミック接触を得ることができる。
実施例 以下、本発明の一実施例について第1@ 第2図および
第3図を参照しながら説明する。
本実施例でζよ 半導体基体の具体例としてまずp型の
セレン化亜鉛(ZnSe)結晶にAu(金)等の金属電
極を形成する場合を取り上げる。
RFスパッタ装置 DCスパッタ装置またはイオンビー
ムスパッタ装置が適切である力(本実施例ではRFスパ
ッタ装置を用いた 第1図に示すようにZn5e結晶等の半導体基体1をR
Fスパッタ装置のサンプルホルダー2に固定し 金属マ
スク3をのせ、スパッタ装置を真空排気する。装置内を
1xlO−’Torr以下にした後に 装置内にアルゴ
ン(Ar)ガスを導入し ガス圧が8mTo r r程
度になるように調節する。サンプルホルダー2に、高周
波(RF)電極を取り相法 RFパワーを30Wから4
0W入力する。発生したArプラズマ中のArイオンま
たは原子4は金属マスク3に保護されていないZn、S
d結晶等の半導体基体1をスパッタリングする。
上記スパッタエツチング条件で(よ 半導体基体1は約
100人/minのエツチングレートでエツチングされ
る。本実施例では 10分間゛エツチングを行ったので
、半導体基体1の電極形成部は表面より約1000人エ
ツチングされ九 スパッタエツチング終了後、第2図に示すように半導体
基体1を大気にさらすことなく、Arガス8 m’T 
o’r rの状態を保ちつつサンプルホルダー2からR
F電極をはすし 金(Au)ターゲット5にRF電iを
取り付jす、RFパワーを50’W人力する。Arプラ
ズマからのArイオンまたは原子4はAuターゲット5
をスパッタリングする。
前記Auターゲット5より飛び出した金原子6は高速で
半導体基体1に衝突LZnSe結晶半導体基体1に密着
した金等の金属電極7を形成することができた つぎに第3図を用いて電極間の電流−電圧特性を説明す
る。同図におけるaは半導体基体1をスパッタエツチン
グすることなく、フィラメントを用いたいわゆる抵抗加
熱の真空蒸着法でAu等の金属電極を形成した場合の電
流−電圧特性である。
このAu電極と半導体基体1間では流れる電流は小さく
、また電流は電圧に関して比例関係ではなく、この電極
はオーミック性電極にはなっていなシlしかし 上記の
スパッタエツチングにより1000人エツチングした後
に金を真空蒸着したものでは同図すに示すようにオーミ
ック性接触を示す電流−電圧特性が得られ九 このよう
に半導体基体1をスパッタエツチングした後に電極を形
成することにより抵抗加熱の真空蒸着法でもオーミック
性電極が得られることを発見した つぎに同図Cに示すようにスパッタエツチングを施した
後43’Auのスパッタ蒸着により電極を形成した場合
(よ 電流がよく流れ 同図すの場合に比べてもさらに
接触抵抗の低((特性のよいオーミック性接触の電極を
得ることができtも  スパッタ蒸着によりAu等の金
属電極7が半導体基体1に強く圧着したためであると考
えら株 金属電極をスパッタ蒸着することにより特性の
よいオーミッり外電極が得られることを発見しに 本実施例においてはArガスを用いた場合について述べ
た力(半導体基体1と反応することなく表面をエツチン
グすることかできるヘリウム(He)、ネオン(Ne)
、クリプトン(Kr)またはギセノン(Xe)において
も同様の効果があっ通 また電極材料としてもAu以外のIn、Sn等の金属に
も適用できる。また半導体基体1として、II−VI族
化合物米導体基体を用いたデバイスには特に有効である
ことを確言忍しtも 発明の効果 以上の実施例から明らかなように 本発明によれは 半
導体基体をスパッタエツチング後、金属電極を形成して
いるので、簡単な工程で接触抵抗の低し\ オーミック
特性のよい半導体基体への電極を提供できる。
【図面の簡単な説明】
第1図は本発明の一実施例の半導体基体への電極形成方
法におけるスバツタエッヂングの様子を示したは 第2
図は第1図のスパッタエツチング後の半導体基体へのス
パッタリングによる電極形■・・・半導体基体 7・・
・金属電籠代理人の氏名 弁理士 粟野重孝 他1名第 図 (い <(1) +釦 電圧(W)

Claims (4)

    【特許請求の範囲】
  1. (1)半導体基体の表面の所望の部分をスパッタエッチ
    ングした後にそのエッチングした領域に金属電極を形成
    する半導体基体への電極形成方法。
  2. (2)金属電極を金属ターゲットをスパッタリングする
    ことにより形成する請求項1記載の半導体基体への電極
    形成方法。
  3. (3)スパッタリング時のガスとして、ヘリウム(He
    )、ネオン(Ne)、アルゴン(Ar)、クリプトン(
    Kr)またはキセノン(Xe)のいずれか一つ以上を用
    いる請求項1または2記載の半導体基体への電極形成方
    法。
  4. (4)半導体基体としてII−VI族化合物半導体基体を用
    いる請求項1、2または3のいずれかに記載の半導体基
    体への電極形成方法。
JP2143114A 1990-05-31 1990-05-31 半導体基体への電極形成方法 Pending JPH0435025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2143114A JPH0435025A (ja) 1990-05-31 1990-05-31 半導体基体への電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2143114A JPH0435025A (ja) 1990-05-31 1990-05-31 半導体基体への電極形成方法

Publications (1)

Publication Number Publication Date
JPH0435025A true JPH0435025A (ja) 1992-02-05

Family

ID=15331241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2143114A Pending JPH0435025A (ja) 1990-05-31 1990-05-31 半導体基体への電極形成方法

Country Status (1)

Country Link
JP (1) JPH0435025A (ja)

Similar Documents

Publication Publication Date Title
US4328080A (en) Method of making a catalytic electrode
US4248688A (en) Ion milling of thin metal films
US5801098A (en) Method of decreasing resistivity in an electrically conductive layer
US3600218A (en) Method for depositing insulating films of silicon nitride and aluminum nitride
US6117771A (en) Method for depositing cobalt
US3479269A (en) Method for sputter etching using a high frequency negative pulse train
US4395322A (en) Catalytic electrode
JPS61170050A (ja) 低抵抗接点の形成方法
US3661747A (en) Method for etching thin film materials by direct cathodic back sputtering
US4416725A (en) Copper texturing process
KR100189218B1 (ko) Ito 투명도전막의 제작방법
US3968019A (en) Method of manufacturing low power loss semiconductor device
Dimigen et al. Investigation of Ion Etching
JPH0435025A (ja) 半導体基体への電極形成方法
JPS60174873A (ja) 蒸着用金属基板の前処理方法
EP0408265A2 (en) Process of forming a gold film on a diamond substrate by ion beam sputtering and apparatus for carrying out the process
JP3659653B2 (ja) 基板上に層を設ける方法およびこれに使用するスパッタリング装置
JPS6351630A (ja) シリコン基板への電極形成法
US4115228A (en) Method of making secondary-electron emitters
EP0260232B1 (en) Process for making metal-semiconductor ohmic contacts
JPS5928568A (ja) 乾式メツキ法
JP3079765B2 (ja) 電気接点用材料
JPH05132754A (ja) 炭化チタン薄膜の形成方法
JPH03150825A (ja) 電解コンデンサ用アルミニウム電極の製造方法
JPS6250461A (ja) スパツタリングによる薄膜の堆積法