JPH04349205A

JPH04349205A - 磁気ヘッド用読出回路

Info

Publication number: JPH04349205A
Application number: JP6815491A
Authority: JP
Inventors: Mitsutoshi Sugawara; 光俊菅原
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1991-04-01
Filing date: 1991-04-01
Publication date: 1992-12-03
Anticipated expiration: 2012-12-17
Also published as: JP2692404B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は磁気ヘッド用読出回路に
関し、特に記録時に高電圧を印加される磁気ヘッド用読
出回路に関する。

【０００２】

【従来の技術】従来、磁気ヘッドを介して磁気媒体に記
録し且つその記録された情報を同一の磁気ヘッドを用い
て読出す装置としては、テープレコーダをはじめ、ＶＴ
Ｒ，磁気記憶カメラ，コンピュータ用磁気テープや磁気
ディスク等数多くある。これらの装置に使用される磁気
ヘッドは記録時に数Ｖ〜数十Ｖの高い電圧が印加され、
読出時には１ｍＶオーダもしくはそれ以下という微弱な
信号を出力する。そのために、磁気ヘッドに接続される
読出回路は、低雑音回路であるばかりでなく、記録時に
生ずる高電圧で破壊されないこと、及び記録時に上記高
電圧に妨害を与えないことが要求される。

【０００３】図６は従来の一例を示す磁気ヘッド用読出
回路図である。図６に示すように、この磁気ヘッド用読
出回路３Ａは、読出回路の不具合を説明するためのもの
であるが、記録回路２に接続された磁気ヘッド１に並列
に接続され、その初段はトランジスタＱ３，Ｑ４と電流
源Ｉ２および負荷抵抗Ｒ１，Ｒ２からなる回路で構成さ
れる。また、次段回路４はトランジスタＱ３，Ｑ４のコ
レクタに接続される。一方、記録回路２の終段はトラン
ジスタＱ１，Ｑ２と電流源Ｉ１からなる差動増幅器で構
成される。尚、磁気ヘッド１は電源５でバイアスされる
。かかる読出回路３Ａにおいて、記録時は差動増幅器を
構成するトランジスタＱ１，Ｑ２の出力電流が磁気ヘッ
ド１に印加されるため、磁気ヘッド１のインダクタンス
により微分波形にあたる数Ｖ〜数十Ｖにおよぶ電圧がヘ
ッドの両端に生ずる。しかるに、ヘッドの中点は電源５
に接続されているので、ヘッドの一端は電源５より高く
なり、他端は電源５よりも低くなる。

【０００４】かかる読出回路３Ａがヘッドに接続されて
いる場合、記録時には電流源Ｉ２を零に設定し動作を止
めているにもかかわらず、ヘッドに生ずる数Ｖ〜数十Ｖ
の電圧がトランジスタＱ３のベース・コレクタ間接合と
抵抗Ｒ１を介し、あるいはトランジスタＱ４のベース・
コレクタ間接合と抵抗Ｒ２を介し電源５に至る側路に電
流を流すことになり、記録動作に影響を与えてしまう。

【０００５】一方、読出時の動作は、記録回路２の電流
源Ｉ１を零にして不動作とし、ヘッド１に生ずる微小電
圧を読出回路３Ａの差動トランジスタＱ３，Ｑ４で増幅
し次段回路４へ導出している。ここで、トランジスタＱ
３，Ｑ４は低雑音トランジスタにする必要がある。また
、それらのベースのバイアス電圧は電源５に等しく、コ
レクタ電圧はそれぞれ抵抗Ｒ１，Ｒ２を介して電源５よ
り与えられるため、コレクタ・エミタ間電圧ＶＣＥはベ
ース・エミッタ間電圧（ＶＢＥ≒０．７Ｖ）より低い０
．２〜０．５Ｖ程度に設定される。からるＶＣＥが０．
２〜０．５Ｖであっても、飽和領域に入らない範囲で増
幅動作は可能である。

【０００６】図７は従来の他の例を示す磁気ヘッド用読
出回路図である。図７に示すように、この回路は図６の
不具合を改良したものであり、特に逆流防止ダイオード
Ｄ１とレベルシフトダイオードＤ４，Ｄ５および電流源
Ｉ３，Ｉ４を付加している。この読出回路３Ａはヘッド
１に生ずる電圧をレベルシフトダイオードＤ４，Ｄ５を
介して差動トランジスタＱ３，Ｑ４へ加へ増幅する回路
であり。また、電流源Ｉ３，Ｉ４はダイオードＤ４，Ｄ
５にバイアスを与えるものである。

【０００７】まず、記録時はヘッド１に数Ｖ〜数十Ｖの
電圧が生ずるが、ダイオードＤ４，トランジスタＱ３の
ベース・コレクタ接合，抵抗Ｒ１を介して電源５に至る
側路はダイオードＤ１が逆バイアとなることにより遮断
されている。また、ダイオードＤ５，トランジスタＱ４
のベース・コレクタ接合，抵抗Ｒ２を介して電源５に至
る側路についても同様である。従って、記録時に読出回
路３Ａが影響を与えることはなくなる。

【０００８】次に、再生時（読出）には、ダイオードＤ
１があるため、トランジスタＱ３，Ｑ４のコレクタバイ
アス電圧が電源５よりも０．７Ｖ十抵抗Ｒ１又はＲ２で
の降下分を加えた０．９Ｖ〜１．２Ｖ程度低い電圧にな
ってしまう。そこで、トランジスタＱ３，Ｑ４のベース
バイアス電圧を前述した図６の回路よりもダイオード１
個分（約０．７Ｖ）下げるために、ダイオードＤ４，Ｄ
５および電流源Ｉ３，Ｉ４を設けている。

【０００９】図８は従来のまた別の例を示す磁気ヘッド
用読出回路図である。図８に示すように、読出回路３Ａ
は前述した図７の回路にダイオードＤ２，Ｄ３，Ｄ６と
トランジスタＱ１５，Ｑ１６と電流源Ｉ６，Ｉ７とを付
加した回路である。まず、読出時において、ヘッド１か
らの読出電流はダイオードＤ４，Ｄ５および電流源Ｉ３
，Ｉ４からなるレベルシヘト回路を介しトランジスタＱ
３，Ｑ４と電流源Ｉ２および抵抗Ｒ１，Ｒ２からなる差
動増幅器で増幅され、トランジスタＱ１５，Ｑ１６とダ
イオードＤ２，Ｄ３および電流源Ｉ６，Ｉ７からなるエ
ミッタホロワ回路を経て次段回路４へ導出される。

【００１０】一方、記録時において、記録回路２の出力
電流がヘッド１の両端に流れると、そのインダクタンス
により微分された電圧の値は数Ｖ〜数十Ｖに達すること
がある。この電圧は、ヘッド１の中点が電源５に接続さ
れているため、電源５よりも高い電圧になってしまう。この際、読出回路３Ａは動作していないにもかかわらず
、上記の電圧によりダイオードＤ４，トランジスタＱ３
のベース・コレクタ接合，抵抗Ｒ１を介して電源５に至
る経路で電流が流れることを防止するため、逆流防止ダ
イオードＤ１が挿入されている。同様に、ダイオードＤ
４，トランジスタＱ３のベース・コレクタ接合，トラン
ジスタＱ１５のベース・コレクタ接合，電源５への経路
を断にするため、逆流防止ダイオードＤ６が挿入されて
いる。更に、ダイオードＤ４，トランジスタＱ３のベー
ス・コレクタ接合，トランジスタＱ１５のベース・コレ
クタ接合，ダイオードＤ２を介し次段回路４への経路が
存在するので、仮に次段回路４がＮＰＮトランジスタに
よる差動増幅器やエミッタホロワ回路の場合には、この
ＮＰＮトランジスタのベース・コレクタ接合を介し（負
荷があれば、それも介して）電源５へ電流が流れてしま
い、記録時に電圧波形を歪ませることになる。

【００１１】

【発明が解決しようとする課題】上述した従来の磁気ヘ
ッド用読出回路は、記録時にヘッドに生ずる高電圧を妨
害するか、あるいは読出時のヘッドに生ずる微小な電圧
がダイオード（Ｄ４，Ｄ５）を介して増幅されるため、
このダイオードから生ずる雑音（主としてショット雑音
と熱雑音）が加わり、Ｓ／Ｎ比を悪化させてしまうとい
う欠点がある。また、電流源（Ｉ３，Ｉ４）は電源（５
）より磁気ヘッドを介して電流が流れるので、これによ
る磁気で記録済の磁気媒体に影響を与えない程度のきわ
めて微小な電流に設定せざるを得ず、このためダイオー
ド（Ｄ４，Ｄ５）のＳ／Ｎ比を最適にするようなバイア
ス電流を設定できないという欠点がある。更に、従来の
読出回路は次々と最終段まで逆流防止回路（ダイオード
Ｄ２，Ｄ３）を挿入していく必要があり、素子数の増大
を招き、次段回路の電源電圧利用率を低下させるという
欠点がある。すなわち、次段回路をＰＮＰトランジスタ
で構成するとか、信号ラインに逆流防止ダイオードを挿
入するとかの工夫をする必要があるが、いずれも信号の
周波数特性の劣化等の原因になり、好ましくない。

【００１２】本発明の目的は、かかる記録回路への妨害
の防止および差動対トランジスタの持つ最大限のＳ／Ｎ
比の実現と、誤書込等の防止と、次段以降の電源利用率
向上および信号の周波数特性劣化防止とを達成すること
のできる磁気ヘッド用読出回路を提供することにある。

【００１３】

【課題を解決するための手段】本発明の磁気ヘッド用読
出回路は、記録電流により接合を順バイアスにするに十
分な電圧を生ずる磁気ヘッドの中点に電源を接続し且つ
記録回路とともに並列に接続される磁気ヘッド用読出回
路において、前記磁気ヘッドにそれぞれベースを接続し
且つエミッタもしくはコレクタを電流源に接続した差動
対トランジスタと、コレクタもしくはエミッタにそれぞ
れ一端が接続され且つ他端を共通に接続される負荷抵抗
と、前記負荷抵抗の共通接続点および前記電源間に接続
されるＰチャネルもしくはＮチャネルトランジスタと、
前記ＰチャネルもしくはＮチャネルトランジスタのゲー
トおよび前記電源とは反対のソースもしくはドレイン間
に接続されるインピーダンス手段と、前記Ｐチャネルも
しくはＮチャネルトランジスタのゲートを開放もしくは
接地するための制御を行う制御手段と、前記差動対トラ
ンジスタのコレクタもしくはエミッタから出力を取出す
次段回路とを有して構成される。

【００１４】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１５】図１は本発明の第一の実施例を示す磁気ヘ
ッド用読出回路図である。図１に示すように、本実施例
は磁気ヘッド１に対し、最終段がトランジスタＱ１，Ｑ
２および電流源Ｉ１を有する記録回路２と、差動対トラ
ンジスタＱ３，Ｑ４や電流源Ｉ２と負荷抵抗Ｒ１，Ｒ２
およびＰチャネルトランジスタＱ５，抵抗Ｒ３，トラン
ジスタＱ６と次段回路４を有する読出回路３とが並列に
接続され、磁気ヘッド１の中点に電源５が接続されてい
る。特に、読出回路３は負荷抵抗Ｒ１，Ｒ２と電源５の
間にＰチャネルトランジスタＱ５を設け、さらにそのゲ
ートと負荷抵抗Ｒ１，Ｒ２の共通接続点に抵抗Ｒ３を接
続し且つゲートにはベースが制御されるトランジスタＱ
６のコレクタを接続している。

【００１６】記録時においては、かかる読出回路３の電
流源Ｉ２およびトランジスタＱ６のベース電流を零に設
定するが、前述のとおり、ヘッド１に生ずる数Ｖ〜数十
Ｖの電圧によりトランジスタＱ３のベース・コレクタ接
合と抵抗Ｒ１を介し、もしくはトランジスタＱ４のベー
ス・コレクタ接合と抵抗Ｒ２を介し、トランジスタＱ５
のドレインに電圧を生ずる経路がある。この場合、トラ
ンジスタＱ５は抵抗Ｒ１，Ｒ２に接続される側がソース
、電源５に接続される側がドレインとして動作するが、
トランジスタＱ６がオフであり、しかもトランジスタＱ
５のゲートが抵抗Ｒ３を介してソースに接続されている
ので、ゲート・ソース間は零Ｖとなり、特にトランジス
タＱ５をエンハンス型とすれば、オフの状態になる。す
なわち、磁気ヘッド１に生ずる電圧の側路とはならない
。

【００１７】一方、読出時においては、記録回路２の電
流源Ｉ１が零になるので、ヘッド１に生ずる微小電圧を
直接トランジスタＱ３，Ｑ４のベースに与えられ、その
結果差動増幅して次段回路４へ導出することができる。このとき、トランジスタＱ６がオンし、トランジスタＱ
５のゲートをほぼ接地電位とする。しかるに、トランジ
スタＱ５は電源５側がソースンとして動作し、抵抗Ｒ１
，Ｒ２側がドレインとして動作し、オン状態になる。そのドレイン電位は電源５より僅か（０．１Ｖ程度）に
低い電圧となる。一方、トランジスタＱ３，Ｑ４のベー
スバイアス電圧は電源５と等しいが、負荷抵抗Ｒ１，Ｒ
２の電圧降下を０．４Ｖ以下に押えるように設定すれば
、トランジスタＱ３，Ｑ４のコレクタ・エミッタ間電圧
を０．２Ｖ以上確保することができ、飽和領域に入るこ
となく増幅動作を行わせることができる。

【００１８】図２は本発明の第二の実施例を示す磁気ヘ
ッド用読出回路図である。図２に示すように、本実施例
は前述した第一の実施例あるいは図６乃至図８の従来例
と同一の回路および素子には同一の番号および記号を付
し、その説明を省略する。なお、記録回路２についても
省略している。本実施例の読出回路３は、トランジスタ
Ｑ８，Ｑ９および電流源Ｉ３，Ｉ４からなるエミッタホ
ロワ回路と、トランジスタＱ３，Ｑ４と電流源Ｉ２およ
び抵抗Ｒ１，Ｒ２からなる差動増幅回路と、前記エミッ
タホロワ回路に接続されたＰチャネルトランジスタＱ５
，Ｑ７からなる逆流防止回路と、差動増幅回路に接続さ
れたＰチャネルトランジスタＱ１０，Ｑ１１からなる逆
流防止回路と、ＮチャネルトランジスタＱ１２，Ｑ６Ａ
からなりトランジスタＱ５，Ｑ１０，Ｑ１１の逆流防止
回路を制御する制御回路と、次段回路４とで構成される
。

【００１９】かかる読出回路３において、記録時にヘッ
ド１に高電圧が発生した場合、トランジスタＱ８，Ｑ９
のベース・コレクタ間接合を介した電源５への経路に対
しては、トランジスタＱ５，Ｑ７からなる逆流防止回路
が有効に動作する。ここで、トランジスタＱ５はトラン
ジスタＱ８，Ｑ９側がソースとして、また電源５側がド
レインとして動作する。このトランジスタＱ５のゲート
は、トランジスタＱ６Ａがオフのため、トランジスタＱ
１２を介して電流が流れることはない。また、トランジ
スタＱ８，Ｑ９のコレクタ側が電源５よりやや高くなれ
ば、トランジスタＱ７を介してソース・ドレイン間を同
電位とするため、トランジスタＱ５はオフとなる。一方
、ヘッド１，トランジスタＱ８のベース・エミッタ間接
合，トランジスタＱ４のベース・コレクタ間接合，トラ
ンジスタＱ１１のソース・ドレイン，抵抗Ｒ２を介して
電源５に至る経路に対しては、トランジスタＱ１１がト
ランジスタＱ４側をソースとし且つ抵抗Ｒ２側をドレイ
ンとして動作するものの、トランジスタＱ１１のゲート
がトランジスタＱ７を介し、そのソースよりもやや高い
トランジスタＱ８のコレクタ電位につられてオフとなり
、その経路を遮断している。更に、ヘッド１，トランジ
スタＱ９側の経路についても同様である。なお、トラン
ジスタＱ１２は、そのドレイン側が電源５より高い電圧
になった際にトランジスタＱ６Ａの耐圧を保護するため
にカスコードに入れたものである。このように、書込時
に読出回路３が妨害を与えることはない。

【００２０】読出時には、トランジスタＱ６Ａがオンし
、またトランジスタＱ１２を介してトランジスタＱ５，
Ｑ１０，Ｑ１１のゲートをほぼ接地電位にしてこれらす
べてをオンさせるので、通常のエミッタホロワ回路と差
動増幅器として動作する。なお、トランジスタＱ７はゲ
ートが電源５につられているため、ソースより高電位と
なりオフになっている。

【００２１】本実施例においては、エミッタホロワ回路
が前置されているため、入力インピーダンスの向上やヘ
ッドに流れるバイアス電流の低減を実現できる。ただし
、エミッタホロワ段で生ずるノイズのためにＳ／Ｎ比を
悪化させる場合もあるが、トランジスタＱ８，Ｑ９の発
生するノイズが最小になる点に電流源Ｉ３，Ｉ４を設定
することにより最適化が可能である。すなわち、前述し
た図７の電流源Ｉ３，Ｉ４の値がヘッドに流れるために
上限があってノイズに対しての最適化ができないことよ
りもはるかに有利である。更に、本実施例におけるトラ
ンジスタＱ１０およびＱ１１を抵抗Ｒ１，Ｒ２の他端、
すなわち電源５側にもってきても同様に実現することが
できる。この場合、書込時にヘッド１からトランジスタ
Ｑ８，Ｑ９の各ベース・エミッタ間、トランジスタＱ３
，Ｑ４の各ベース・コレクタ間を介してそれぞれのコレ
クタに生ずる高い電圧が次段回路４で妨害を与えられる
ことのないように注意する必要がある。

【００２２】図３は本発明の第三の実施例を示す磁気ヘ
ッド用読出回路図である。図３に示すように、本実施例
は前述した第一の実施例の変形であり、特に図１のＰチ
ャネルトランジスタＱ５をＰＮＰトランジスタＱ５Ａに
、またＮＰＮトランジスタＱ６を電流源Ｉ５に置換した
回路である。その他の構成は同一であるので、以下は記
録時および読出時の動作を説明する。

【００２３】記録時においては、電流源Ｉ２およびＩ５
を零に設定するが、前述のとおり、ヘッド１に生ずる数
Ｖ〜数十Ｖの電圧によりトランジスタＱ３のベース・コ
レクタ接合と抵抗Ｒ１を介し、もしくはトランジスタＱ
４のベース・コレクタ接合と抵抗Ｒ２を介し、トランジ
スタＱ５Ａのコレクタに電圧を生ずる経路がある。この
場合、トランジスタＱ５Ａはエミッタよりコレクタの方
が高い電圧となるため逆トランジスタとしての動作とな
るが、電流源Ｉ５が零であり、しかもトランジスタＱ５
Ａのベース・コレクタ間、すなわち逆トランジスタのエ
ミッタ・ベース間が抵抗Ｒ３を介して接続されているこ
とにより、逆トランジスタのベース・エミッタ間が同電
位となってオフの状態になる。すなわち、磁気ヘッド１
に生ずる電圧の側路とはならない。

【００２４】一方、読出時においては、記録回路２の電
流源Ｉ１が零になるので、ヘッド１に生ずる微小電圧を
直接トランジスタＱ３，Ｑ４のベースに与えられ、その
結果差動増幅して次段回路４へ導出することができる。このとき、電流源Ｉ５によりトランジスタＱ５Ａのベー
ス・エミッタ間に電流が流れ、トランジスタＱ５Ａは飽
和状態に追いこまれる。このため、トランジスタＱ５Ａ
のコレクタ電圧は電源５より僅か（０．１Ｖ程度）に低
い電圧となる。一方、トランジスタＱ３，Ｑ４のベース
・バイアス電圧は電源５と等しいが、負荷抵抗Ｒ１，Ｒ
２の電圧降下を０．４Ｖ以下に押えるように設定するこ
とにより、トランジスタＱ３，Ｑ４のコレクタ・エミッ
タ間電圧を０．２Ｖ以上確保することができ、飽和領域
に入ることなく正確に増幅動作を行わせることができる
。

【００２５】図４は本発明の第四の実施例を示す磁気ヘ
ッド用読出回路図である。図４に示すように、本実施例
の読出回路３は、トランジスタＱ８，Ｑ９および電流源
Ｉ３，Ｉ４からなる第一のエミッタホロワ回路と、トラ
ンジスタＱ３，Ｑ４と電流源Ｉ２および抵抗Ｒ１，Ｒ２
からなる差動増幅回路と、トランジスタＱ１５，Ｑ１６
とダイオードＤ２，Ｄ３および電流源Ｉ６，Ｉ７からな
る第二のエミッタホロワ回路と、トランジスタＱ５Ａお
よび抵抗Ｒ３からなり且つ第一のエミッタホロワ回路に
対する逆流防止回路と、ダイオードＤ１からなり且つ差
動増幅回路に対する逆流防止回路と、トランジスタＱ１
３からなり且つ第二のエミッタホロワ回路に対する逆流
防止回路と、トランジスタＱ１４および電流源Ｉ８から
なり且つ前記三つの逆流防止回路を制御する制御回路と
、次段回路４とで構成される。記録時にヘッド１に高電
圧が発生した場合、トランジスタＱ８，Ｑ９のベース・
コレクタ間接合を介した電源５への経路に対しては、ト
ランジスタＱ５Ａ，抵抗Ｒ３および電流源Ｉ８（ただし
０）からなる逆流防止回路が有効に動作する。ここで、
トランジスタＱ５Ａのベースには、抵抗Ｒ３を介してコ
レクタ電圧と等しい電圧が印加されている。次に、ヘッ
ド１からトランジスタＱ９のベース・エミッタ間接合，
トランジスタＱ３のベース・コレクタ間接合，抵抗Ｒ１
を介して、もしくはヘッド１からトランジスタＱ８のベ
ース・エミッタ間接合，トランジスタＱ４のベース・コ
レクタ間接合，抵抗Ｒ２を介して電源５に至る経路に対
しては、ダイオードＤ１が逆流防止機能を果している。また、トランジスタＱ３，Ｑ４のコレクタから抵抗Ｒ１
，Ｒ２とは別にそれぞれトランジスタＱ１５，Ｑ１６の
ベース・コレクタ間接合を介して電源５に至る経路に対
しては、ＰＮＰトランジスタＱ１３が逆流防止機能に役
立っている。このＰＮＰトランジスタＱ１３のベースは
、前述したように、抵抗Ｒ３を介しヘッド１の高い電圧
より１接合分（０．７Ｖ）低い電圧が印加され、一方ト
ランジスタＱ１３のコレクタは３接合分（２．１Ｖ）低
い電圧が印加されることにより、トランジスタＱ１３は
逆トランジスタとして２接合分だけ逆バイアスとなり、
非導通になっている。更に、ＰＮＰトランジスタＱ１４
も逆トランジスタ動作であるが、逆トランジスタとして
ベース・コレクタ間がショート（０Ｖ）であるため、非
導通になっている。従って、記録時に読出回路３が妨害
を与えることはない。

【００２６】再生時においては、第一のエミッタホロワ
回路が前置されるため、入力インピーダンスの向上やヘ
ッド１に流れるバイアス電流の低減が実現される。ただ
し、第一のエミッタホロワ段で生ずるノイズのＳ／Ｎ比
を悪化させる場合もあるが、トランジスタＱ８，Ｑ９の
発生するノイズが最小になる点に電流源Ｉ３，Ｉ４を設
定することにより、最適化が可能である。これは、前述
した図７の場合の電流源Ｉ３，Ｉ４の値がヘッドに流れ
るために上限があり、ノイズに対して最適化ができない
ことよりもはるかに有利である。

【００２７】上述した第四の実施例の変形として、第二
のエミッタホロワ回路を構成するトランジスタＱ１５，
Ｑ１６の共通コレクタと電源５間をＰＮＰトランジスタ
Ｑ１３でなくダイオードで実現したり、あるいは差動増
幅回路の負荷抵抗Ｒ１，Ｒ２と電源５間をトランジスタ
Ｑ１３と同様のＰＮＰトランジスタで実現することも可
能である。更には、負荷抵抗Ｒ１，Ｒ２の共通接続点に
ダイオードＤ１を接続する代りに、トランジスタＱ５Ａ
のコレクタに接続することも可能である。あるいは、第
二のエミッタホロワ回路についても同様に、前段もしく
は前々段の逆流防止回路に接続してもよい。

【００２８】図５は本発明の第五の実施例を示す磁気ヘ
ッド用読出回路図である。図５に示すように、本実施例
は特に前述した図８を改良したものであり、読出時には
、ダイオードＤ４，Ｄ５および電流源Ｉ３，Ｉ４からな
る直流レベルシフト回路と、トランジスタＱ３，Ｑ４お
よび電流源Ｉ２からなる差動増幅器と、カスコード接続
されたトランジスタＱ１０Ａ，Ｑ１１Ａおよび負荷抵抗
Ｒ１，Ｒ２を介して接続され且つトランジスタＱ１５，
Ｑ１６とダイオードＤ２，Ｄ３および電流源Ｉ６，Ｉ７
からなるエミッタホロワ回路とがヘッド１に接続される
。このときのトランジスタＱ３，Ｑ４，Ｑ１０Ａ，Ｑ１
１Ａの直流バイアスレベルについて考察すると、ヘッド
１の中点が電源５に接続されているため、トランジスタ
Ｑ３，Ｑ４のベースは電源５より約０．７Ｖ低く、また
それらのコレクタはトランジスタＱ１０Ａ，Ｑ１１Ａの
ベース・エミッタ間電圧（約０．７Ｖ）だけ電源５より
低くなっている。従って、トランジスタＱ３，Ｑ４のコ
レクタ・エミッタ間電圧は約０．７Ｖであり、差動増幅
器として動作可能である。一方、トランジスタＱ１０Ａ
，Ｑ１１Ａについては、ベースが電源５に接続されてい
るので、コレクタは負荷抵抗Ｒ１，Ｒ２の電圧降下分だ
け低くなる。この低くなった値を０．１〜０．４Ｖ程度
とすれば、コレクタ・エミッタ間電圧を０．３Ｖ以上確
保でき、動作可能である。なお、トランジスタＱ１０Ａ
，Ｑ１１Ａのベースを電源５でなく、電源５よりわずか
に（０．１〜０．４Ｖ程度）低いバイアス電圧源を設け
且つそこに接続することにより、第五の実施例よりも出
力増幅を増やすことができる。

【００２９】かかる読出回路３の記録時の動作、すなわ
ちヘッド１に生ずる高電圧に対する動作を述べる。例え
ば、ヘッド１，ダイオードＤ１，トランジスタＱ３のベ
ース・コレクタ間接合，トランジスタＱ１０Ａのエミッ
タ・ベース接合，電源５という経路が考えられるが、ト
ランジスタＱ１０Ａのエミッタ・ベース接合が逆方向に
なっているため、電流が流れることはない。従って、こ
のトランジスタＱ１０Ａが動作しないので、そのコレク
タには高電圧が伝達されない。

【００３０】

【発明の効果】以上説明したように、本発明の磁気ヘッ
ド用読出回路は記録時にヘッドに生ずる高電圧を妨害す
ることなく、一方再生時には差動対トランジスタへ直接
ヘッドの微弱な出力電圧を供給することができ、しかも
雑音源となるダイオード手段も存在しないか少ないので
、差動対トランジスタの持つ最大限のＳ／Ｎ比を得るこ
とができるという効果がある。また、本発明は再生時の
ヘッドに前記トランジスタのベース電流がわずかに流れ
るのみであるので、電流源、特にＩ３，Ｉ４に比較して
も十分に小さく、誤書込等の原因になることもないとい
う効果がある。更に、本発明は逆流防止ダイオード（Ｄ
２，Ｄ３）を用いるときでも、一段目だけで済み次段以
降は不用になるので、素子数を低減でき且つ次段の電源
利用率および信号の周波数特性を劣化させずに済むとい
う効果がある。しかも、本発明はトランジスタＱ５，Ｑ
６がカスコード接続であるので、トランジスタＱ３，Ｑ
４のミラー容量の影響を減じて入力容量を小さくし、周
波数特性を改善できるという効果もある。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示す磁気ヘッド用読出
回路図である。

【図２】本発明の第二の実施例を示す磁気ヘッド用読出
回路図である。

【図３】本発明の第三の実施例を示す磁気ヘッド用読出
回路図である。

【図４】本発明の第四の実施例を示す磁気ヘッド用読出
回路図である。

【図５】本発明の第五の実施例を示す磁気ヘッド用読出
回路図である。

【図６】従来の一例を示す磁気ヘッド用読出回路図であ
る。

【図７】従来の他の例を示す磁気ヘッド用読出回路図で
ある。

【図８】従来のまた別の例を示す磁気ヘッド用読出回路
図である。

【符号の説明】

１　　　　磁気ヘッド２　　　　記録回路３　　　　読出回路４　　　　次段回路５　　　　電源Ｑ１〜Ｑ１６　　　　トランジスタＩ１〜Ｉ８　　　　電流源Ｒ１〜Ｒ３　　　　抵抗Ｄ１〜Ｄ５　　　　ダイオード

Claims

【特許請求の範囲】

【請求項１】　　記録電流により接合を順バイアスにす
るに十分な電圧を生ずる磁気ヘッドの中点に電源を接続
し且つ記録回路とともに並列に接続される磁気ヘッド用
読出回路において、前記磁気ヘッドにそれぞれベースを
接続し且つエミッタもしくはコレクタを電流源に接続し
た差動対トランジスタと、コレクタもしくはエミッタに
それぞれ一端が接続され且つ他端を共通に接続される負
荷抵抗と、前記負荷抵抗の共通接続点および前記電源間
に接続されるＰチャネルもしくはＮチャネルトランジス
タと、前記ＰチャネルもしくはＮチャネルトランジスタ
のゲートおよび前記電源とは反対のソースもしくはドレ
イン間に接続されるインピーダンス手段と、前記Ｐチャ
ネルもしくはＮチャネルトランジスタのゲートを開放も
しくは接地するための制御を行う制御手段と、前記差動
対トランジスタのコレクタもしくはエミッタから出力を
取出す次段回路とを有することを特徴とする磁気ヘッド
用読出回路。
【請求項２】　　前記差動対トランジスタのベースと前
記磁気ヘッド間にＮＰＮもしくはＰＮＰトランジスタお
よび電流源からなるエミッタホロワ回路を挿入し、この
コレクタもしくはエミッタと前記電源間に前記Ｐチャネ
ルもしくはＮチャネルトランジスタおよびインピーダン
ス手段を接続するとともに前記負荷抵抗を前記電源に接
続し、前記差動対トランジスタに逆流防止手段を接続す
ることを特徴とする請求項１記載の磁気ヘッド用読出回
路。
【請求項３】　　前記ＰチャネルもしくはＮチャネルト
ランジスタをＰＮＰもしくはＮＰＮトランジスタで置換
し且つ前記制御手段を電流源で置換したことを特徴とす
る請求項１記載の磁気ヘッド用読出回路。
【請求項４】　　前記差動対トランジスタの入力側およ
び出力側にそれぞれエミッタホロワ回路を挿入し、前記
差動対トランジスタおよび前記入出力側のエミッタホロ
ワ回路と前記電源間にそれぞれ逆流防止手段を接続する
ことを特徴とする請求項１記載の磁気ヘッド用読出回路
。
【請求項５】　　記録電流により接合を順バイアスにす
るに十分な電圧を生ずる磁気ヘッドの中点に電源を接続
し且つ記録回路とともに並列に接続される磁気ヘッド用
読出回路において、前記磁気ヘッドに接続されたダイオ
ードおよび電流源からなるレベルシフト回路と、前記レ
ベルシフト回路にそれぞれベースを接続し且つエミッタ
もしくはコレクタを電流源に接続した差動対トランジス
タと、前記電源に接続される負荷抵抗と、前記差動対ト
ランジスタの出力および前記負荷抵抗間にカスコード接
続される一対のトランジスタと、前記一対のトランジス
タのベース電位を前記電源もしくはそれより僅かに低い
電圧でバイアスするバイアス手段と、前記カスコード接
続したトランジスタに接続される次段回路とを有するこ
とを特徴とする磁気ヘッド用読出回路。