JPH04344715A - A/d converter - Google Patents

A/d converter

Info

Publication number
JPH04344715A
JPH04344715A JP11642891A JP11642891A JPH04344715A JP H04344715 A JPH04344715 A JP H04344715A JP 11642891 A JP11642891 A JP 11642891A JP 11642891 A JP11642891 A JP 11642891A JP H04344715 A JPH04344715 A JP H04344715A
Authority
JP
Japan
Prior art keywords
analog
signal
analog signal
digital
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11642891A
Other languages
Japanese (ja)
Inventor
Keijiro Nishimura
西村 啓二朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11642891A priority Critical patent/JPH04344715A/en
Publication of JPH04344715A publication Critical patent/JPH04344715A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To reduce distortion due to nonlinearity of an input impedance of the A/ D converter. CONSTITUTION:An amplifier 1 amplifies an input analog signal (a) to a prescribed level and outputs it. An A/D converter 2 uses a sampling clock (b) to convert and output the analog signal (a) by using a sampling clock (b) into a digital signal (d). A feedback circuit 7 adjusts the phase and the level of the analog signal C to feed back the result to an input of the amplifier 1.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はアナログ信号をデジタル
信号に変換するアナログデジタル変換器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog-to-digital converter for converting analog signals into digital signals.

【0002】0002

【従来の技術】図2は従来のアナログデジタル変換器の
一例のブロック図である。
2. Description of the Related Art FIG. 2 is a block diagram of an example of a conventional analog-to-digital converter.

【0003】従来例は、入力端子3からのアナログ信号
を所定のレベルに増幅する増幅器11と、入力端子4か
らのサンプリングクロツクにより増幅器11からのアナ
ログ信号をデジタル信号に変換し出力端子5に出力する
アナログデジタル(以下A−Dと記す)変換回路12と
を有して構成される。
In the conventional example, an amplifier 11 amplifies an analog signal from an input terminal 3 to a predetermined level, and a sampling clock from an input terminal 4 converts the analog signal from the amplifier 11 into a digital signal, which is then sent to an output terminal 5. It is configured to include an analog-to-digital (hereinafter referred to as A-D) conversion circuit 12 that outputs output.

【0004】0004

【発明が解決しようとする課題】上述した従来のアナロ
グデジタル変換器は、アナログ信号をデジタル信号に変
換するA−D変換回路の入力インピーダンスの非直線性
に起因する歪が発生するという欠点があった。
[Problems to be Solved by the Invention] The above-mentioned conventional analog-to-digital converter has the disadvantage that distortion occurs due to the nonlinearity of the input impedance of the A-D conversion circuit that converts an analog signal into a digital signal. Ta.

【0005】[0005]

【課題を解決するための手段】本発明のアナログデジタ
ル変換器は、入力の第1のアナログ信号を所定レベルに
増幅し出力する増幅器と、サンプリングクロツクにより
前記第1のアナログ信号をデジタル信号に変換出力する
アナログデジタル変換回路と、前記サンプリングクロツ
クにより前記デジタル信号を第2のアナログ信号に変換
出力するデジタルアナログ変換回路と、前記第2のアナ
ログ信号の位相およびレベルを調節して前記増幅器の入
力に負帰還させる帰還回路とを有する。
[Means for Solving the Problems] The analog-to-digital converter of the present invention includes an amplifier that amplifies an input first analog signal to a predetermined level and outputs the amplified signal, and a sampling clock to convert the first analog signal into a digital signal. an analog-to-digital conversion circuit for converting and outputting the digital signal; a digital-to-analog conversion circuit for converting and outputting the digital signal into a second analog signal using the sampling clock; and a digital-to-analog conversion circuit for converting and outputting the digital signal into a second analog signal; It has a feedback circuit that provides negative feedback to the input.

【0006】[0006]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例のブロック図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings. FIG. 1 is a block diagram of one embodiment of the present invention.

【0007】本実施例は、アナログ信号aを所定レベル
に増幅し出力する増幅器1と、サンプリングクロツクb
によりアナログ信号aをデジタル信号dに変換出力する
アナログデジタル(A−D)変換回路2と、サンプリン
グクロツクbによりデジタル信号dをアナログ信号cに
変換出力するデジタルアナログ(D−A)変換回路6と
、アナログ信号Cの位相およびレベルを調節して増幅器
1の入力に負帰還させる帰還回路7とを有する。
This embodiment includes an amplifier 1 that amplifies an analog signal a to a predetermined level and outputs the amplified signal, and a sampling clock b.
An analog-to-digital (A-D) converter circuit 2 converts and outputs an analog signal a to a digital signal d using a sampling clock b, and a digital-to-analog (D-A) converter circuit 6 converts and outputs a digital signal d to an analog signal c using a sampling clock b. and a feedback circuit 7 that adjusts the phase and level of the analog signal C and provides negative feedback to the input of the amplifier 1.

【0008】次に動作について説明すると、入力端子3
からのアナログ信号aを所要のレベルに増幅する増幅器
1の出力は、A−D変換器2の入力に接続される。入力
端子4から入力されるサンプリングクロツクbはA−D
変換回路2とD−A変換回路6とに供給される。A−D
変換回路2はアナログ信号aが変換されたデジタル信号
dを出力端子5に出力する。D−A変換回路6はデジタ
ル信号dが変換されたアナログ信号Cを出力する。アナ
ログ信号Cは帰還回路7を通して増幅器1の入力に接続
される。
Next, to explain the operation, input terminal 3
The output of an amplifier 1, which amplifies the analog signal a from the amplifier 1 to the required level, is connected to the input of an A/D converter 2. The sampling clock b input from input terminal 4 is A-D.
The signal is supplied to the conversion circuit 2 and the DA conversion circuit 6. A-D
The conversion circuit 2 outputs a digital signal d obtained by converting the analog signal a to an output terminal 5. The DA conversion circuit 6 outputs an analog signal C obtained by converting the digital signal d. The analog signal C is connected to the input of the amplifier 1 through a feedback circuit 7.

【0009】このようにすると、A−D変換回路2とD
−A変換回路6と帰還回路7とによるアナログ信号Cが
増幅器1に負帰還されるので、A−D変換回路2の入力
インピーダンスの非直線性を改善することができる。
[0009] In this way, the A-D conversion circuit 2 and the D
Since the analog signal C from the -A conversion circuit 6 and the feedback circuit 7 is negatively fed back to the amplifier 1, the nonlinearity of the input impedance of the AD conversion circuit 2 can be improved.

【0010】0010

【発明の効果】以上説明したように本発明は、変換され
た出力のデジタル信号を再びアナログ信号に変換し、入
力のアナログ信号の増幅器に負帰還をかけることにより
、A−D変換回路の入力インピーダンスの非直線性に起
因する歪を少くすることができる。
As explained above, the present invention converts the converted output digital signal into an analog signal again, and applies negative feedback to the amplifier of the input analog signal. Distortion caused by impedance nonlinearity can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.

【図2】従来のアナログデジタル変換器の一例のブロッ
ク図である。
FIG. 2 is a block diagram of an example of a conventional analog-to-digital converter.

【符号の説明】[Explanation of symbols]

1    増幅器 2    A−D変換回路 3    アナログ信号 4    サンプリングクロツク 5    デジタル信号 6    D−A変換回路 7    帰還回路 1 Amplifier 2 A-D conversion circuit 3 Analog signal 4 Sampling clock 5 Digital signal 6 DA conversion circuit 7 Feedback circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  入力の第1のアナログ信号を所定レベ
ルに増幅し出力する増幅器と、サンプリングクロツクに
より前記第1のアナログ信号をデジタル信号に変換出力
するアナログデジタル変換回路と、前記サンプリングク
ロツクにより前記デジタル信号を第2のアナログ信号に
変換出力するデジタルアナログ変換回路と、前記第2の
アナログ信号の位相およびレベルを調節して前記増幅器
の入力に負帰還させる帰還回路とを有することを特徴と
するアナログデジタル変換器。
1. An amplifier that amplifies an input first analog signal to a predetermined level and outputs the amplified signal; an analog-to-digital conversion circuit that converts and outputs the first analog signal into a digital signal using a sampling clock; and a feedback circuit that adjusts the phase and level of the second analog signal and provides negative feedback to the input of the amplifier. Analog-to-digital converter.
JP11642891A 1991-05-22 1991-05-22 A/d converter Pending JPH04344715A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11642891A JPH04344715A (en) 1991-05-22 1991-05-22 A/d converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11642891A JPH04344715A (en) 1991-05-22 1991-05-22 A/d converter

Publications (1)

Publication Number Publication Date
JPH04344715A true JPH04344715A (en) 1992-12-01

Family

ID=14686857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11642891A Pending JPH04344715A (en) 1991-05-22 1991-05-22 A/d converter

Country Status (1)

Country Link
JP (1) JPH04344715A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008011049A (en) * 2006-06-28 2008-01-17 Sharp Corp Oscillator unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008011049A (en) * 2006-06-28 2008-01-17 Sharp Corp Oscillator unit
JP4699300B2 (en) * 2006-06-28 2011-06-08 シャープ株式会社 Oscillator

Similar Documents

Publication Publication Date Title
JPH05227034A (en) Digital/analog converter
JPS6058629B2 (en) Video signal analog-to-digital conversion circuit
JPH11261347A (en) D-class amplifier provided with scale-type clock and d-class amplification method
WO2019215095A1 (en) Class-d amplifier and method for generating a driver signal
JP2653741B2 (en) Medium wave radio broadcaster
JPH04344715A (en) A/d converter
TW543304B (en) Four order sigma-delta modulator
JPH0254972B2 (en)
JP2722351B2 (en) Imaging signal processing device
US6362758B1 (en) Combined input circuit for analog to digital conversion
KR200171366Y1 (en) Sample-and-hold amplifier
JP4276745B2 (en) Signal synthesis circuit having two A / D converters
JPH0555917A (en) A/d converter
JP2638814B2 (en) Parallel A / D converter
JP2506753B2 (en) Digital telephone device
JPH0327622A (en) U/b conversion circuit
JPH11312978A (en) Data converter
JPS58210761A (en) Clamping circuit
JPH03104418A (en) Offset adjustment method for a/d conversion circuit
JP2769637B2 (en) Waveform digitizer
JPS5961308A (en) Gain switch control system
JPH0511558U (en) Highly stable A / D converter with calibration function
JPH0159775B2 (en)
JPH02268009A (en) Analog circuit with dc offset compensation circuit
JPH06318869A (en) Video signal use a/d conversion circuit and agc circuit