JPH04343568A - Image processor - Google Patents

Image processor

Info

Publication number
JPH04343568A
JPH04343568A JP3115838A JP11583891A JPH04343568A JP H04343568 A JPH04343568 A JP H04343568A JP 3115838 A JP3115838 A JP 3115838A JP 11583891 A JP11583891 A JP 11583891A JP H04343568 A JPH04343568 A JP H04343568A
Authority
JP
Japan
Prior art keywords
image
pattern
pattern image
signal
added
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3115838A
Other languages
Japanese (ja)
Inventor
Yoichi Takaragi
宝木 洋一
Nobuyuki Watabe
渡部 信之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3115838A priority Critical patent/JPH04343568A/en
Publication of JPH04343568A publication Critical patent/JPH04343568A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Combination Of More Than One Step In Electrophotography (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)

Abstract

PURPOSE:To easily discriminate a pattern image indicating information such as a machine number newly added to a copying object without confusing it. CONSTITUTION:An image scanner part 201 reads out an original to which a pattern image is added and inputs color signals R, G, B and an added pattern image correcting circuit 101 discriminates the area of the added pattern image from the inputted signal B and erases the pattern contents of the discriminated area. A pattern adder 102 adds a new pattern image to the area from which the old pattern contents are erased and a printer 202 prints out the original in the added state of the new pattern image.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は画像処理装置に関し、例
えば特定のパターンを付加する機能を有した画像処理装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus, and more particularly, to an image processing apparatus having a function of adding a specific pattern.

【0002】0002

【従来の技術】従来、複写物の悪用を防止するため、コ
ピー画像に機材番号を付加することにより、複写を行な
った複写機を特定することが考えられる。
2. Description of the Related Art Conventionally, in order to prevent the misuse of copies, it has been considered to identify the copying machine that made the copy by adding a machine number to the copied image.

【0003】かかる方法では、複写物のに元の原稿には
なかった画像を付加するため、複写物の画質が劣化する
という欠点があつた。
[0003] This method has the disadvantage that the image quality of the copy is degraded because an image that was not present in the original document is added to the copy.

【0004】近年、以上の問題を解決するため、人間の
目には識別し難いパターンとして機材番号を付加するこ
とが試みられている。特に白地の上に描かれた薄い濃度
のイエロー文字が人間の目には識別し難いということを
利用して、薄い濃度のイエロー線画を用いてパターン画
像を付加することが有効であつた。
In recent years, in order to solve the above problems, attempts have been made to add equipment numbers as a pattern that is difficult for the human eye to discern. In particular, it has been effective to add a pattern image using light-density yellow line drawings, taking advantage of the fact that it is difficult for the human eye to distinguish light-density yellow characters drawn on a white background.

【0005】[0005]

【発明が解決しようとしている課題】しかしながら、上
記従来例では、原稿に上記パターンが付加されている場
合、複写物上で、従来の付加パターンと現在の付加パタ
ーンとが混在し、機材番号の判別がむずかしくなるとい
う欠点があつた。
[Problem to be Solved by the Invention] However, in the above-mentioned conventional example, when the above-mentioned pattern is added to the original, the conventional addition pattern and the current addition pattern are mixed on the copy, and it is difficult to identify the equipment number. The drawback was that it was difficult to do.

【0006】本発明は、上述した従来例の欠点に鑑みて
なされたものであり、その目的とするところは、判別を
容易にする機材番号等を示すパターンを複写物上に付加
できる画像処理装置を提供する点にある。
The present invention has been made in view of the above-mentioned drawbacks of the conventional example, and its object is to provide an image processing device that can add a pattern indicating equipment numbers, etc., to a copy to facilitate identification. The point is to provide the following.

【0007】[0007]

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、本発明に係る画像処理装置は、パ
ターン画像を付加した原稿から得られるカラー画像デー
タを入力する入力手段と、前記入力したカラー画像デー
タから前記パターン画像の領域を判定する判定手段と、
前記判定手段で判定した領域のパターン内容を変更する
変更手段と、前記変更手段でパターン内容を変更したカ
ラー画像データを出力する出力手段とを備える。
[Means for solving the problem] Solving the above problems,
In order to achieve the object, an image processing apparatus according to the present invention includes an input means for inputting color image data obtained from a document to which a pattern image has been added, and a determination unit for determining the area of the pattern image from the input color image data. means and
The apparatus includes a changing means for changing the pattern contents of the area determined by the determining means, and an output means for outputting color image data with the pattern contents changed by the changing means.

【0008】[0008]

【作用】かかる構成によれば、入力手段はパターン画像
を付加した原稿から得られるカラー画像データを入力し
、判定手段は入力したカラー画像データからパターン画
像の領域を判定し、変更手段は判定手段で判定した領域
のパターン内容を変更し、出力手段は変更手段でパター
ン内容を変更したカラー画像データを出力する。
[Operation] According to this configuration, the input means inputs color image data obtained from a document to which a pattern image has been added, the determination means determines the area of the pattern image from the input color image data, and the changing means determines the area of the pattern image. The pattern content of the area determined in is changed, and the output means outputs color image data with the pattern content changed by the changing means.

【0009】[0009]

【実施例】以下に添付図面を参照して、本発明に係る好
適な一実施例を詳細に説明する。以下の実施例では本発
明の適用例として複写装置が示されるが、これに限るも
のでなく他の種々の装置に適用出来ることは勿論である
DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the present invention will be described in detail below with reference to the accompanying drawings. In the following embodiments, a copying machine is shown as an example of application of the present invention, but it is needless to say that the present invention is not limited to this and can be applied to various other apparatuses.

【0010】図2は本発明に係る画像処理装置を適用し
た複写装置の一例を示す側断面図である。図2において
、201はイメージスキャナ部であり、原稿を読取り、
デイジタル信号処理を行う部分である。また202はプ
リンタ部であり、イメージスキヤナ部201に読取られ
た原稿画像に対応した画像を用紙にフルカラーでプリン
ト出力する部分である。
FIG. 2 is a side sectional view showing an example of a copying apparatus to which the image processing apparatus according to the present invention is applied. In FIG. 2, 201 is an image scanner unit that reads a document,
This is the part that performs digital signal processing. A printer unit 202 prints out an image corresponding to the original image read by the image scanner unit 201 on paper in full color.

【0011】イメージスキヤナ部201において、20
0は鏡面圧板であり、原稿台ガラス(以下「プラテン」
という)203上の原稿204はランプ205で照射さ
れ、ミラー206、207、208に導かれ、レンズ2
09により3ラインセンサ(以下「CCD」という)2
10上に像を結び、フルカラー情報レッド(R)、グリ
ーン(G)、ブルー(B)成分として信号処理部211
に送られる。尚、205,206は速度vであり、20
7,208は1/2vでラインセンサの電気的走査方向
に対して垂直方向に機械的に動くことによって原稿全面
を走査する。信号処理部211では読取られた信号を電
気的に処理し、マゼンタ(M)、シアン(C)、イエロ
ー(Y)、ブラック(Bk)の各成分に分解し、プリン
タ部202に送る。また、イメージスキャナ部201に
おける一回の原稿走査(スキャナ)につき、M、C、Y
、Bkのうちひとつの成分がプリンタ部202に送られ
、計4回の原稿走査により一回のプリントアウトが完成
する。
In the image scanner section 201, 20
0 is a mirror pressure plate, and the platen glass (hereinafter referred to as "platen")
The original 204 on the 203 (referred to as ) is irradiated by a lamp 205, guided by mirrors 206, 207, and 208, and then passed through the lens 2.
09, 3 line sensor (hereinafter referred to as "CCD") 2
The image is formed on the signal processing unit 211 as full-color information red (R), green (G), and blue (B) components.
sent to. In addition, 205 and 206 are the speed v, and 20
7, 208 scans the entire document by mechanically moving in a direction perpendicular to the electrical scanning direction of the line sensor at 1/2v. The signal processing unit 211 electrically processes the read signal, decomposes it into magenta (M), cyan (C), yellow (Y), and black (Bk) components, and sends them to the printer unit 202. Also, for each document scan (scanner) in the image scanner unit 201, M, C, Y
, Bk is sent to the printer unit 202, and one printout is completed by scanning the document four times in total.

【0012】イメージスキャナ部201より送られてく
るM、C、YまたはBkの画像信号は、レーザドライバ
212に送られる。レーザドライバ212は画像信号に
応じ、半導体レーザ213を変調駆動する。レーザ光は
ポリゴンミラー214、fーθレンズ215、ミラー2
16を介し、感光ドラム217上を走査する。
M, C, Y or Bk image signals sent from the image scanner section 201 are sent to a laser driver 212. The laser driver 212 modulates and drives the semiconductor laser 213 according to the image signal. The laser beam is transmitted through a polygon mirror 214, an f-theta lens 215, and a mirror 2.
16, the photosensitive drum 217 is scanned.

【0013】218は回転現像器であり、マゼンタ現像
部219、シアン現像部220、イエロー現像部221
、ブラック現像部222より構成され、4つの現像器が
交互に感光ドラム217に接し、感光ドラム217上に
形成された静電潜像をトナーで現像する。223は転写
ドラムで、用紙カセット224又は225より給紙され
てきた用紙をこの転写ドラム223に巻きつけ、感光ド
ラム217上に現像された像を用紙に転写する。
Reference numeral 218 denotes a rotary developing device, which includes a magenta developing section 219, a cyan developing section 220, and a yellow developing section 221.
, a black developing section 222, and four developing devices alternately contact the photosensitive drum 217 to develop an electrostatic latent image formed on the photosensitive drum 217 with toner. A transfer drum 223 winds the paper fed from the paper cassette 224 or 225 around the transfer drum 223, and transfers the image developed on the photosensitive drum 217 onto the paper.

【0014】この様にしてM、C、Y、Bkの4色の順
次転写された後に、用紙は定着ユニット226を通過し
て排紙される。
After the four colors M, C, Y, and Bk have been sequentially transferred in this manner, the paper passes through the fixing unit 226 and is discharged.

【0015】図3はCCD(R)301、CCD(G)
302、CCD(B)303の光の波長に応じた相対感
度を示した図である。
FIG. 3 shows CCD(R) 301, CCD(G)
302 and CCD (B) 303 are diagrams showing relative sensitivities according to wavelengths of light.

【0016】図4は図1に示したイメージスキャナ部2
01の構成を説明するブロツク図である。同図において
、316はカウンタであり、上記3ラインセンサ210
を構成するラインセンサ301〜303に対する主走査
位置を指定する主走査アドレス102を出力する。すな
わち、水平同期信号Hsyncが「1」のときに、図示
されないCPUより所定値にセットされ、画素にクロッ
ク信号CLKによってインクリメントされる。
FIG. 4 shows the image scanner section 2 shown in FIG.
FIG. 2 is a block diagram illustrating the configuration of 01. In the figure, 316 is a counter, and the 3-line sensor 210
A main scanning address 102 that specifies the main scanning position for line sensors 301 to 303 constituting the main scanning area is output. That is, when the horizontal synchronization signal Hsync is "1", it is set to a predetermined value by a CPU (not shown) and incremented to a pixel by a clock signal CLK.

【0017】3ラインセンサ210上に結像された画像
は、3つのラインセンサ301〜303において光電変
換され、それぞれR成分、G成分、B成分の読取り信号
として、増幅器304〜306、サンプルホールド回路
307〜309及びA/D変換器310〜312を通じ
て各色8ビットのデイジタル画像信号313(Rに対応
する)、デイジタル画像信号314(Gに対応する)、
デイジタル画像信号315(Bに対応する)として出力
される。
The image formed on the 3-line sensor 210 is photoelectrically converted by the 3 line sensors 301-303, and is output as read signals of the R component, G component, and B component to the amplifiers 304-306 and the sample-and-hold circuit. 307 to 309 and A/D converters 310 to 312, each color receives an 8-bit digital image signal 313 (corresponding to R), a digital image signal 314 (corresponding to G),
It is output as a digital image signal 315 (corresponding to B).

【0018】図1は図2に示した信号処理部(画像処理
ユニット)211の構成を示すブロツク図である。同図
において、204は原稿、101は付加パターン画像補
正回路、102はパターン付加回路、103は垂直同期
信号(VSYNC),水平同期信号(HSYNC),ク
ロツク(CLK)の各信号を生成して出力する制御部、
402は色信号処理部、104は本装置全体を制御する
CPU、104aはCPU104が動作するためのプロ
グラムを格納したROMそして104bはROM中の各
プログラムのワークエリアとして用いるRAMを示して
いる。
FIG. 1 is a block diagram showing the configuration of the signal processing section (image processing unit) 211 shown in FIG. 2. As shown in FIG. In the figure, 204 is a document, 101 is an additional pattern image correction circuit, 102 is a pattern addition circuit, and 103 generates and outputs the vertical synchronization signal (VSYNC), horizontal synchronization signal (HSYNC), and clock (CLK) signals. a control unit to
402 is a color signal processing unit, 104 is a CPU that controls the entire apparatus, 104a is a ROM that stores programs for operating the CPU 104, and 104b is a RAM used as a work area for each program in the ROM.

【0019】次に、以上の信号処理部211の動作につ
いて説明する。
Next, the operation of the above signal processing section 211 will be explained.

【0020】イメージスキャナ部201によって読取ら
れたカラー画像信号(R、G、B)が付加パターン画像
補正回路101に入力される。付加パターン補正回路1
01において、薄いイエローの文字を判定し、画像信号
より除去する。色信号処理部402において、入力カラ
ー(R、G、B)信号より、プリントカター信号(Y、
M、C、K)を生成する。
Color image signals (R, G, B) read by the image scanner section 201 are input to the additional pattern image correction circuit 101. Additional pattern correction circuit 1
In step 01, light yellow characters are determined and removed from the image signal. The color signal processing unit 402 generates print cutter signals (Y, B) from input color (R, G, B) signals.
M, C, K).

【0021】パターン付加回路102において、イエロ
ープリント時、機材番号を画像信号に付加する。制御部
103は、同期信号を発生する回路部であり、Vsyn
c信号は副走査区間信号であり、副走査の画像出力区間
を示す信号である。Hsync信号は、主走査同期信号
であり、主走査開始の同期をとる信号である。CLKは
画像処理の基本クロックである。
The pattern adding circuit 102 adds the equipment number to the image signal during yellow printing. The control unit 103 is a circuit unit that generates a synchronization signal, and
The c signal is a sub-scanning section signal, and is a signal indicating the sub-scanning image output section. The Hsync signal is a main scanning synchronization signal, and is a signal that synchronizes the start of main scanning. CLK is a basic clock for image processing.

【0022】CPU104はマイクロプロセッサであり
、図13に示す面順次信号CNOを出力する。本実施例
で用いているレーザカラープリンタはM(マゼンタ)、
C(シアン)、Y(イエロー)、Bk(ブラック)の順
にプリントされる。面順次信号CNOとは、現在プリン
トしているプリント色を示す信号である。
CPU 104 is a microprocessor and outputs a frame sequential signal CNO shown in FIG. The laser color printer used in this example is M (magenta).
C (cyan), Y (yellow), and Bk (black) are printed in this order. The frame sequential signal CNO is a signal indicating the print color currently being printed.

【0023】図5は付加パターン画像補正回路101の
回路ブロツク図である。同図において、501は線画判
定部、502は色判定部、503はNAND回路、50
4〜506はOR回路、507〜510は一ライン遅延
用のラインバツフアをそれぞれ示している。
FIG. 5 is a circuit block diagram of the additional pattern image correction circuit 101. In the figure, 501 is a line drawing determination section, 502 is a color determination section, 503 is a NAND circuit, and 50
4 to 506 are OR circuits, and 507 to 510 are line buffers for one line delay.

【0024】次に、付加パターン画像補正回路101の
動作について説明する。
Next, the operation of the additional pattern image correction circuit 101 will be explained.

【0025】線画判定部501により、当該画素が線画
部か否かを判定する。色判定部502より、当該画素が
薄いイエローであるか否かを判定する。上記線画判定部
501及び色判定部502の出力をNAND503で論
理積演算と出力信号の反転を行い、この反転信号とOR
回路504,504,506でR,G,Bの各信号とで
論理和演算が行われる。これにより当該画素が、薄いイ
エローであり、かつ線画部であるときには、NAND5
03の出力は“0”となり、OR回路504〜506の
出力は真白(R=255、G=255、B=255)と
なり、そうでない場合は、画像信号が変更されずに出力
される。
A line drawing determination unit 501 determines whether the pixel in question is a line drawing portion. The color determination unit 502 determines whether the pixel is a light yellow color. The outputs of the line drawing determining section 501 and color determining section 502 are subjected to a logical AND operation and the output signal is inverted using a NAND 503, and the inverted signal is ORed.
In circuits 504, 504, and 506, an OR operation is performed on each of the R, G, and B signals. As a result, when the pixel is pale yellow and is in a line drawing area, the NAND5
The output of 03 becomes "0", and the outputs of OR circuits 504 to 506 become pure white (R=255, G=255, B=255); otherwise, the image signal is output without being changed.

【0026】図6は色判定部502の構成を示すブロツ
ク図である。同図において、601はLab変換回路、
602,604はそれぞれ異なる閾値C0,C1をLと
比較する比較器、603はルックアップテーブル(以下
「LUT」という)、605はAND回路を示している
FIG. 6 is a block diagram showing the configuration of the color determining section 502. In the same figure, 601 is a Lab conversion circuit;
602 and 604 are comparators that compare different threshold values C0 and C1 with L, 603 is a look-up table (hereinafter referred to as "LUT"), and 605 is an AND circuit.

【0027】次に、色判定部502の動作について説明
する。
Next, the operation of color determination section 502 will be explained.

【0028】Lab変換回路601は、入力R、G、B
信号を輝度信号L及び色成分信号a、bに変換する3×
3の積和演算器である。比較演算器602、604は、
輝度信号Lが予め定められた値の範囲(C0 <L<C
1 )にあるか否かを判定する。LUT603はROM
メモリであり、色成分信号a、bが特定の値の範囲、す
なわちイエロー成分である場合、“1”を出力し、それ
以外の場合“0”を出力する。
The Lab conversion circuit 601 has inputs R, G, B.
3× converting the signal into a luminance signal L and color component signals a and b
This is a 3-product-sum calculator. The comparison calculators 602 and 604 are
The luminance signal L is within a predetermined value range (C0 < L < C
1). LUT603 is ROM
It is a memory and outputs "1" when the color component signals a and b are in a specific value range, that is, the yellow component, and otherwise outputs "0".

【0029】図7は線画判定部501の構成を示すブロ
ツク図であり、図8は線画判定部501の動作を説明す
る図である。
FIG. 7 is a block diagram showing the configuration of the line drawing determining section 501, and FIG. 8 is a diagram explaining the operation of the line drawing determining section 501.

【0030】線画判定部501は、イエローの線画を検
出するため、イエロー画像に感度のよいB信号を用いて
、線画部の抽出を行う。
In order to detect a yellow line drawing, the line drawing determination unit 501 extracts the line drawing portion using a B signal that is sensitive to a yellow image.

【0031】図7において、701はエッジ量算出回路
、702,703は画素1ライン分の遅延を行うライン
バツフア、704は所定の定数Pとエッジ量算出回路7
01の出力OUTとを比較する比較器、705は上記定
数Pを記憶したレジスタをそれぞれ示している。尚、レ
ジスタ705に記憶された定数Pは、他のユニツトから
与えられるように設けても良く、これによつてレジスタ
705の省略ができる。
In FIG. 7, 701 is an edge amount calculation circuit, 702 and 703 are line buffers that delay one pixel line, and 704 is a predetermined constant P and edge amount calculation circuit 7.
01, and 705 indicates a register storing the constant P. Note that the constant P stored in the register 705 may be provided so as to be given from another unit, thereby allowing the register 705 to be omitted.

【0032】ここで、図9及び図10はエッジ量算出回
路83の構成を示すブロツク図である。図9及び図10
において、91−1〜91−9は一画素分のデータを保
持するラツチ、92−1〜92−4はラツチ91−1〜
91−9から2つのデータを入力して平均を求める演算
器、93−1,93−2はそれぞれ演算器92−1〜9
2−4から2つのデータを入力して最大値と最小値とを
出力する演算器、94は演算器93−1,93−2から
最大値を入力して大きい方を最大値として出力する比較
器、95は演算器93−1,93−2から最小値を入力
して小さい方を最小値として出力する比較器、96は比
較器94,95から出力される最大値と最小値との差を
算出する減算器をそれぞれ示している。
Here, FIGS. 9 and 10 are block diagrams showing the configuration of the edge amount calculation circuit 83. Figures 9 and 10
91-1 to 91-9 are latches that hold data for one pixel, and 92-1 to 92-4 are latches 91-1 to 91-9.
A computing unit inputs two data from 91-9 and calculates the average, 93-1 and 93-2 are computing units 92-1 to 9, respectively.
2-4 is an arithmetic unit that inputs two data and outputs the maximum value and minimum value. 94 is a comparison unit that inputs the maximum value from the arithmetic units 93-1 and 93-2 and outputs the larger one as the maximum value. 95 is a comparator that inputs the minimum value from the arithmetic units 93-1 and 93-2 and outputs the smaller one as the minimum value; 96 is the difference between the maximum and minimum values output from the comparators 94 and 95; The subtracters used to calculate .

【0033】エッジ量算出回路83では、ラインバツフ
アで702,703で遅延された入力データラインX,
Y,Zからの画素データが9つのラツチ91−1〜91
−9で3×3のウインドを形成するように遅延される。 これに対して、図8に示す演算を行い、エツジ量信号O
UTが出力される。図10の回路は、図8の演算を行う
構成を示している。
In the edge amount calculation circuit 83, the input data lines X, which are delayed by line buffers 702 and 703,
Pixel data from Y and Z are stored in nine latches 91-1 to 91.
-9 to form a 3x3 window. For this, the calculation shown in FIG. 8 is performed, and the edge amount signal O
UT is output. The circuit in FIG. 10 shows a configuration for performing the calculation in FIG.

【0034】ここで図7の説明に戻り、エッジ量算出回
路701において当該画素を中心とする3X3の画素マ
トリクスからエッジ量が算出されると、そのエツジ量を
示すエツジ量信号OUTは比較器602で定数Pと大小
を比較される。この結果、エツジ量信号OUTが定数P
より大きい場合、エツジ量信号OUTが線画領域である
ことを示す線画量域信号として出力される。
Returning to the explanation of FIG. 7, when the edge amount calculation circuit 701 calculates the edge amount from the 3×3 pixel matrix with the pixel in question as the center, the edge amount signal OUT indicating the edge amount is sent to the comparator 602. The magnitude is compared with the constant P. As a result, the edge amount signal OUT becomes constant P
If it is larger, the edge amount signal OUT is output as a line drawing amount area signal indicating that the edge amount signal OUT is a line drawing area.

【0035】図11はパターン付加回路102の構成を
示すブロツク図である。同図において、1101は副走
査カウンタ、1102は主走査カウンタであり、110
3はルックアップテーブルROM(以下「LUT」とい
う)、1104,1107,1109はANDゲート、
1105はフリップフロップ、1106はレジスタ、1
108は加算器である。
FIG. 11 is a block diagram showing the configuration of the pattern adding circuit 102. In the figure, 1101 is a sub-scanning counter, 1102 is a main-scanning counter, and 110
3 is a lookup table ROM (hereinafter referred to as "LUT"); 1104, 1107, 1109 are AND gates;
1105 is a flip-flop, 1106 is a register, 1
108 is an adder.

【0036】ここで、副走査カウンタ1101では主走
査同期信号Hsyncを主走査カウンタ1102では画
素同期信号CLKをそれぞれ9ビット幅すなわち512
周期で繰り返しカウントする。更にLUT1103は、
付加されるべきパターンが保持されている読出し専用メ
モリ(以下ROM)であり、副走査カウンタ1101、
主走査カウンタ1102それぞれのカウンタ値の下位6
ビットずつが入力される。ROM1103の出力は、1
ビットのみが参照され、ANDゲート1104によって
主走査カウンタ1101及び副走査カウンタ1102の
上位3ビットずつと論理積がとられ、フリップフロップ
1105にて、CLK信号で同期をとられ、ANDゲー
ト1109において、2ビットの面順次信号CNOが“
0”の反転信号及びCNOが“1”の両方と論理積がと
られた後に、ANDゲート1107に送られる。これは
CNO=2すなわち現在イエローでプリントされている
時のみに有効な信号である。
Here, the sub-scanning counter 1101 receives the main-scanning synchronization signal Hsync, and the main-scanning counter 1102 receives the pixel synchronization signal CLK, each having a width of 9 bits, that is, 512 bits.
Count repeatedly in cycles. Furthermore, LUT1103 is
This is a read-only memory (hereinafter referred to as ROM) in which a pattern to be added is held, and a sub-scanning counter 1101,
The lower 6 counter values of each main scanning counter 1102
Bit by bit is input. The output of ROM1103 is 1
Only the bits are referenced, and an AND gate 1104 performs an AND operation with the upper three bits of the main scanning counter 1101 and sub-scanning counter 1102. The flip-flop 1105 synchronizes with the CLK signal. The 2-bit field sequential signal CNO is “
After being logically ANDed with both the inverted signal of "0" and CNO being "1", it is sent to AND gate 1107. This is a valid signal only when CNO=2, i.e. currently printing in yellow. .

【0037】一方、レジスタ1106にはP1なる値が
保持されており、ANDゲート1107を経て、加算器
1108によって、入力信号Vにパターンが付加されV
’が出力される。従って、CNO=2すなわち現在イエ
ローでプリントされているときに、ROM1103に保
持されているパターンが繰り返し読み出され出力される
べき信号に付加される。ここで付加するパターンは、人
間の目で識別し難い様にイエローのトナーのみで付加さ
れるが、これは人間の目がイエローのトナーで描かれた
パターンに対して識別能力が弱いことを利用したもので
ある。
On the other hand, a value P1 is held in the register 1106, and a pattern is added to the input signal V by an adder 1108 via an AND gate 1107.
' is output. Therefore, when CNO=2, that is, when yellow is currently being printed, the pattern held in the ROM 1103 is repeatedly read out and added to the signal to be output. The pattern added here is added using only yellow toner so that it is difficult for the human eye to discern, but this takes advantage of the fact that the human eye has a weak ability to discern patterns drawn with yellow toner. This is what I did.

【0038】尚、複写物上の付加パターン画像を目視す
るためには、例えば、青い半透明のフィルムを等して見
ることにより確認することができる。
In order to visually observe the additional pattern image on the copy, it can be confirmed, for example, by looking at it through a blue translucent film.

【0039】ここで、第1の実施例の流れをまとめて説
明する。
[0039] Here, the flow of the first embodiment will be summarized.

【0040】図12は第1の実施例による画像処理工程
を示す図である。
FIG. 12 is a diagram showing the image processing process according to the first embodiment.

【0041】図12において、工程(1)はイメージス
キヤナ部201で原稿が読み取られたときの画像を示す
。この工程では、読み取られた原稿画像1201−1上
に既存の付加パターン画像1202−1と付加パターン
画像以外の画像1203が共存している。
In FIG. 12, step (1) shows an image when a document is read by the image scanner section 201. In this step, an existing additional pattern image 1202-1 and an image 1203 other than the additional pattern image coexist on the read original image 1201-1.

【0042】次の工程(2)は、付加パターン画像補正
回路101において補正処理が行われた後の出力画像1
201−2を示す。この工程では、既存の付加パターン
画像1202−1を取り除き、原稿1203のみを残す
In the next step (2), the output image 1 after the correction process is performed in the additional pattern image correction circuit 101.
201-2 is shown. In this step, the existing additional pattern image 1202-1 is removed, leaving only the original 1203.

【0043】続く工程(3)及び(4)は、それぞれパ
ターン付加回路102においてY(イエロ)とそれ以外
のM,C,BKの処理を行った後の出力画像1201ー
3,1201−4,5,6を示す。Yの出力画像120
1−3では、新たな付加パターン画像1202−2が付
加され、一方、M,C,BKの各出力画像1203−4
,5,6には付加パターン画像の付加無しに出力される
。1203−1,2,3,4はそれぞれY,M,C,B
Kの画像を示している。
In the following steps (3) and (4), output images 1201-3, 1201-4, 5 and 6 are shown. Y output image 120
1-3, a new additional pattern image 1202-2 is added, while M, C, and BK output images 1203-4
, 5, and 6 are output without adding any additional pattern images. 1203-1, 2, 3, 4 are Y, M, C, B respectively
An image of K is shown.

【0044】以上説明したように、第1の実施例によれ
ば、人間の目には識別しがたい様にパターン画像が付加
された原稿複写する場合、原稿上の付加パターン画像を
識別し、当該画素信号の信号変換、すなわち、既存の付
加パターン画像を削除して新たなパターン画像を付加す
ることにより、新たに複写物上に付加した機材番号等の
情報を示すパターン画像の判別を混乱せずに容易に行え
る。
As explained above, according to the first embodiment, when copying a document to which a pattern image is added in a manner that is difficult for the human eye to discern, the additional pattern image on the document is identified; By signal conversion of the pixel signal, that is, by deleting the existing additional pattern image and adding a new pattern image, it is possible to confuse the identification of the pattern image indicating information such as the equipment number newly added to the copy. It can be easily done without any problems.

【0045】<第2の実施例>次に、第2の実施例につ
いて説明する。
<Second Example> Next, a second example will be described.

【0046】図14は本発明の第2の実施例による付加
パターン画像補正回路101の回路ブロツク図である。 図5と同様の構成には同様の番号を付して説明を省略す
る。第1の実施例は、原稿上の付加パターン画像を削除
し、新たなパターン画像を付加するものであったが、第
2の実施例は、原稿上の付加パターン画像を、新たな付
加パターン画像より濃度を小さくして複写することによ
り、新たな付加パターン画像と原稿の付加パターン画像
とを複写物上で識別可能に混在させるものである。
FIG. 14 is a circuit block diagram of an additional pattern image correction circuit 101 according to a second embodiment of the present invention. Components similar to those in FIG. 5 are given the same reference numerals and explanations will be omitted. In the first embodiment, the additional pattern image on the document is deleted and a new pattern image is added, but in the second embodiment, the additional pattern image on the document is deleted as a new additional pattern image. By copying with a lower density, the new additional pattern image and the original additional pattern image are identifiably mixed on the copy.

【0047】図14において、1407はANDゲート
、1401〜1403はセレクタ、1404〜1406
はそれぞれ定数P0,255,255を記憶したレジス
タを示している。論理積回路1207からの出力が0の
とき、入力したR,G,Bの各信号を選択し、ANDゲ
ート1407からの出力が1のときレジスタ1404,
1405,1406の値を選択する。レジスタ1404
,1405,1406はCPU104によって値が設定
される8ビットレジスタである。P0に値はイエローの
プリント信号が生成されたとき、付加パターン画像のイ
エロー信号値P1より低くなるよう設定される。
In FIG. 14, 1407 is an AND gate, 1401 to 1403 are selectors, and 1404 to 1406 are
indicate registers storing constants P0, 255, and 255, respectively. When the output from the AND gate 1207 is 0, the input R, G, and B signals are selected, and when the output from the AND gate 1407 is 1, the register 1404,
Select values 1405 and 1406. register 1404
, 1405, and 1406 are 8-bit registers whose values are set by the CPU 104. The value of P0 is set to be lower than the yellow signal value P1 of the additional pattern image when a yellow print signal is generated.

【0048】上記回路構成により、原稿上の付加パター
ン画像の場合は、新たに付加される付加パターン画像よ
り、濃度を低く、複写物を作成することができる。
With the above circuit configuration, it is possible to create a copy of an additional pattern image on a document with a density lower than that of a newly added additional pattern image.

【0049】このように、第2の実施例によれば、原稿
上の付加パターンを特定濃度で再現することにより、新
たに付加したパターン画像と原稿上に既存の付加パター
ン画像との相方を識別可能にできる。
As described above, according to the second embodiment, by reproducing the additional pattern on the original at a specific density, it is possible to identify the newly added pattern image and the existing additional pattern image on the original. It can be made possible.

【0050】尚、本発明は、複数の機器から構成される
システムに適用しても、1つの機器からなる装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによつて達成される場合にも適用で
きることは言うまでもない。
The present invention may be applied to a system made up of a plurality of devices, or to a device made up of one device. It goes without saying that the present invention can also be applied to cases where the present invention is achieved by supplying a program to a system or device.

【0051】[0051]

【発明の効果】以上説明したように、本発明によれば、
新たに複写物上に付加した機材番号等の情報を示すパタ
ーン画像の判別を混乱せずに容易に行える。
[Effects of the Invention] As explained above, according to the present invention,
It is possible to easily identify a pattern image indicating information such as an equipment number newly added to a copy without confusion.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】図2に示した信号処理部(画像処理ユニット)
211の構成を示すブロツク図である。
[Figure 1] Signal processing unit (image processing unit) shown in Figure 2
211 is a block diagram showing the configuration of the device 211.

【図2】本発明に係る画像処理装置を適用した複写装置
の一例を示す側断面図である。
FIG. 2 is a side sectional view showing an example of a copying apparatus to which an image processing apparatus according to the present invention is applied.

【図3】CCD(R)301、CCD(G)302、C
CD(B)303の光の波長に応じた相対感度を示した
図である。
[Figure 3] CCD (R) 301, CCD (G) 302, C
It is a figure showing the relative sensitivity according to the wavelength of light of CD (B) 303.

【図4】図1に示したイメージスキャナ部201の構成
を説明するブロツク図である。
4 is a block diagram illustrating the configuration of an image scanner section 201 shown in FIG. 1. FIG.

【図5】付加パターン画像補正回路101の回路ブロツ
ク図である。
FIG. 5 is a circuit block diagram of an additional pattern image correction circuit 101.

【図6】色判定部502の構成を示すブロツク図である
FIG. 6 is a block diagram showing the configuration of a color determination section 502.

【図7】線画判定部501の構成を示すブロツク図であ
る。
FIG. 7 is a block diagram showing the configuration of a line drawing determining section 501.

【図8】線画判定部501の動作を説明する図である。FIG. 8 is a diagram illustrating the operation of the line drawing determination unit 501.

【図9】エッジ量算出回路83の構成を示すブロツク図
である。
FIG. 9 is a block diagram showing the configuration of an edge amount calculation circuit 83.

【図10】エッジ量算出回路83の構成を示すブロツク
図である。
FIG. 10 is a block diagram showing the configuration of an edge amount calculation circuit 83.

【図11】パターン付加回路102の構成を示すブロツ
ク図である。
FIG. 11 is a block diagram showing the configuration of the pattern adding circuit 102.

【図12】第1の実施例による画像処理工程を示す図で
ある。
FIG. 12 is a diagram showing an image processing process according to the first embodiment.

【図13】面順次信号CNOを説明する図である。FIG. 13 is a diagram illustrating a frame sequential signal CNO.

【図14】本発明の第2の実施例による付加パターン画
像補正回路101の回路ブロツク図である。
FIG. 14 is a circuit block diagram of an additional pattern image correction circuit 101 according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101  付加パターン画像補正回路 102  パターン付加回路 103  制御部 104  CPU 104a  ROM 104b  RAM 200  鏡面圧板 201  イメージスキヤナ部 202  プリンタ部 203  プラテン 204  原稿 205  ランプ 206,207,208  ミラー 209  レンズ 210  3ラインセンサ 211  信号処理部 212  レーザドライバ 213  半導体レーザ 214  ポリゴンミラー 215  f−θレンズ 216  ミラー 217  感光ドラム 218  回転現像器 219  マゼンダ現像部 220  シアン現像部 221  イエロー現像部 222  ブラツク現像部 223  転写ドラム 224,425  用紙カセツト 226  定着ユニツト 301〜303  CCD 304〜306  AMP 307〜309  S.H 310〜312  A/D 316  アドレスカウンタ 501  線画判定部 502  色判定部 503  NAND 504〜506  OR回路 507〜510,702,703  ラインバツフア6
01  Lab変換回路 602,604,704  比較器 603  LUT 605  ANDゲート 701  エツジ量算出回路 705  レジスタ 91−1〜91−9  ラツチ 92−1〜92−4、93−1,93−2  演算器9
4,95  比較器 96  減算器 1101  副走査カウンタ 1102  主走査カウンタ 1103  LUT 1104,1107,1109  ANDゲート110
5  フリップフロップ 1106  レジスタ 1108  加算器 1201−1  原稿画像 1201−2〜1201−6  出力画像1202−1
,1202−2  付加パターン画像1203,120
3−1〜1203−4  画像1407  ANDゲー
ト 1401〜1403  セレクタ 1404〜1406  レジスタ
101 Additional pattern image correction circuit 102 Pattern addition circuit 103 Control unit 104 CPU 104a ROM 104b RAM 200 Mirror pressure plate 201 Image scanner unit 202 Printer unit 203 Platen 204 Original 205 Lamps 206, 207, 208 Mirror 209 Lens 210 3-line sensor 211 Signal Processing section 212 Laser driver 213 Semiconductor laser 214 Polygon mirror 215 f-theta lens 216 Mirror 217 Photosensitive drum 218 Rotating developer 219 Magenta developing section 220 Cyan developing section 221 Yellow developing section 222 Black developing section 223 Transfer drum 224, 425 Paper cassette 226 Fixing units 301-303 CCD 304-306 AMP 307-309 S. H 310-312 A/D 316 Address counter 501 Line drawing determination section 502 Color determination section 503 NAND 504-506 OR circuit 507-510, 702, 703 Line buffer 6
01 Lab conversion circuit 602, 604, 704 Comparator 603 LUT 605 AND gate 701 Edge amount calculation circuit 705 Registers 91-1 to 91-9 Latches 92-1 to 92-4, 93-1, 93-2 Arithmetic unit 9
4,95 Comparator 96 Subtractor 1101 Sub-scanning counter 1102 Main-scanning counter 1103 LUT 1104, 1107, 1109 AND gate 110
5 Flip-flop 1106 Register 1108 Adder 1201-1 Original image 1201-2 to 1201-6 Output image 1202-1
, 1202-2 Additional pattern image 1203, 120
3-1 to 1203-4 Image 1407 AND gates 1401 to 1403 Selectors 1404 to 1406 Register

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】パターン画像を付加した原稿から得られる
カラー画像データを入力する入力手段と、前記入力した
カラー画像データから前記パターン画像の領域を判定す
る判定手段と、前記判定手段で判定した領域のパターン
内容を変更する変更手段と、前記変更手段でパターン内
容を変更したカラー画像データを出力する出力手段とを
備えることを特徴とする画像処理装置。
1. An input means for inputting color image data obtained from a document to which a pattern image has been added; a determination means for determining an area of the pattern image from the input color image data; and an area determined by the determination means. An image processing apparatus comprising: a changing means for changing pattern contents; and an output means for outputting color image data whose pattern contents have been changed by the changing means.
【請求項2】前記変更手段は、前記判定手段で判定した
領域のパターン内容を消去する消去手段と、前記消去手
段の消去後の領域に前記パターン内容と異なる新たなパ
ターン画像を付加する付加手段とを含むことを特徴とす
る請求項1記載の画像処理装置。
2. The changing means includes erasing means for erasing the pattern contents of the area determined by the determining means, and addition means for adding a new pattern image different from the pattern contents to the area after erasing by the erasing means. The image processing device according to claim 1, further comprising:
【請求項3】前記変更手段は、前記判定手段で判定した
領域に対してある濃度に切り換える切り換え手段と、前
記領域とは別の領域に前記パターン内容と異なる新たな
パターン画像を付加する付加手段とを含むことを特徴と
する請求項1記載の画像処理装置。
3. The changing means includes a switching means for switching to a certain density for the area determined by the determining means, and an adding means for adding a new pattern image different from the pattern contents to an area other than the area. The image processing device according to claim 1, further comprising:
【請求項4】前記ある濃度は、前記付加手段で付加する
パターン画像の濃度より低い値であることを特徴とする
請求項3記載の画像処理装置。
4. The image processing apparatus according to claim 3, wherein the certain density is a value lower than the density of the pattern image added by the adding means.
JP3115838A 1991-05-21 1991-05-21 Image processor Withdrawn JPH04343568A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3115838A JPH04343568A (en) 1991-05-21 1991-05-21 Image processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3115838A JPH04343568A (en) 1991-05-21 1991-05-21 Image processor

Publications (1)

Publication Number Publication Date
JPH04343568A true JPH04343568A (en) 1992-11-30

Family

ID=14672374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3115838A Withdrawn JPH04343568A (en) 1991-05-21 1991-05-21 Image processor

Country Status (1)

Country Link
JP (1) JPH04343568A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738491B1 (en) 1992-06-30 2004-05-18 Minolta Co., Ltd. Image forming apparatus and copy management system
US7821674B2 (en) 2000-03-30 2010-10-26 Minolta Co., Ltd. Image processing apparatus, image forming apparatus, information embedding method, and information embedding program

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738491B1 (en) 1992-06-30 2004-05-18 Minolta Co., Ltd. Image forming apparatus and copy management system
US7266215B2 (en) 1992-06-30 2007-09-04 Minolta Co., Ltd. Image forming apparatus and copy management system
US7388965B2 (en) 1992-06-30 2008-06-17 Minolta Co., Ltd. Imaging forming apparatus and copy management system
US7821674B2 (en) 2000-03-30 2010-10-26 Minolta Co., Ltd. Image processing apparatus, image forming apparatus, information embedding method, and information embedding program

Similar Documents

Publication Publication Date Title
US6556311B1 (en) Luminance-based color resolution enhancement
JP4079046B2 (en) Image processing apparatus and image processing method
US5353130A (en) Color image processing apparatus
JP2002354273A (en) Image processor and its program
US6009195A (en) Image processor with marker edition mode
JPH04343568A (en) Image processor
JP2749866B2 (en) Image forming device
JP2659185B2 (en) Image processing method
JPH05153368A (en) Image processor
JPH11187279A (en) Image processor and method
JP3267341B2 (en) Image processing apparatus and image processing method
JP3251348B2 (en) Image processing apparatus and image processing method
JP2942199B2 (en) Image processing method
JPH04302268A (en) Image processor
JP3355886B2 (en) Image processing device
JPH0514682A (en) Picture processing unit
JP3381468B2 (en) Image processing device
JP2911488B2 (en) Color image processing equipment
JP3728017B2 (en) Color image forming apparatus and control method thereof
JP3227174B2 (en) Image processing apparatus and control method for image processing apparatus
JPH04276981A (en) Picture processing circuit
JPH07154581A (en) Image forming device
JPH0638021A (en) Color image processor
JPH09275486A (en) Image processing unit
JP2003283857A (en) Image processor, and image forming device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980806