JPH04340628A - Fuzzy inference process compile system - Google Patents

Fuzzy inference process compile system

Info

Publication number
JPH04340628A
JPH04340628A JP3113154A JP11315491A JPH04340628A JP H04340628 A JPH04340628 A JP H04340628A JP 3113154 A JP3113154 A JP 3113154A JP 11315491 A JP11315491 A JP 11315491A JP H04340628 A JPH04340628 A JP H04340628A
Authority
JP
Japan
Prior art keywords
inference
fuzzy inference
asynchronous
synchronous
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3113154A
Other languages
Japanese (ja)
Other versions
JP3114884B2 (en
Inventor
Maki Arao
荒尾 真樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP03113154A priority Critical patent/JP3114884B2/en
Publication of JPH04340628A publication Critical patent/JPH04340628A/en
Application granted granted Critical
Publication of JP3114884B2 publication Critical patent/JP3114884B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)
  • Programmable Controllers (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

PURPOSE:To generate an assembly source for microcomputer adapted to execution of fuzzy inference in the synchronous system or that in the asynchronous system by user's selective setting. CONSTITUTION:A compile mode for synchronous system where the assembly source for microcomputer adapted to execution of fuzzy inference in the synchronous system where input data of inference is collectively delivered at the time of starting the inference process, a compile mode for asynchronous system where the assembly source for microcomputer adapted execution of fuzzy inference in the asynchronous system where only input data of required inference is delivered any time during the inference process in accordance with each inference rule, and an execution mode selective setting part which selectively sets execution of the compile mode for synchronous system and that for asynchronous system are provided.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、ファジィ推論処理コン
パイルシステムに関し、特にファジィ推論推論知識をマ
イクロコンピュータ用アセンブリソースに変換するファ
ジィ推論処理コンパイルシステムに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fuzzy inference processing compilation system, and more particularly to a fuzzy inference processing compilation system for converting fuzzy inference knowledge into assembly source for a microcomputer.

【0002】0002

【従来の技術】ファジィ推論処理をマイクロコンピュー
タにより実行するために、ファジィ推論ルール、ファジ
ィ推論ルールにて使用するラベル等の入出力情報、ラベ
ルに対応するメンバジップ関数等のファジィ推論推論知
識をマイクロコンピュータ用アセンブリソースに変換す
るファジィ推論処理コンパイラは既に知られている。
[Prior Art] In order to execute fuzzy inference processing by a microcomputer, fuzzy inference rules, input/output information such as labels used in the fuzzy inference rules, and fuzzy inference inference knowledge such as member zip functions corresponding to the labels are stored in a microcomputer. Fuzzy inference processing compilers for converting assembly sources for computers are already known.

【0003】ファジィ推論には、推論の入力データは推
論処理開始時に一括してバッファメモリ等に対し受渡し
を行う同期方式と、推論処理中に各推論ルールに従いそ
の都度必要な推論の入力データのみをバッファメモリ等
に対し受渡しするオンディマンド的な非同期方式とがあ
り、これは応用分野に応じて使い分けられることが好ま
しい。
[0003] In fuzzy inference, there is a synchronous method in which inference input data is transferred to a buffer memory etc. all at once at the start of inference processing, and a synchronous method in which only necessary inference input data is transferred each time according to each inference rule during inference processing. There is an on-demand asynchronous method for delivering data to and from a buffer memory, etc., and it is preferable to use this method depending on the field of application.

【0004】例えば、制御の分野に於いては、制御対象
の応答周波数に比べ、サンプリング周期Tsの逆数1/
Tsが充分に大きい場合は同期方式と非同期方式のいず
れのファジィ推論によっても制御性能に大きい差異は生
じないが、しかし1/Tsが制御対象の応答周波数に近
付くに従いファジィ推論が同期方式であるか、非同期方
式であるか、換言すれば、一つ前の周期の情報を用いる
か、実行中の最新の周期の情報を用いるがで、制御性能
に差異が生じ、実行中の最新の周期の情報を用いること
ができる非同期方式のファジィ推論である方が良好な制
御性能が得られる。
For example, in the field of control, compared to the response frequency of the controlled object, the reciprocal of the sampling period Ts is 1/
If Ts is sufficiently large, there will be no large difference in control performance between synchronous and asynchronous fuzzy inferences, but as 1/Ts approaches the response frequency of the controlled object, it becomes clear whether fuzzy inference is synchronous or not. , whether it is an asynchronous method, in other words, it uses the information of the previous cycle or the information of the latest cycle being executed, resulting in a difference in control performance, and the information of the latest cycle being executed. Better control performance can be obtained with asynchronous fuzzy inference that can use

【0005】これに対し、各種の認識の分野に於いては
、推論処理に用いる入力情報の同時性が重要であるから
、同期方式のファジィ推論であることが要求される。
On the other hand, in various fields of recognition, the simultaneity of input information used for inference processing is important, so synchronous fuzzy inference is required.

【0006】また同期方式と非同期方式はファジィ推論
の出力データについても同等に存在する。
[0006] Furthermore, the synchronous method and the asynchronous method equally exist for output data of fuzzy inference.

【0007】[0007]

【発明が解決しようとする課題】上述の如くファジィ推
論の実行方式はファジィ推論の応用分野に応じて臨機応
変に使い分けらるべきであるが、作成されたファジィ推
論推論知識をマイクロコンピュータ用アセンブリソース
に変換する際、ファジィ推論の実行方式の違いによりア
センブリソースの処理手順が異なり、このため同期方式
のファジィ推論の実行に適合したマイクロコンピュータ
用アセンブリソースを作成するコンパイラと、非同期方
式のファジィ推論の実行に適合したマイクロコンピュー
タ用アセンブリソースを作成するコンパイラとは互いに
異なった内容ものになり、一つのコンパイラによりその
両方を行える選択的に行えるものはない。
[Problems to be Solved by the Invention] As mentioned above, the execution method of fuzzy inference should be used flexibly depending on the field of application of fuzzy inference, but the created fuzzy inference inference knowledge can be used as an assembly source for a microcomputer. When converting the assembly source to Compilers that create assembly sources for microcomputers suitable for execution have different contents, and there is no single compiler that can selectively do both.

【0008】本発明は、従来のファジィ推論処理用のコ
ンパイラに於ける上述の如き問題点に着目してなされた
ものであり、同期方式のファジィ推論の実行に適合した
マイクロコンピュータ用アセンブリソースの作成と非同
期方式のファジィ推論の実行に適合したマイクロコンピ
ュータ用アセンブリソースの作成の何れをもユーザによ
る選択設定により行うファジィ推論処理コンパイルシス
テムを提供することを目的としている。
The present invention has been made by focusing on the above-mentioned problems in conventional compilers for fuzzy inference processing, and is aimed at creating an assembly source for a microcomputer that is suitable for executing synchronous fuzzy inference. It is an object of the present invention to provide a fuzzy inference processing compilation system that can create assembly source for a microcomputer suitable for execution of asynchronous fuzzy inference based on user selections and settings.

【0009】[0009]

【課題を解決するための手段】上述の如き目的は、本発
明によれば、ファジィ推論知識をマイクロコンピュータ
用アセンブリソースに変換するファジィ推論処理コンパ
イルシステムに於いて、推論の入力データを推論処理開
始時に一括して受渡す同期方式ファジィ推論の実行に適
合したマイクロコンピュータ用アセンブリソースを作成
する同期方式用コンパイルモードと、推論処理中に各推
論ルールに従いその都度必要な推論の入力データのみを
受渡す非同期方式ファジィ推論の実行に適合したマイク
ロコンピュータ用アセンブリソースを作成する非同期方
式用コンパイルモードと、前記同期方式用コンパイルモ
ードと前記非同期方式用コンパイルモードのいずれかの
実行を選択設定する実行モード選択設定部とを有してい
ることを特徴とするファジィ推論処理コンパイルシステ
ムによって達成される。
[Means for Solving the Problems] According to the present invention, in a fuzzy inference processing compilation system that converts fuzzy inference knowledge into assembly source for a microcomputer, inference processing is started on input data for inference. Synchronous compile mode that creates microcomputer assembly source suitable for execution of synchronous fuzzy inference, which is delivered in bulk at times, and only the necessary inference input data is delivered each time according to each inference rule during inference processing. an asynchronous compile mode for creating a microcomputer assembly source suitable for executing asynchronous fuzzy inference; and an execution mode selection setting for selecting and setting execution between the synchronous compile mode and the asynchronous compile mode. This is achieved by a fuzzy inference processing compilation system characterized by having a section.

【0010】0010

【作用】上述の如き構成によれば、実行モード選択設定
部によりコンパイルの実行モードが同期方式用コンパイ
ルモードと非同期方式用コンパイルモードのいずれかに
任意に設定され、この設定に応じて同期方式用コンパイ
ルモードと非同期方式用コンパイルモードのいずれかの
実行によりファジィ推論推論知識をマイクロコンピュー
タ用アセンブリソースに変換することが行われ、同期方
式ファジィ推論の実行に適合したマイクロコンピュータ
用アセンブリソースと非同期方式ファジィ推論の実行に
適合したマイクロコンピュータ用アセンブリソースのい
ずれかが選択的に作成される。
[Operation] According to the above configuration, the execution mode selection setting section arbitrarily sets the execution mode of compilation to either the synchronous method compilation mode or the asynchronous method compilation mode, and the synchronous method The fuzzy inference inference knowledge is converted into assembly source for a microcomputer by executing either the compile mode or the asynchronous compile mode, and the assembly source for a microcomputer and the asynchronous fuzzy inference that are suitable for execution of synchronous fuzzy inference are converted. Any assembly source for a microcomputer that is suitable for executing the inference is selectively created.

【0011】[0011]

【実施例】以下に添付の図を参照して本発明を実施例に
ついて詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the accompanying drawings.

【0012】本発明によるファジィ推論処理コンパイル
システムは、図1に示されて如く、推論の入力データを
推論処理開始時に一括して受渡す同期方式ファジィ推論
の実行に適合したマイクロコンピュータ用アセンブリソ
ースを作成する同期方式用コンパイル部1と、推論処理
中に各推論ルールに従いその都度必要な推論の入力デー
タのみを受渡す非同期方式ファジィ推論の実行に適合し
たマイクロコンピュータ用アセンブリソースを作成する
非同期方式用コンパイル部2と、同期方式用コンパイル
部1と非同期方式用コンパイル部2のいずれかの実行を
選択設定する実行モード選択設定部3とを含んでいる。
The fuzzy inference processing compilation system according to the present invention, as shown in FIG. Compile unit 1 for synchronous method to create, and assembly source for microcomputer suitable for execution of asynchronous fuzzy inference, which transfers only input data for inference required each time according to each inference rule during inference processing, for asynchronous method. It includes a compile section 2 and an execution mode selection and setting section 3 that selects and sets execution of either the compile section 1 for synchronous method or the compile section 2 for asynchronous method.

【0013】このファジィ推論処理コンパイルシステム
は、一般的なマイクロコンピュータ、或は専用のコンパ
イルマシンにより実行され、適当なエディタ、ファジィ
推論知識作成ツール等により作成されたファジィ推論知
識を与えられ、ファジィ推論知識をマイクロコンピュー
タ用アセンブリソースに変換する際には、先ず実行モー
ド選択設定部3を実行し、実行マシンのCRTに同期方
式用コンパイルモードと非同期方式用コンパイルモード
のいずれのモードによりコンパイルするかを選択設定す
るための画面表示を行う。このモード選択は、キーボー
ド、マウス、ディプスイッチ等によるマニュアル操作に
より行われ、同期方式コンパイルモードが選ばれると、
同期方式用コンパイル部1が実行され、推論の入力デー
タを推論処理開始時に一括して受渡す同期方式ファジィ
推論の実行に適合したマイクロコンピュータ用アセンブ
リソースを作成することが行われる。これに対し非同期
方式コンパイルモードが選ばれると、非同期方式用コン
パイル部2が実行され、推論処理中に各推論ルールに従
いその都度必要な推論の入力データのみを受渡す非同期
方式ファジィ推論の実行に適合したマイクロコンピュー
タ用アセンブリソースを作成することが行われる。この
モード選択とコンパイル実行のフローは図2に示されて
いる。
This fuzzy inference processing compilation system is executed by a general microcomputer or a dedicated compile machine, and is given fuzzy inference knowledge created by an appropriate editor, fuzzy inference knowledge creation tool, etc. When converting knowledge into assembly source for a microcomputer, first execute the execution mode selection setting section 3 and specify on the CRT of the execution machine whether to compile in synchronous compile mode or asynchronous compile mode. Displays a screen for selecting and setting. This mode selection is performed manually using the keyboard, mouse, dip switch, etc. When the synchronous compilation mode is selected,
The synchronous compiler 1 is executed to create a microcomputer assembly source suitable for executing synchronous fuzzy inference in which input data for inference is transferred all at once at the start of inference processing. On the other hand, when the asynchronous compile mode is selected, the asynchronous compile unit 2 is executed and is compatible with the execution of asynchronous fuzzy inference, which transfers only the necessary inference input data each time according to each inference rule during inference processing. Then, assembly source for the microcomputer is created. The flow of this mode selection and compilation execution is shown in FIG.

【0014】次に具体例として、4つの入力データin
1、in2、in3、in4と、下記の如き5つの推論
ルールrule1、rule2、rule3、rule
4、rule5と、2つの出力データout1、out
2とによるファジィ推論を図3に示されている如きマイ
クロコンピュータにより実行する場合の同期方式ファジ
ィ推論に於ける処理手順と非同期方式ファジィ推論に於
ける処理手順を図4と図5を用いて順に説明する。
Next, as a concrete example, four input data in
1, in2, in3, in4, and the following five inference rules rule1, rule2, rule3, rule
4. rule5 and two output data out1, out
The processing procedure in synchronous fuzzy inference and the processing procedure in asynchronous fuzzy inference when fuzzy inference based on 2 is executed by a microcomputer as shown in FIG. 3 will be explained in order using FIGS. 4 and 5. explain.

【0015】先ず、上述の推論ルールを記述する。 (rule1) If  in1=P  and  in2=Pthen
  out1=P,out2=N(rule2) If  in1=N  and  in2=Nthen
  out1=N,out2=P(rule3) If  in2=P  and  in3=Pthen
  out2=N (rule4) If  in3=P  and  in4=Pthen
  out2=P (rule5) If  in3=N  and  in4=Nthin
  out2=N 次に図3のマイクロコンピュータについて説明する。こ
のマイクロコンピュータは、入力バッファと出力バッフ
ァを含むCPU10と、入力データin1、in2、i
n3、in4をA/D変換するA/D変換器11と、出
力データout1、out2をD/A変換するD/A変
換器12と、システムプログラム、ファジィ推論処理の
アセンブリソースのファイル等を格納されたメモリ13
とを有している。
First, the above inference rules will be described. (rule1) If in1=P and in2=Pthen
out1=P, out2=N (rule2) If in1=N and in2=Nthen
out1=N, out2=P(rule3) If in2=P and in3=Pthen
out2=N (rule4) If in3=P and in4=Pthen
out2=P (rule5) If in3=N and in4=Nthin
out2=N Next, the microcomputer shown in FIG. 3 will be explained. This microcomputer includes a CPU 10 including an input buffer and an output buffer, and input data in1, in2, i
Stores the A/D converter 11 that A/D converts n3 and in4, the D/A converter 12 that D/A converts the output data out1 and out2, system programs, assembly source files for fuzzy inference processing, etc. memory 13
It has

【0016】次に図4に従って同期方式ファジィ推論に
於ける処理手順を説明する。先ず最初に4つの入力デー
タin1、in2、in3、in4のすべてをA/D変
換器11より読み込み、これを入力バッファにストアす
る(ステップ10)。このストアが完了すると、入力バ
ッファより入力データin1、in2を読み取り(ステ
ップ20)、推論ルールrule1とrule2とを順
次実行する(ステップ30)。次に推論ルールrule
1とrule2の実行により得られた出力データout
1の確定値を求める処理を行い(ステップ40)、これ
を出力バッファに書き込む(ステップ50)。
Next, the processing procedure in synchronous fuzzy inference will be explained with reference to FIG. First, all four input data in1, in2, in3, and in4 are read from the A/D converter 11 and stored in the input buffer (step 10). When this storage is completed, input data in1 and in2 are read from the input buffer (step 20), and inference rules rule 1 and rule 2 are sequentially executed (step 30). Next, inference rule rule
Output data obtained by executing 1 and rule 2 out
A process is performed to obtain a definite value of 1 (step 40), and this is written to the output buffer (step 50).

【0017】次に入力バッファより入力データin3を
読み取り(ステップ60)、推論ルールrule3を実
行する(ステップ70)。そして入力バッファより入力
データin4を読み取り(ステップ80)、推論ルール
rule4、5を実行する(ステップ90)。次に推論
ルールrule1〜5の実行により得られた出力データ
out2の確定値を求める処理を行い(ステップ100
)、これを出力バッファに書き込む(ステップ110)
Next, input data in3 is read from the input buffer (step 60), and inference rule rule 3 is executed (step 70). Then, input data in4 is read from the input buffer (step 80), and inference rules rules 4 and 5 are executed (step 90). Next, a process is performed to determine the final value of the output data out2 obtained by executing the inference rules rules 1 to 5 (step 100).
), write this to the output buffer (step 110)
.

【0018】最後に出力バッファの出力データout1
、2をD/A変換器12に書き込む(ステップ120)
Finally, the output data out1 of the output buffer
, 2 to the D/A converter 12 (step 120).
.

【0019】次に図5に従って非同期方式ファジィ推論
に於ける処理手順を説明する。この場合は、先ず推論ル
ールrule1とrule2の実行に必要な入力データ
in1、in2をA/D変換器11より読み込み、これ
を入力バッファにストアする(ステップ10)。このス
トアが完了すると、入力バッファより入力データin1
、in2を読み取り(ステップ20)、推論ルールru
le1とrule2とを順次実行する(ステップ30)
。次に推論ルールrule1とrule2の実行により
得られた出力データout1の確定値を求める処理を行
い(ステップ40)、これを出力バッファに書き込み(
ステップ50)、そして出力データout1を即座にD
/A変換器12に書き込む。(ステップ60)。
Next, the processing procedure in asynchronous fuzzy inference will be explained with reference to FIG. In this case, first, input data in1 and in2 necessary for executing inference rules rule1 and rule2 are read from the A/D converter 11 and stored in the input buffer (step 10). When this store is completed, the input data in1 is transferred from the input buffer.
, in2 (step 20), and inference rule ru
Execute le1 and rule2 sequentially (step 30)
. Next, a process is performed to obtain the final value of the output data out1 obtained by executing the inference rules rule 1 and rule 2 (step 40), and this is written to the output buffer (
step 50), and the output data out1 is immediately
/Write to A converter 12. (Step 60).

【0020】次に推論ルールrule3の実行に必要な
入力データin3をA/D変換器11より読み込み、こ
れを入力バッファにストアする(ステップ70)。この
ストアが完了すると、入力バッファより入力データin
3を読み取り(ステップ80)、推論ルールrule3
を実行する(ステップ90)。
Next, input data in3 necessary for executing inference rule rule 3 is read from the A/D converter 11 and stored in the input buffer (step 70). When this store is completed, the input data is input from the input buffer.
3 (step 80), inference rule rule 3
(Step 90).

【0021】次に推論ルールrule4とrule5の
実行に必要な入力データin4をA/D変換器11より
読み込み、これを入力バッファにストアする(ステップ
100)。このストアが完了すると、入力バッファより
入力データin4を読み取り(ステップ110)、推論
ルールrule4とrule5とを順次実行する(ステ
ップ120)。次に推論ルールrule1〜rule5
の実行により得られた出力データout2の確定値を求
める処理を行い(ステップ130)、これを出力バッフ
ァに書き込み(ステップ140)、そして出力データo
ut2を即座にD/A変換器12に書き込む。(ステッ
プ150)。
Next, input data in4 necessary for executing inference rules rule 4 and rule 5 is read from the A/D converter 11 and stored in the input buffer (step 100). When this storage is completed, input data in4 is read from the input buffer (step 110), and inference rules rule 4 and rule 5 are executed sequentially (step 120). Next, inference rules rule 1 to rule 5
The final value of the output data out2 obtained by the execution of is determined (step 130), this is written to the output buffer (step 140), and the
ut2 is immediately written to the D/A converter 12. (Step 150).

【0022】上述の如き同期方式、非同期方式のいずれ
のファジィ推論処理も入力データのサンプリング周期、
例えば図6に示されている如きサンプリング周期Ts毎
に実行される。同期方式のファジィ推論処理に於いては
、例えばTnの周期に於けるファジィ推論処理ではTn
−1の同一周期に於ける入力データin1、in2、i
n3、in4が用いられ、これに対し非同期方式のファ
ジィ推論処理に於いては、Tn−1のファジィ推論処理
では推論ルールの実行タイミング次第で、その実行時の
最新の入力データとしてTn−1或はTnの周期に於け
る入力データin1、in2、in3、in4が用いら
れることになる。
[0022] In both the synchronous and asynchronous fuzzy inference processing as described above, the sampling period of input data,
For example, it is executed every sampling period Ts as shown in FIG. In synchronous fuzzy inference processing, for example, in fuzzy inference processing in a cycle of Tn, Tn
-1 input data in1, in2, i in the same period
In contrast, in asynchronous fuzzy inference processing, Tn-1 or in4 is used as the latest input data at the time of execution, depending on the execution timing of the inference rule in Tn-1 fuzzy inference processing. Input data in1, in2, in3, and in4 in the period Tn are used.

【0023】上述の実施例に於いては、同期方式と非同
期方式は各々、入力データが同期方式であれば出力デー
タも同期方式、入力データが非同期方式であれば出力デ
ータも非同期方式としたが、出力データの同期性と非同
期性は入力データのそれと必ずしも一致している必要は
なく、例えば入力データについては同期方式で、出力デ
ータについては非同期方式であってもよく、この場合は
、実行モード選択設定部3は入力データに関するモード
選択設定機能と出力データに関するモード選択設定機能
とを個別に有していればよい。
In the above embodiment, the synchronous method and the asynchronous method are respectively used. If the input data is synchronous, the output data is also synchronous, and if the input data is asynchronous, the output data is also asynchronous. , the synchronicity and asynchrony of the output data do not necessarily have to match that of the input data; for example, the input data may be synchronous and the output data may be asynchronous. In this case, the execution mode The selection setting section 3 only needs to separately have a mode selection setting function for input data and a mode selection setting function for output data.

【0024】[0024]

【発明の効果】以上の説明から理解される如く、本発明
によるファジィ推論処理コンパイルシステムによれば、
実行モード選択設定部によりコンパイルの実行モードが
同期方式用コンパイルモードと非同期方式用コンパイル
モードのいずれかに任意に設定され、この設定に応じて
同期方式用コンパイルモードと非同期方式用コンパイル
モードのいずれかの実行によりファジィ推論推論知識を
マイクロコンピュータ用アセンブリソースに変換するこ
とが行われ、同期方式ファジィ推論の実行に適合したマ
イクロコンピュータ用アセンブリソースと非同期方式フ
ァジィ推論の実行に適合したマイクロコンピュータ用ア
センブリソースのいずれかが選択的に作成され、これに
より同期方式のファジィ推論の実行に適合したマイクロ
コンピュータ用アセンブリソースの作成と非同期方式の
ファジィ推論の実行に適合したマイクロコンピュータ用
アセンブリソースの作成の何れもがユーザによる選択設
定により行われるようになる。
[Effects of the Invention] As understood from the above explanation, according to the fuzzy inference processing compilation system according to the present invention,
The execution mode selection setting section arbitrarily sets the compilation execution mode to either synchronous compilation mode or asynchronous compilation mode, and depending on this setting, either synchronous compilation mode or asynchronous compilation mode is selected. The fuzzy inference inference knowledge is converted into microcomputer assembly source by executing , and the microcomputer assembly source is adapted to execute synchronous fuzzy inference and the microcomputer assembly source is adapted to execute asynchronous fuzzy inference. Either one of these is selectively created, and as a result, it is possible to create an assembly source for a microcomputer that is suitable for executing fuzzy inference using a synchronous method, or an assembly source for a microcomputer that is suitable for executing fuzzy inference using an asynchronous method. will be performed based on selection settings by the user.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明によるファジィ推論処理コンパイルシス
テムの構成例を示すブロック線図。
FIG. 1 is a block diagram showing a configuration example of a fuzzy inference processing compilation system according to the present invention.

【図2】本発明によるファジィ推論処理コンパイルシス
テムの作動を示すフローチャート。
FIG. 2 is a flowchart showing the operation of the fuzzy inference processing compilation system according to the present invention.

【図3】本発明によるファジィ推論処理コンパイルシス
テムにより作成されたアセンブリソースによりファジィ
推論処理を実行するマイクロコンピュータの一例を示す
ブロック線図。
FIG. 3 is a block diagram showing an example of a microcomputer that executes fuzzy inference processing using an assembly source created by the fuzzy inference processing compilation system according to the present invention.

【図4】同期方式ファジィ推論に於ける処理手順例を示
すフローチャート。
FIG. 4 is a flowchart showing an example of a processing procedure in synchronous fuzzy inference.

【図5】非同期方式ファジィ推論に於ける処理手順をを
示すフローチャート。
FIG. 5 is a flowchart showing a processing procedure in asynchronous fuzzy inference.

【図6】ファジィ推論処理に於ける入力データのサンプ
リング周期と入力データのサンプリングタイミングとを
示すタイムチャート。
FIG. 6 is a time chart showing the sampling period of input data and the sampling timing of input data in fuzzy inference processing.

【符号の説明】[Explanation of symbols]

1  同期方式用コンパイル部 2  非同期方式用コンパイル部 3  実行モード選択設定部 10  CPU 11  A/D変換器 12  D/A変換器 13  メモリ13 1 Compilation section for synchronous method 2 Compilation part for asynchronous method 3 Execution mode selection setting section 10 CPU 11 A/D converter 12 D/A converter 13 Memory 13

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  ファジィ推論知識をマイクロコンピュ
ータ用アセンブリソースに変換するファジィ推論処理コ
ンパイルシステムに於いて、推論の入力データを推論処
理開始時に一括して受渡す同期方式ファジィ推論の実行
に適合したマイクロコンピュータ用アセンブリソースを
作成する同期方式用コンパイルモードと、推論処理中に
各推論ルールに従いその都度必要な推論の入力データの
みを受渡す非同期方式ファジィ推論の実行に適合したマ
イクロコンピュータ用アセンブリソースを作成する非同
期方式用コンパイルモードと、前記同期方式用コンパイ
ルモードと前記非同期方式用コンパイルモードのいずれ
かの実行を選択設定する実行モード選択設定部とを有し
ていることを特徴とするファジィ推論処理コンパイルシ
ステム。
Claim 1: A fuzzy inference processing compilation system that converts fuzzy inference knowledge into assembly source for a microcomputer, a microcomputer adapted to execute synchronous fuzzy inference in which input data for inference is transferred all at once at the start of inference processing. Create assembly sources for microcomputers that are compatible with the synchronous compile mode that creates assembly source for computers, and the execution of asynchronous fuzzy inference that passes only the necessary inference input data each time according to each inference rule during inference processing. A fuzzy inference processing compile comprising: an asynchronous compile mode, and an execution mode selection setting section that selects and sets execution of either the synchronous compile mode or the asynchronous compile mode. system.
JP03113154A 1991-05-17 1991-05-17 Fuzzy inference processing compilation system Expired - Fee Related JP3114884B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03113154A JP3114884B2 (en) 1991-05-17 1991-05-17 Fuzzy inference processing compilation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03113154A JP3114884B2 (en) 1991-05-17 1991-05-17 Fuzzy inference processing compilation system

Publications (2)

Publication Number Publication Date
JPH04340628A true JPH04340628A (en) 1992-11-27
JP3114884B2 JP3114884B2 (en) 2000-12-04

Family

ID=14604936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03113154A Expired - Fee Related JP3114884B2 (en) 1991-05-17 1991-05-17 Fuzzy inference processing compilation system

Country Status (1)

Country Link
JP (1) JP3114884B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5229291B2 (en) 2010-09-29 2013-07-03 ブラザー工業株式会社 Map creation device and map creation program

Also Published As

Publication number Publication date
JP3114884B2 (en) 2000-12-04

Similar Documents

Publication Publication Date Title
US5504902A (en) Multi-language generation of control program for an industrial controller
JPH09259153A (en) Device and method for generating batch execution control program
JPH0721033A (en) Device and method for processing language
US6874148B1 (en) System and method for exporting a graphical program to a shared library
JP2000122886A (en) Program production system of semiconductor testing device
JPH05100833A (en) Data processor having code forming means and method of forming code
JPH04340628A (en) Fuzzy inference process compile system
JP4168224B2 (en) Programmable controller programming device
JPH10187461A (en) Language processing system
JPH0667871A (en) Automatic program updating system
JPH06161773A (en) Generating device for parallel processing program
JPH0272407A (en) Ladder program converter
JPH11167409A (en) Program controller operating by parallel language
JPH0588898A (en) Option value setting method, ai tool system and language processing tool system
JPH02101550A (en) File-form conversion system without format
JPH04274518A (en) Device for preparing picture signal processing program by dsp
JPH0561662A (en) Method and device for controlling execution of program parts
JPH05334391A (en) Control circuit generating device
JPS62135958A (en) Simulation system
KR20020033940A (en) Exclusive control system by sequential function chart
JPH04257028A (en) Program preparing/synthesizing device and method for the same
JPS62140143A (en) Program producing device for conversion of program
JPS6162141A (en) Logic-type information processing device
JPH01282651A (en) Control item automatic control system for comprehensiveness degress control
JPH11149368A (en) Diagram editing program developing method/system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees