JPH04331519A - 可変構造を示す時分割多重情報伝送装置 - Google Patents

可変構造を示す時分割多重情報伝送装置

Info

Publication number
JPH04331519A
JPH04331519A JP3259426A JP25942691A JPH04331519A JP H04331519 A JPH04331519 A JP H04331519A JP 3259426 A JP3259426 A JP 3259426A JP 25942691 A JP25942691 A JP 25942691A JP H04331519 A JPH04331519 A JP H04331519A
Authority
JP
Japan
Prior art keywords
bits
packet
information
packets
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3259426A
Other languages
English (en)
Other versions
JP3130981B2 (ja
Inventor
Jean-Francois Travers
ジェン−フランソワ　トラバー
Jacques Briand
ジャック　ブリアン
Yvon Guedes
イボン　ゲーデ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9401041&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH04331519(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04331519A publication Critical patent/JPH04331519A/ja
Application granted granted Critical
Publication of JP3130981B2 publication Critical patent/JP3130981B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1682—Allocation of channels according to the instantaneous demands of the users, e.g. concentrated multiplexers, statistical multiplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/18—Time-division multiplex systems using frequency compression and subsequent expansion of the individual signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、パケットがｎｔ　ビッ
トで構成され、１秒当たりｎｓ　ビットの１／Ｔｓ　情
報パケットを生じる加入者装置自体に割当てられるＮＴ
　伝送パケットを加入者装置に１秒当たり送信する少な
くとも１つの周波数チャネルを用いる可変構造を示す時
分割多重情報伝送装置であって、該装置は加入者装置か
ら生じる情報信号を多重化し、時分割多重を形成する少
なくとも１つの時分割マルチプレックス回路と、或いは
時分割多重情報を加入者装置に分配するデマルチプレッ
クス回路とからなる時分割多重情報伝送装置に係る。
【０００２】
【従来の技術】かかる装置は欧州特許出願公開明細書第
２６１１２７号に記載されている。この従来技術の装置
は異なるフォーマットの伝送情報パケットを可能にする
。従って、それは、市場で実際に見うけるられる音声符
号器／復号器の異なる情報パケットフォーマットに整合
さるべきフォーマットに対して可能である。
【０００３】
【発明が解決しようとする課題】本発明は、フォーマッ
トを異なる音声符号器／復号器の速度に整合する可能性
を示し、多くの回路の必要なしにデータを同じフレーム
で可変の速度で伝送するのを可能にするこのタイプの装
置を提案する。
【０００４】
【課題を解決するための手段】従って、この装置は同じ
加入者装置に割当てられた異なる情報パケットのビット
を割当てられた伝送パケットに挿入するマルチプレック
ス回路に結合されて設けられ、デインターリービング手
段がインターリービング手段の逆動作を実行するデマル
チプレックス回路に結合されて設けられていることを特
徴とする。
【０００５】本発明の重要な利点は、伝送パケットで生
じる誤りパケットは、それらが誤り補正コードにより符
号化されるので種々の情報パケットでのインターリービ
ングのため現われ、情報信号はエラーが現われるので、
より容易に再生され、即ち非相関される。従って、各パ
ケットのエラー補正コーディングはより良く行なわれる
。
【０００６】
【実施例】添付図面と共にする以下の説明は、例示であ
り、如何に本発明を実現するかをより理解しやすくする
ものであり、これに限定さるべきものではない。
【０００７】図１は本発明による伝送装置を示す。簡略
化のため、これらの送受信器は添字１，２及び３を付し
て示され、一方実際に、複数のかかる装置はそのような
装置の一部を形成してよい。装置２及び３はこの例では
移動局と考えられ、一方装置１は固定又は基地局と考え
られる。これら３つの装置は、それらの間を双方向リン
ク、例えば矢印Ａで示す方向に装置１を装置２に、また
装置１を装置３に結合し、他方、矢印Ｒで示す方向に装
置２を装置１に、また装置３を装置１に結合する無線リ
ンクを介して通信する。
【０００８】これらの装置の夫々に装置１に対して多数
の加入者ユニットＳＡ１，ＳＡ２，…，ＳＡｍ及び装置
２に対してＳＢ１，ＳＢ３，（図示せず）…，ＳＢｎ及
び装置３に対してＳＢ２が結合される。これらの加入者
ユニットはユニットＳＡ１，ＳＡｍ，ＳＢ２及びＳＢｎ
の場合に電話セットでよく、それらは音声符号器／符号
器ＳＰＡ１，ＳＰＡｍ，ＳＰＢ２及びＳＰＢｎにより各
装置１から３に結合され、或いはファクシミリ通信装置
、等しい、ＳＡ２，ＳＢ２はインタフェース回路ＣＩＡ
２及びＣＩＢ２を介して装置１及び２に結合される。 しかし、加入者ユニットがどうであろうと、その出力に
あるデータは２進タイプであり、これにより装置１から
３の間の伝送がＴＤＭＡタイプのディジタル時分割多重
モードで実行されえ、各装置は多重情報信号を取入れ又
は得るための手段からなる。
【０００９】この多重化は、装置１の一部を形成し、イ
ンタフェース回路ＳＰＡ１，ＳＩＡ２，…ＳＰＡｍの符
号器／復号器からの情報信号を多重化するマルチプレッ
クス回路１０により実現される。挿入回路１２により、
パケットを制御する１２ビット及び多重モードは多重デ
ータに加算される。従って、回路１２で生じたビットは
、２ビットに対して１符号（１符号当たり２ビットの変
調の場合）を送信する変調器１４により用いられる。 送信器１５は、方向Ａの装置２の方向に送信アンテナ１
７によりこれらの符号を空間に送信する。
【００１０】伝搬される装置２からの方向Ｒに情報信号
は受信アンテナ２０により捕捉される。このアンテナに
結合された受信回路２２は信号を復調器２４に供給する
。この復調器で回復されたビットは制御ビットを除去す
る除去回路２６により処理される。デマルチプレクサ２
８は情報信号を異なる復号器及びインタフェース回路Ｓ
ＰＡ１，ＩＳＡ２，…，ＳＰＡｍに亘って分布させる。 無線チャネルに亘って送信されるには、ＴＤＭＡ多重モ
ードは搬送波周波数中心とする周波数チャネルを必要と
する。
【００１１】更に、装置１には、装置２及び３のこの場
合に移動局間に通信を行なうのを可能とするＰＡＢＸタ
イプ２９の切換スイッチが設けられている。
【００１２】図２は２つの搬送波周波数ＦＰＡ及びＦＰ
Ｒを中心とする周波数チャネルを示し、夫々は送信方向
Ａ及びＲに各割当てられる。これらの搬送波周波数近く
の前記通過帯域ＢＰは２５ＫＨｚである。搬送波周波数
は略４００ＭＨｚから９００ＭＨｚまでの帯域に含まれ
る。
【００１３】図３はＭフレームＴＲにより形成され、夫
々がＴの時間間隔ＴＣＨｉ　（ｉ＝１，…，Ｔ）と時間
間隔ＸＣＣＨで形成された多重フレームＭＴＲにより構
成されるこのＴＤＭＡマルチプレックスの構成を示す。 間隔ＸＣＣＨは多重の構成に用いられ、一方有用なトラ
ヒックを送信する間隔ＴＣＨｉ　がある。これらの間隔
ＴＣＨ１　からＴＣＨＴ　夫々はｎｅｂビットからなる
。
【００１４】１と６チャネルの間に伝送される時分割多
重モードに対し、下記を有する：Ｍ＝１多重フレーム当
たり６０フレーム Ｔ＝１フレーム当たり１９の時間間隔ＴＣＨ、即ち間隔
ＸＣＣＨを含む２０時 間間隔の合計 ｎｅｂ＝１９０ビット、そのうち４６ビットは１４４の
トラヒックビットを再生し、通信制御（同期、加入者の
状態、オンフック又はオフフック…）に対して用いられ
る。
【００１５】１秒に送信された２００の有用なトラヒッ
ク時間間隔を有する上記の例のフレームワーク内に、ト
ラヒックチャネルの配列は２８．８Ｋビット／秒の速度
を有する。
【００１６】時分割多重が異なる音声符号器（２，４Ｋ
ビット／秒，…，１３Ｋビット／秒）に適合さるべきで
あるので、１から６トラヒックチャネルの間存在するこ
とが必要である。図４は４に等しいチャネルの数に対す
るこの多重モードの構成を示す。
【００１７】ＣＨ０からＣＨ３の４つのチャネルは夫々
加入者装置の対応し、ｎｅｂビットの１パケットを送信
するのに用いられ、そのうち１４４ビットは使用者に利
用される。マルチフレームＴＲ１は１９時間間隔ＩＴ０
からＩＴ１８で構成され、１つのマルチフレームは６０
フレームからなる。
【００１８】１フレームにおいて、時間間隔ＩＴ０，Ｉ
Ｔ４，…，はチャネルＣＨ０に割当てられ、ＩＴ０，Ｉ
Ｔ５，…，はチャネルＣＨ１に割当てられ、ＩＴ３，…
，ＩＴ１５，はチャネルＣＨ３に割当てられる。
【００１９】図５に詳細に示すマルチプレックス回路１
０は、音声符号器ＳＰＡ１，…ＳＰＡｍ　で処理された
ワードパケットが書込まれるメモリ３０の周辺に作られ
る。このメモリは、クロック３１により作られた周期信
号Ｈ０により書込及び読取モードで交互にセットされる
。ワードパケットはビットを１つずつ蓄積し、それらを
１つずつ読出すスタックメモリＬＩＦ１からＬＩＦｍを
通る。これらのメモリＬＩＦ１からＬＩＦｍ　の出力は
マルチプレクサ３２を介してメモリ３０のデータ入力に
結合される。メモリ３０の出力は回路１２に結合される
。
【００２０】このメモリは２組の線ＦＣＨ及びＦＢＴに
よりアドレスされる。線ＦＣＨは、チャネルに関連する
コードを伝送し、従って符号器からの情報信号に関連す
る。従って、これらの線は、これらの異なる符号器を選
択するメモリ３０の書込み中に用いられる。従って、一
組の線ＦＣＨにより送信されたコードに応じて、各信号
ＲＤＹ１，…，ＲＤＹｍ　を伝送するその出力のｍ線の
うちの１つを働かせる復号器３５が用いられる。これら
の信号は、次の変換を開始する復号器ＳＰＡ１からＳＰ
Ａｎ　に印加され、一連のＡＮＤゲートＡ１からＡｍ　
にも印加する。
【００２１】これらのゲートの出力信号は、それらが働
いている時、これらのメモリを空にするようスタックメ
モリＬＩＦ１からＬＩＦｍ　のアドレスポインタに影響
する。
【００２２】これらのメモリを満たすため、符号器ＳＰ
Ａ１からＳＰＡｍ　から直接に入来する信号はアドレス
ポインタで作られる。
【００２３】メモリ３０をアドレスするため、アドレス
回路４０が用いられ、その出力は上記組の線ＦＣＨ及び
ＦＢＴに結合され、その１つのＢ０はクロック出力３１
とゲートＡ１からＡｍ　の入力の１つの間に挿入された
ゲート４２に結合されている。出力Ｂ０でのこの信号は
問題のスタックメモリのアドレスポインタの逓降カウン
トに割当てられたゲートを禁止することによりスタック
メモリＬＩＦ１からＬＩＦｍ　の空を阻止させる。
【００２４】このメモリはクロックパルス３１をカウン
トするカウンタ４１によりアドレスされる。
【００２５】本発明はこの多重を加入者の異なる要望に
適合させることを提案する。
【００２６】Ｉ−データ伝送 各データビットが１／２の符号速度で符号化される場合
（即ち、伝送さるべきビットがエラー検出及び／又は補
正コードを用いるよう他のビットにより延ばされる）、
下記の式は可能なチャネル分配を表わす：
【００２７】
【数１】
【００２８】ここで、Ｌは９６００ビット／秒での通信
チャネルの数、Ｋは４８００ビット／秒での通信チャネ
ルの数、ｊは２４００ビット／秒での通信チャネルの数
、ｉは１２００ビット／秒での通信チャネルの数である
。
【００２９】ＩＩ−ディジタル形式で符号化された音声
伝送 ＩＩ−１符号器に対する考察 音声伝送用の種々の音声符号器／復号器は市販されてい
る。下記の表Ｉは添字ＡからＫを付したそれらのいくつ
かの特徴を示す。これらの符号器は、例えば２．４Ｋビ
ット／秒の速度を示す各２０ｍｓ毎の符号器／復号器Ａ
に対して４８コの情報ビットパケットを生じる。例とし
て、タイプＧはＭＡＴＲＡ設計に、タイプＪはＭＯＴＯ
ＲＯＬＡ設計に対応する。
【００３０】
【表１】
【００３１】上記例のフレームワーク内で、ＤＵが二重
リンク、Ｈ．ＤＵが半二重リンクを示す表ＩＩで示され
る下記のリンクを得ることが可能であることが分かる。
【００３２】
【表２】
【００３３】速度とパケット構造の両方に関しては異な
る多重符号器への適合は、速度に関する適合を実現する
フレーム構造と、パケット構造に関する適合を実現する
インターリーブの組合せで実現される。
【００３４】上記の適合を実現するメモリ３０のアドレ
ッシングはその特徴がチャネル及びインターリービング
ダイアグラムの数により決定される。ＦＣＨ及びＦＢＴ
の回りに実現される。
【００３５】ＩＩ−２アドレッシング回路の概念に対す
る考察 １）チャネルの数の決定 チャネルの最大の数は、組ＦＣＨに対して３線に対応す
る上記例で６に固定される。用いるべきこれらのチャネ
ルの数Ｃは下式により与えられる： Ｃ＝ＩＮＴ（ＤＵ／ＤＦ） ここで、ＩＮＴ（　　）＝括弧に入れられる量の整数部
、ＤＵ＝多重で伝送される２８．８ビット／秒の有効ビ
ット速度 ＤＦ＝エラー補正コードでの音声符号器の有効速度であ
る。
【００３６】２）インターリービング係数の決定決定さ
るべきインターリービング係数はｍ１及びｍ２である。 それらは下式の関係を満足する：
【００３７】
【数２】
【００３８】ここで、ＤＦ・ＴＳは符号器により生じた
パケットのビットの数を表わし、ＮＴ　は１秒当たりの
時間間隔の数であり、上記例ではＮＴ　＝２００、即ち
ＤＵ／ＮＴ　＝１４４である。
【００３９】下記の表ＩＩＩ　は考えられうる異なる符
号器に対するインターリービング係数を示す。
【００４０】
【表３】
【００４１】Ｎはインターリービングの強さを示し：Ｎ
が大きければ大きいほど、より多くのエラーパケットが
現われ、エラー補正コードはより効果的になる。
【００４２】異なるタイプのインターリービングが考え
られてもよい。
【００４３】ＩＩＩ　−インターリービングＩＩＩ　−
１パケットインターリービングｉ＝０からｍ２　−１で
示されたその異なる線が符号器により生じたｍ２　の順
次の情報ビットパケットを含む表を示す図６と共に原理
を説明する。これらのパケットの夫々は符号ｊ＝０，１
，２，…，ｍ，−１により図５に示すようなｍ１　のサ
ブパケットに分割される。これらのｍ１　のサブパケッ
トの夫々はＬビットで形成される。
【００４４】インターリービングの結果は、一例で読出
されたサブパケットにより形成されたｍ２　×Ｌビット
の一連のＰＰ０からＰＰｍ１　−１パケットである。
【００４５】従って、パケットＰＰ０はｍ２　情報パケ
ットのＬ第１ビットで形成され、パケットＰＰ１はｍ２
　情報パケットのビットＬから２Ｌ−１で形成される。
【００４６】サブパケットのビットの数は伝送パケット
のビットの数より少ないが、等しくなる。従って、下位
のビットの場合にはスタックビットは信号Ｂ０がゲート
４２を禁止するので伝送パケットに挿入される。
【００４７】ＩＩＩ　−２ビットパケットインターリー
ビング これは図７と共に説明する。パケットインターリービン
グに関して、ｉ＝０からｍ２　−１で示された異なる線
が夫々Ｌビットのｍ１　サブパケットに分割されたｍ２
　情報パケットが表に示されている。
【００４８】このインターリービングの結果は一組のパ
ケットＰＢ０からＰＢｍ１　−１になる。単にパケット
ＰＢ０がこの図に示される。このパケットは、パケット
ｉ＝０、ｉ＝１，ｉ＝ｍ２　−１で順次に得られた第１
のビット、次に第２のビット等によりサブパケットの全
てのビットに対して形成される。第２のパケットＰＢ１
はＬ−１番目のビットに続くＬビットに対して同じ方法
で続けられる。
【００４９】アドレッシング表は下記の考察の機能とし
て単純に考えられうる。
【００５０】メモリの書込状態、読取状態の２つの状態
が考えられるべきである。
【００５１】ＩＶアドレッシング表の概念ＩＶ−１パケ
ットインターリービング（図８参照）ａ）書込み状態 各情報パケットは作動中の各符号器に対するメモリに１
ビットずつ書込まれる。
【００５２】従って、図８を参照すると、書込動作は下
記の方法で実行される：ｉ＝０に対して、ＳＰＡ１から
ＳＰＡｎ　よりの各パケットは書込まれ、続いてｉ＝１
に対して、再びスタートがなされる等である。
【００５３】ｂ）読取状態 この読取状態は伝送パケットを満たすことからなり、一
方メモリ３０は読取られる時間スロットルＩＴ０はサブ
パケットｊ＝０、パケットｉ＝０，ｉ＝１及びｉ＝ｍ２
　−１で連続的に満たされ、符号器ＳＰＡ１からの全て
は必要によりスタックビットＳＴＦで満たされている。 次に、同じ動作が符号器ＳＰＡ２からＳＰＡｍの各々に
対してなされる。次に、時間スロットＩＴｍ　に対して
、パケットｉ＝０からｉ＝ｍ２　−１のサブパケットｊ
＝１が挿入される等である。
【００５４】ＩＶ−２ビットパケットインターリービン
グ（図９参照） ａ）書込状態 これは上記の状態と同じである。
【００５５】ｂ）読取状態 ｍ２　パケット（ｉ＝０，…，ｍ２　−１）の全ての第
１ビットは時間スロットＩＴ０におかれ、次に第２ビッ
トがおかれる。従って、図８において、全ての第１ビッ
トは時間スロットＩＴ０におかれ、次にサブパケット（
ｉ＝０，…，ｍ２　−１）の第２のビットがおかれ、こ
れは全ての符号器ＳＰＡ１からＳＰＡｍに対してあては
まる。
【００５６】続いて、符号器ＳＰＡ１のビットに帰する
フレームＩＴｍ　で、サブパケットｊ＝１等の第２のビ
ットで続けられる。
【００５７】Ｖデインタリービング これはインタリービング動作の逆の動作であり、当業者
であればインタリービングに対して理解した機能として
デインタリービングを考えることができる。
【図面の簡単な説明】
【図１】本発明による情報伝送装置を示す図である。
【図２】ＴＤＭＡ多重により用いられる周波数スペクト
ルを示す図である。
【図３】ＴＤＭＡ多重の構成を示す図である。
【図４】伝送パケットを伝送するのに用いられるチャネ
ルの分布を示す図である。
【図５】マルチプレックス回路の詳細な系統図である。
【図６】パケットが如何にインタリービングされるかを
示す図である。
【図７】如何にビットが１パケット当たりインタリービ
ングされるかを示す図である。
【図８】如何にパケットインタリービング用アドレス回
路が配置されるかを示す図である。
【図９】如何にパケットのインタリービングビット用ア
ドレス回路が配置されるかを示す図である。
【符号の説明】
１，２，３　　送受信装置 １２　　挿入回路 １４　　変調器 １５　　送信器 １７　　送信アンテナ ２０　　受信アンテナ ２２　　受信回路 ２４　　復調器 ２６　　除去回路 ２８　　デマルチプレクサ ２９　　切換スイッチ ３０　　メモリ ３１　　クロック ３２　　マルチプレクサ ３１　　クロック出力 ３５　　復号器 ４１　　カウンタ ４２　　ゲート

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　パケットがｎｔ　ビットで構成され、
    １秒当たりｎｓ　ビットの１／Ｔｓ　情報パケットを生
    じる加入者装置自体に割当てられるＮＴ　伝送パケット
    を加入者装置に１秒当たり送信する少なくとも１つの周
    波数チャネルを用いる可変構造を示す時分割多重情報伝
    送装置であって、該装置は加入者装置から生じる情報信
    号を多重化し、時分割多重を形成する少なくとも１つの
    時分割マルチプレックス回路と、或いは時分割多重情報
    を加入者装置に分配するデマルチプレックス回路とから
    なり、インターリービング手段が同じ加入者装置に割当
    てられた異なる情報パケットのビットを割当てられた伝
    送パケットに挿入するマルチプレックス回路に結合され
    て設けられ、デインタリービング手段がインタリービン
    グ手段の逆動作を実行するデマルチプレックス回路に結
    合されて設けられていることを特徴とする時分割多重情
    報伝送装置。
  2. 【請求項２】　　インターリービング手段は情報信号の
    ｍ１　サブパケットにより構成されたｍ２　の異なる情
    報パケットを異なる情報信号のｍ２　サブパケットによ
    り構成されたｍ１　の伝送パケットに伝送するよう構成
    されていることを特徴とする請求項１記載の伝送装置。
  3. 【請求項３】　　インターリービング手段は情報信号の
    ｍ１　サブパケットにより構成されたｍ２　の異なる情
    報パケットを情報信号の各順次のサブパケットのビット
    より構成されたｍ１　の伝送パケットに伝送するよう構
    成され、一方同じ情報パケットの２つの順次のビットが
    伝送パケットでのｍ２　ビットによりインタースペース
    されることを特徴とする請求項１記載の伝送装置。
  4. 【請求項４】　　スタックビットと呼ばれるビットは伝
    送パケットに位置しうることを特徴とする請求項１乃至
    ３のうちいずれか一項記載の伝送装置。
JP25942691A 1990-10-09 1991-10-07 可変構造を示す時分割多重情報伝送装置 Expired - Fee Related JP3130981B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9012415 1990-10-09
FR9012415A FR2667748A1 (fr) 1990-10-09 1990-10-09 Systeme de transmission d'informations selon un multiplex temporel presentant une structure variable.

Publications (2)

Publication Number Publication Date
JPH04331519A true JPH04331519A (ja) 1992-11-19
JP3130981B2 JP3130981B2 (ja) 2001-01-31

Family

ID=9401041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25942691A Expired - Fee Related JP3130981B2 (ja) 1990-10-09 1991-10-07 可変構造を示す時分割多重情報伝送装置

Country Status (5)

Country Link
US (1) US5251217A (ja)
EP (1) EP0480506B1 (ja)
JP (1) JP3130981B2 (ja)
DE (1) DE69118640T2 (ja)
FR (1) FR2667748A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638408A (en) * 1994-11-14 1997-06-10 Nec Corporation Variable transmission bit rate discrimination method and apparatus

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL100871A (en) * 1991-02-22 1994-11-28 Motorola Inc Device and method for interlocking clocks in independent networks
FR2694853A1 (fr) * 1992-08-14 1994-02-18 Trt Telecom Radio Electr Système de transmissions d'informations comportant au moins une station de base et une station satellite et station faisant partie d'un tel système.
JP3002348B2 (ja) * 1992-11-30 2000-01-24 シャープ株式会社 画像通信システム
DE69423546T2 (de) * 1993-07-09 2000-09-21 Koninklijke Philips Electronics N.V., Eindhoven Telekommunikationsnetzwerk, Hauptstation und Nebenstation zum Gebrauch in solchem Netzwerk
US5513212A (en) * 1993-11-15 1996-04-30 At&T Corp. Conversion of a fax modulation to a data modulation
US5583562A (en) * 1993-12-03 1996-12-10 Scientific-Atlanta, Inc. System and method for transmitting a plurality of digital services including imaging services
ES2185640T3 (es) * 1994-04-22 2003-05-01 Cit Alcatel Disposicion empaquetadora para reducir conflictos a la salida de un conmutador.
JPH0870291A (ja) * 1994-08-29 1996-03-12 Nec Corp 時分割多方向多重通信方式
WO1996020537A1 (en) * 1994-12-23 1996-07-04 Philips Electronics N.V. De-interleaving and buffering in one memory
US5742592A (en) * 1995-09-01 1998-04-21 Motorola, Inc. Method for communicating data in a wireless communication system
US5956370A (en) * 1996-01-17 1999-09-21 Lsi Logic Corporation Wrap-back test system and method
US5787114A (en) * 1996-01-17 1998-07-28 Lsi Logic Corporation Loop-back test system and method
US5781544A (en) * 1996-01-17 1998-07-14 Lsi Logic Corporation Method for interleaving network traffic over serial lines
US5896426A (en) * 1996-02-05 1999-04-20 Lsi Logic Corporation Programmable synchronization character
US5781038A (en) * 1996-02-05 1998-07-14 Lsi Logic Corporation High speed phase locked loop test method and means
US6208621B1 (en) 1997-12-16 2001-03-27 Lsi Logic Corporation Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
US6341142B2 (en) 1997-12-16 2002-01-22 Lsi Logic Corporation Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method
US6331999B1 (en) 1998-01-15 2001-12-18 Lsi Logic Corporation Serial data transceiver architecture and test method for measuring the amount of jitter within a serial data stream
US6999479B1 (en) 2000-02-23 2006-02-14 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6778561B1 (en) 2000-02-23 2004-08-17 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6973084B1 (en) 2000-02-23 2005-12-06 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6847644B1 (en) 2000-02-23 2005-01-25 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US7006525B1 (en) 2000-02-23 2006-02-28 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
GB2360674A (en) * 2000-03-21 2001-09-26 Inmarsat Ltd Concurrent use of multiple TDMA Protocols
DE10053352A1 (de) * 2000-10-27 2002-05-08 Alcatel Sa Verfahren zum Zuweisen von Ressourcen
US20020194363A1 (en) * 2001-06-14 2002-12-19 Cypress Semiconductor Corp. Programmable protocol processing engine for network packet devices
US20020191621A1 (en) * 2001-06-14 2002-12-19 Cypress Semiconductor Corp. Programmable protocol processing engine for network packet devices
GB2466280A (en) * 2008-12-18 2010-06-23 Inmarsat Global Ltd Multi-access communication in which plural transmissions share timing and frequency resources but have different waveforms or propagation characteristics

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1017591A (en) * 1961-07-07 1966-01-19 Ass Elect Ind Improvements relating to multiplex transmission systems
US4312070A (en) * 1979-12-07 1982-01-19 Motorola, Inc. Digital encoder-decoder
FR2497041B1 (fr) * 1980-12-18 1988-02-19 Centre Nat Rech Scient Procede et dispositif de concentration statistique asynchrone pour systeme de telecommunication
FR2509553A1 (fr) * 1981-07-10 1983-01-14 Efcis Procede de diffusion de donnees sur canal de television
FR2589656B1 (fr) * 1985-07-03 1987-12-11 Servel Michel Procede et dispositif de conversion de multitrame de canaux numeriques en multitrame de paquets
KR950005863B1 (ko) * 1986-03-25 1995-05-31 모토로라 인코포레이티드 시분할 다중 통신 시스템의 송수신 장치
US5062105A (en) * 1990-01-02 1991-10-29 At&T Bell Laboratories Programmable multiplexing techniques for mapping a capacity domain into a time domain within a frame

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638408A (en) * 1994-11-14 1997-06-10 Nec Corporation Variable transmission bit rate discrimination method and apparatus

Also Published As

Publication number Publication date
DE69118640T2 (de) 1996-10-31
JP3130981B2 (ja) 2001-01-31
EP0480506B1 (fr) 1996-04-10
US5251217A (en) 1993-10-05
EP0480506A1 (fr) 1992-04-15
FR2667748A1 (fr) 1992-04-10
DE69118640D1 (de) 1996-05-15

Similar Documents

Publication Publication Date Title
JPH04331519A (ja) 可変構造を示す時分割多重情報伝送装置
US5136586A (en) Method and apparatus for telephone line multiplex channeling of toll-quality voice and digital information
US3924077A (en) Pulse code modulation time division multiplex telephone system
US4063038A (en) Error coding communication terminal interface
JPS61281648A (ja) 多重アクセス動作を有するデイジタル通信におけるランダム・アクセス動作用のコ−ダ・パケツト化器
JP3524078B2 (ja) マルチメディア多重化装置
KR20010024203A (ko) 적응 다중화/역다중화 방법 및 장치
US4160128A (en) Digital data transmission system providing multipoint connections
Kartalopoulos Understanding SONET/SDH and ATM: Communications Networks for the Next Mellennium
JP2001510971A (ja) 個人電話システムにインターコム及び複数音声チャネルを設けるシステムと方法
US20060268775A1 (en) Wireless T/E transceiver frame and signaling controller
US4862480A (en) Digital data service system
JP3293593B2 (ja) 伝送方式、それに用いる端局及び中継器並びにその伝送方法
EP0510364B1 (en) Repeater station wherein input frame data are accessible
JPH0271636A (ja) 時分割多重データ伝送システム
JPH06508729A (ja) 通信ネットワークおよび方法
JPS5827495A (ja) デイジタル広帯域通信系
JPS5846108B2 (ja) 音声・デ−タ同時サ−ビス方式
JP2894560B2 (ja) 宅内回線終端装置
KR100237456B1 (ko) 다중화를 위한 프레임 구조
JP3202379B2 (ja) パケットフレーム伝送方式
KR0147325B1 (ko) 위성통신 시스템의 시그날링 데이타 전송을 위한 다중화 장치
WO1995009496A1 (en) Method for digital semi-duplex transmission
JPS61125240A (ja) Ｐｃｍ通信におけるシステムの分割方式
JPS61128642A (ja) 複合メデイア通信方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees