JPH04330743A - Apparatus and method for manufacture of semiconductor device - Google Patents

Apparatus and method for manufacture of semiconductor device

Info

Publication number
JPH04330743A
JPH04330743A JP3016637A JP1663791A JPH04330743A JP H04330743 A JPH04330743 A JP H04330743A JP 3016637 A JP3016637 A JP 3016637A JP 1663791 A JP1663791 A JP 1663791A JP H04330743 A JPH04330743 A JP H04330743A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
image data
image acquisition
processing area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3016637A
Other languages
Japanese (ja)
Inventor
Chitoshi Ando
安藤 千利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP3016637A priority Critical patent/JPH04330743A/en
Publication of JPH04330743A publication Critical patent/JPH04330743A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7865Means for transporting the components to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10162Shape being a cuboid with a square active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE:To previously perform the retrieval treatment of the position of a pad electrode outside a wiring treatment region, to perform a pad positioning operation with good accuracy on the basis of its retrieval result and to enhance the production yield of a semiconductor device whose density and integartion are made high especially in a wire-bonder for a bonded semiconductor chip. CONSTITUTION:The title apparatus is provided with the following: an image acquisition means 11 which acquires the arrangement image of a semiconductor device 17 and which outputs an arrangement image data D; a storage means 12 which stores said arrangement image data D; a wiring and bonding means 13 which wires and connects said semiconductor device 17; and a control means 14 which controls the input/output operation of said image acquisition means 11, said storage means 12 and said wiring and bonding means 13. The title apparatus is constituted so as to include that said image acquisition means 11 is installed outside the drive part of the wiring and bonding means 13. The title apparatus is constituted so as to include that said control means 14 performs an alignment operation on the basis of the arrangement image data D and that a movement means 15 and a heating means 16 are installed in the said apparatus.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】〔目  次〕 産業上の利用分野 従来の技術(図6) 発明が解決しようとする課題 課題を解決するための手段(図1,図2)作用 実施例(図3〜図5) 発明の効果[Table of Contents] Industrial applications Conventional technology (Figure 6) Problems that the invention aims to solve Means to solve the problem (Figure 1, Figure 2) Action Examples (Figures 3 to 5) Effect of the invention

【0002】0002

【産業上の利用分野】本発明は、半導体装置の製造装置
及び半導体装置の製造方法に関するものであり、更に詳
しく言えばダイスボンディングされた半導体チップのパ
ッド電極とリードフレームとをワイヤ付けをする装置及
びその際のパッド位置決め方法に関するものである。
[Field of Industrial Application] The present invention relates to a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method, and more specifically, to an apparatus for attaching wires between pad electrodes of die-bonded semiconductor chips and lead frames. The present invention also relates to a pad positioning method at that time.

【0003】近年、半導体集積回路装置(以下単にLS
Iという)は、高密度,高集積化に伴い半導体チップ上
のパッド電極の設置数の増加,その電極面積の縮小化の
傾向にある。
In recent years, semiconductor integrated circuit devices (hereinafter simply LS
With the increase in density and integration, the number of pad electrodes installed on a semiconductor chip tends to increase and the area of the electrodes tends to decrease.

【0004】ところで、従来例によればダイスボンディ
ングされた半導体チップのパッド電極とリードフレーム
とをワイヤ付けをする際に、ワイヤボンダに取り付けら
れたカメラシステムによりパッド電極が検索され、加熱
雰囲気下において、該半導体チップとワイヤボンダとの
位置合わせが行われている。
By the way, according to the conventional example, when attaching wires between the pad electrodes of a die-bonded semiconductor chip and a lead frame, the pad electrodes are searched by a camera system attached to the wire bonder, and the pad electrodes are searched for in a heated atmosphere. The semiconductor chip and the wire bonder are aligned.

【0005】このため、位置決め時に、陽炎がカメラシ
ステムに悪影響を及ぼし、位置決め精度の悪化を招いて
いる。
[0005] Therefore, during positioning, haze has an adverse effect on the camera system, causing deterioration in positioning accuracy.

【0006】また、ワイヤボンダの駆動部の重量が増え
、キャピラリの先端を素早く被接続点に安定させること
が困難となっている。
Furthermore, the weight of the drive section of the wire bonder increases, making it difficult to quickly stabilize the tip of the capillary at the point to be connected.

【0007】そこで、予めワイヤ付け処理領域以外にお
いてパッド電極位置の検索処理を行い、その検索結果に
基づいて精度良くパッド位置決めをし、高密度,高集積
化する半導体装置の生産歩留りの向上を図ることができ
る装置とその方法が望まれている。
[0007] Therefore, a search process for pad electrode positions is performed in advance in areas other than the wire attachment process area, and pad positioning is performed with high precision based on the search results, thereby improving the production yield of semiconductor devices that are becoming more dense and highly integrated. A device and method that can do this are desired.

【0008】[0008]

【従来の技術】図6は、従来例に係るワイヤボンディン
グ装置の構成図を示している。
2. Description of the Related Art FIG. 6 shows a configuration diagram of a conventional wire bonding apparatus.

【0009】図6において、ダイスボンディングされた
半導体チップ7Bのパッド電極とリードフレーム7Aと
をワイヤ付けをする装置は、カメラシステム1,ワイヤ
ボンダ2,駆動装置3,リードフレーム送り装置4,制
御装置5及びヒータブロック6から成る。
In FIG. 6, the devices for attaching wires to the pad electrodes of the die-bonded semiconductor chip 7B and the lead frame 7A include a camera system 1, a wire bonder 2, a driving device 3, a lead frame feeding device 4, and a control device 5. and a heater block 6.

【0010】当該装置の機能は、集積回路等を組み込ん
だ半導体チップ7Bがパッケージングされる前工程にお
いて、該半導体チップ7Bをダイスボンディングしたリ
ードフレーム7Aがリードフレーム送り装置4により順
送りされる。また、リードフレーム7Aと半導体チップ
7Bのパッド電極とが金線(以下単にワイヤともいう)
等によりワイヤボンダ2により配線接続される。この際
に、半導体チップ7Bがヒータブロック6により 30
0〔°C〕程度に加熱される。
The function of this device is that, in a pre-processing process in which a semiconductor chip 7B incorporating an integrated circuit or the like is packaged, a lead frame 7A to which the semiconductor chip 7B is die-bonded is sequentially fed by a lead frame feeding device 4. Further, the lead frame 7A and the pad electrode of the semiconductor chip 7B are wired with gold wire (hereinafter also simply referred to as wire).
Wiring connection is made by a wire bonder 2, etc. At this time, the semiconductor chip 7B is heated by the heater block 6 30
It is heated to about 0 [°C].

【0011】また、半導体チップ7Bとワイヤボンダ2
との位置合わせは、該ワイヤボンダ2に取り付けられた
カメラシステム1に基づいて行われる。例えば、半導体
チップ7Bのパッド電極等の被接続点とワイヤボンダ2
の金線等を吐出するキャピラリとの位置合わせは、まず
、当該半導体チップ7Bがワイヤボンダ2の直下に到達
したことをカメラシステム1により認識し、その後、パ
ッド電極の検索をすることにより、最初に金線等を配線
する被接続点(リードフレーム7A又はパッド電極)に
キャピラリの先端が駆動装置3により移動されている。
[0011] Also, the semiconductor chip 7B and the wire bonder 2
The alignment with the wire bonder 2 is performed based on the camera system 1 attached to the wire bonder 2. For example, a connection point such as a pad electrode of the semiconductor chip 7B and a wire bonder 2
To align the capillary with the capillary that discharges the gold wire, etc., first, the camera system 1 recognizes that the semiconductor chip 7B has arrived directly under the wire bonder 2, and then searches for the pad electrode. The tip of the capillary is moved by the drive device 3 to a connection point (lead frame 7A or pad electrode) where a gold wire or the like is wired.

【0012】これにより、位置合わせされた状態におい
て、半導体チップ7Bのパッド電極とリードフレーム7
Aとがワイヤ付け処理される。
As a result, in the aligned state, the pad electrodes of the semiconductor chip 7B and the lead frame 7
A is wired.

【0013】[0013]

【発明が解決しようとする課題】ところで従来例によれ
ば、パッド電極検索(認識)用のカメラシステム1がワ
イヤボンダ2に取り付けられている。また、半導体チッ
プ7Bとワイヤボンダ2との位置合わせは加熱雰囲気下
において行われている。
According to the conventional example, a camera system 1 for searching (recognizing) pad electrodes is attached to a wire bonder 2. Further, the alignment between the semiconductor chip 7B and the wire bonder 2 is performed in a heated atmosphere.

【0014】このため、ワイヤを配線する被接続点とパ
ッド位置決めをする被接続点とが同一処理領域において
行わざるを得ない。このことから位置決め時に、ヒータ
ブロック6による陽炎がカメラシステム1に悪影響,例
えば、結像不良による解像度の低下を及ぼし、位置決め
精度の悪化を招いている。
[0014] For this reason, the connection point for wiring the wire and the connection point for pad positioning must be performed in the same processing area. Therefore, during positioning, haze caused by the heater block 6 has an adverse effect on the camera system 1, for example, reduces resolution due to poor imaging, resulting in deterioration of positioning accuracy.

【0015】また、ボンディングヘッドにカメラシステ
ム1が搭載されることから駆動部の重量が増え、駆動装
置3に対する慣性負荷が大きなり、キャピラリの先端を
素早く被接続点に安定させることが困難となる。
Furthermore, since the camera system 1 is mounted on the bonding head, the weight of the drive unit increases, and the inertial load on the drive unit 3 increases, making it difficult to quickly stabilize the tip of the capillary at the point to be connected. .

【0016】これにより、LSIの高集積化に伴い益々
パッド電極面積の縮小,パッド数の増加が要求される中
で、ボンディング処理の高速化の妨げとなること及び位
置合わせ精度が劣化することから半導体装置の生産歩留
りの低下の原因となるという問題がある。
[0016] As a result, as LSIs become more highly integrated, it is increasingly required to reduce the area of pad electrodes and increase the number of pads. There is a problem in that it causes a decrease in the production yield of semiconductor devices.

【0017】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、ワイヤ付け処理と位置決め処理と
を同一処理領域において行うことなく、予めワイヤ付け
処理領域以外においてパッド電極位置の検索処理を行い
、その検索結果に基づいて精度良くパッド位置決めをし
、高密度,高集積化する半導体装置の生産歩留りの向上
を図ることが可能となる半導体装置の製造装置及び半導
体装置の製造方法の提供を目的とする。
The present invention was created in view of the problems of the prior art, and instead of performing wire attachment processing and positioning processing in the same processing area, the pad electrode position is searched in advance in a region other than the wire attachment processing area. A semiconductor device manufacturing apparatus and a semiconductor device manufacturing method that enable accurate pad positioning based on the search results and improve the production yield of semiconductor devices that are becoming increasingly dense and highly integrated. For the purpose of providing.

【0018】[0018]

【課題を解決するための手段】図1は、本発明に係る半
導体装置の製造装置の原理図であり、図2は、本発明に
係る半導体装置の製造方法の原理図をそれぞれ示してい
る。
[Means for Solving the Problems] FIG. 1 is a diagram showing the principle of a semiconductor device manufacturing apparatus according to the present invention, and FIG. 2 is a diagram showing the principle of a semiconductor device manufacturing method according to the present invention.

【0019】本発明の半導体装置の製造装置は図1に示
すように、半導体装置17の配置画像を取得して配置画
像データDを出力する画像取得手段11と、前記配置画
像データDを記憶する記憶手段12と、前記半導体装置
17の配線接続をする配線接合手段13と、前記画像取
得手段11,記憶手段12及び配線接合手段13の入出
力を制御する制御手段14とを具備し、前記画像取得手
段11が配線接合手段13の駆動部以外に設けられてい
ることを特徴とする。
As shown in FIG. 1, the semiconductor device manufacturing apparatus of the present invention includes image acquisition means 11 for acquiring a layout image of a semiconductor device 17 and outputting layout image data D, and storing the layout image data D. It comprises a storage means 12, a wiring joining means 13 for connecting the wiring of the semiconductor device 17, and a control means 14 for controlling the input/output of the image acquisition means 11, the storage means 12, and the wiring joining means 13. The present invention is characterized in that the acquisition means 11 is provided at a location other than the driving section of the wiring joining means 13.

【0020】なお、前記装置において、前記制御手段1
4が配置画像データDに基づいて配線接合手段13を半
導体装置17に位置合わせをすることを特徴とする。さ
らに、前記装置において、前記半導体装置17の画像取
得処理領域A1から配線接合処理領域A2に該半導体装
置17を移動させる移動手段15と、前記配線接合処理
領域A2において半導体装置17を加熱する加熱手段1
6が設けられていることを特徴とする。
[0020] In the above device, the control means 1
4 is characterized in that the wiring bonding means 13 is aligned with the semiconductor device 17 based on the arrangement image data D. Furthermore, in the apparatus, a moving means 15 moves the semiconductor device 17 from the image acquisition processing area A1 to the wiring bonding processing area A2, and a heating unit heats the semiconductor device 17 in the wiring bonding processing area A2. 1
6 is provided.

【0021】また、本発明の半導体装置の製造方法は図
2(b)のフロチャートに示すように、予め、ステップ
P1で配線接合処理領域A2以外において半導体装置1
7の配置画像の取得処理をし、次に、ステップP2で前
記取得処理に基づいて半導体装置17の配線接合処理を
することを特徴とする。なお、前記方法において、前記
取得処理により記憶された半導体装置17の配置画像デ
ータDに基づいて半導体装置17と配線接合手段13と
の位置合わせ処理をすることを特徴とし、上記目的を達
成する。
Further, in the method for manufacturing a semiconductor device of the present invention, as shown in the flowchart of FIG. 2(b), in step P1, the semiconductor device 1 is
7 is performed, and then, in step P2, wiring bonding processing for the semiconductor device 17 is performed based on the acquisition process. The method described above is characterized in that the semiconductor device 17 and the wiring bonding means 13 are aligned based on the arrangement image data D of the semiconductor device 17 stored by the acquisition process, thereby achieving the above object.

【0022】[0022]

【作用】本発明の半導体装置の製造装置によれば、図1
に示すように画像取得手段11,記憶手段12,配線接
合手段13及び制御手段14が具備され、該画像取得手
段11が配線接合手段13の駆動部以外に設けられてい
る。
[Operation] According to the semiconductor device manufacturing apparatus of the present invention, FIG.
As shown in FIG. 2, an image acquisition means 11, a storage means 12, a wiring joining means 13, and a control means 14 are provided, and the image acquisition means 11 is provided other than the drive section of the wiring joining means 13.

【0023】例えば、半導体装置17の配線接合処理領
域A2以外の加熱手段16による陽炎等の影響を受けな
い位置(画像取得処理領域A1)に画像取得手段11が
固定される。従って、該画像取得処理領域A1において
、パッド位置決めに要する半導体装置17の配置画像が
取得されると、その配置画像データDが画像取得手段1
1から記憶手段12に出力され、該配置画像データDが
記憶される。
For example, the image acquisition means 11 is fixed at a position (image acquisition processing region A1) that is not affected by haze or the like caused by the heating means 16 other than the wiring bonding processing region A2 of the semiconductor device 17. Therefore, when the layout image of the semiconductor device 17 required for pad positioning is acquired in the image acquisition processing area A1, the layout image data D is transferred to the image acquisition means 1.
1 to the storage means 12, and the arranged image data D is stored therein.

【0024】このため、半導体装置17が移動手段15
により画像取得処理領域A1から配線接合処理領域A2
に移動されると、該処理領域A2において配置画像デー
タDに基づいて制御手段14により配線接合手段13と
半導体装置17とを自動位置合わせをすることが可能と
なる。
Therefore, the semiconductor device 17 is transferred to the moving means 15.
From the image acquisition processing area A1 to the wiring joining processing area A2
When the wire bonding means 13 and the semiconductor device 17 are moved to the processing area A2, the control means 14 can automatically align the wiring joining means 13 and the semiconductor device 17 based on the arrangement image data D.

【0025】また、画像取得手段11が配線接合手段1
3から取り除かれることから駆動部の軽量化を図ること
ができる。このことで、ボンディングヘッド等を駆動す
る駆動装置に対する慣性負荷が小さくなり、配線接合手
段13のキャピラリ等の先端を素早く被接続点に移動安
定させることが可能となる。
[0025] Further, the image acquisition means 11 is connected to the wiring joining means 1.
3, the weight of the drive unit can be reduced. This reduces the inertial load on the drive device that drives the bonding head and the like, making it possible to quickly and stably move the tip of the capillary or the like of the wiring bonding means 13 to the point to be connected.

【0026】これにより、LSIの高集積化に伴うパッ
ド電極面積の縮小,パッド数の増加が要求された場合で
あっても、ボンディング処理の高速化を図ることが可能
になる。
[0026] This makes it possible to speed up the bonding process even when it is required to reduce the area of pad electrodes and increase the number of pads due to higher integration of LSIs.

【0027】また、本発明の半導体装置の製造方法によ
れば、図2(b)のフロチャートに示すように、予め、
ステップP1で配線接合処理領域A1以外において半導
体装置17の配置画像の取得処理をし、次に、ステップ
P2で取得処理に基づいて半導体装置17の配線接合処
理をしている。
Further, according to the method of manufacturing a semiconductor device of the present invention, as shown in the flowchart of FIG. 2(b), in advance,
In step P1, an arrangement image of the semiconductor device 17 is acquired in a region other than the wiring bonding processing area A1, and then in step P2, the wiring bonding process of the semiconductor device 17 is performed based on the acquisition process.

【0028】このため、従来例のように金線等のワイヤ
を配線する配線接合処理とパッド位置決めをする被接続
点pの探索処理とが同一処理領域において行われない(
図2(a)参照)。従って、パッド位置決め処理が先に
取得した半導体装置17の配置画像データDに基づいて
行われることから、そのパッド位置決め時に、従来例の
ような加熱処理による陽炎の影響を受けない。このこと
で、結像不良等による解像度の低下を回避することが可
能となる。
Therefore, unlike the conventional example, the wiring bonding process for wiring wires such as gold wires and the search process for the connected point p for pad positioning are not performed in the same processing area (
(See Figure 2(a)). Therefore, since the pad positioning process is performed based on the previously acquired arrangement image data D of the semiconductor device 17, the pad positioning process is not affected by haze caused by heat treatment as in the conventional example. This makes it possible to avoid a decrease in resolution due to poor imaging or the like.

【0029】これにより、位置合わせ精度が向上するこ
とから高密度,高集積化する半導体装置の生産歩留りの
向上を図ることが可能となる。
[0029] This improves the alignment accuracy, making it possible to improve the production yield of semiconductor devices that are becoming more dense and highly integrated.

【0030】[0030]

【実施例】次に図を参照しながら本発明の実施例につい
て説明をする。図3〜5は、本発明の実施例に係る半導
体装置の製造装置及び半導体装置の製造方法を説明する
図であり、図3は、本発明の実施例に係るワイヤボンデ
ィング装置の構成図を示している。
Embodiments Next, embodiments of the present invention will be described with reference to the drawings. 3 to 5 are diagrams for explaining a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method according to an embodiment of the present invention, and FIG. 3 shows a configuration diagram of a wire bonding apparatus according to an embodiment of the present invention. ing.

【0031】図3において、ダイスボンディングされた
半導体チップ27Bのパッド電極とリードフレーム27
Aとをワイヤ付けをする装置は、カメラシステム21,
画像メモリ22,ワイヤボンダ23A,駆動装置23B
,リードフレーム送り装置24,制御装置25及びヒー
タブロック26から成る。
In FIG. 3, the pad electrodes of the die-bonded semiconductor chip 27B and the lead frame 27
The device for attaching wires to A is the camera system 21,
Image memory 22, wire bonder 23A, drive device 23B
, a lead frame feeding device 24, a control device 25, and a heater block 26.

【0032】すなわち、カメラシステム21は画像取得
手段11の一実施例であり、半導体装置17の一例とな
るリードフレーム27Aにダイスボンディングされた半
導体チップ27Bの配置画像を取得して配置画像データ
Dを出力するものである。なお、カメラシステム21が
ワイヤボンダ23Aの駆動部以外に設けられている。例
えば、カメラシステム21はヒータブロック26による
陽炎等の影響を受けない位置に固定される。
That is, the camera system 21 is an embodiment of the image acquisition means 11, and acquires an arrangement image of the semiconductor chip 27B die-bonded to the lead frame 27A, which is an example of the semiconductor device 17, and generates arrangement image data D. This is what is output. Note that the camera system 21 is provided at a location other than the drive section of the wire bonder 23A. For example, the camera system 21 is fixed at a position where it is not affected by heat haze or the like caused by the heater block 26.

【0033】画像メモリ22は記憶手段12の一実施例
であり、配置画像データDを記憶するものである。配置
画像データDは、予め設定されたボンディングパッド位
置座標と認識ポイント座標との位置関係に演算処理に利
用される。
The image memory 22 is an embodiment of the storage means 12, and stores the layout image data D. The arrangement image data D is used for calculating the positional relationship between the bonding pad position coordinates and the recognition point coordinates set in advance.

【0034】ワイヤボンダ23A,駆動装置23Bは配
線接合手段13の一実施例であり、ダイスボンディング
された半導体チップ27Bのパッド電極とリードフレー
ム27Aとをワイヤ付け(配線接続)をするものである
。例えば、両者間のワイヤ付けは、金線等を超音波熱圧
着法により接続する。
The wire bonder 23A and the drive device 23B are an embodiment of the wiring bonding means 13, and are used to wire (wire connect) the pad electrodes of the die-bonded semiconductor chip 27B and the lead frame 27A. For example, the wires between the two are connected using a gold wire or the like using an ultrasonic thermocompression bonding method.

【0035】制御装置24は制御手段14の一実施例で
あり、カメラシステム21,画像メモリ21,ワイヤボ
ンダ23Aの駆動装置23B,リードフレーム送り装置
25及びヒータブロック26の入出力を制御するもので
ある。例えば、制御装置24は配置画像データDに基づ
いてワイヤボンダ23Aのキャピラリを半導体チップ2
7Bのパッド電極に位置合わせをする。
The control device 24 is an embodiment of the control means 14, and controls the input/output of the camera system 21, the image memory 21, the drive device 23B of the wire bonder 23A, the lead frame feeding device 25, and the heater block 26. . For example, the control device 24 connects the capillary of the wire bonder 23A to the semiconductor chip 2 based on the placement image data D.
Align with the pad electrode of 7B.

【0036】リードフレーム送り装置25は移動手段1
5の一実施例であり、ダイスボンディングされた半導体
チップ27Bを画像取得処理領域A1から配線接合処理
領域A2に移動するものである。なお、画像取得処理領
域A1は、カメラシステム21が固定された周辺部であ
り、半導体チップ27Bの配置画像を取得する処理領域
である。また、配線接合処理領域A2はワイヤボンダ2
3Aやヒータブロック26が設けられた周辺部であり、
半導体チップ27Bが加熱雰囲気下で配線接合される処
理領域である(図5(a)参照)。
The lead frame feeding device 25 is the moving means 1
5, in which a dice-bonded semiconductor chip 27B is moved from an image acquisition processing area A1 to a wiring bonding processing area A2. Note that the image acquisition processing area A1 is a peripheral area where the camera system 21 is fixed, and is a processing area for acquiring an arrangement image of the semiconductor chip 27B. Further, the wiring bonding processing area A2 is provided with a wire bonder 2.
3A and the peripheral area where the heater block 26 is provided,
This is a processing area where the semiconductor chip 27B is wire-bonded in a heated atmosphere (see FIG. 5(a)).

【0037】ヒータブロック26は加熱手段16の一実
施例であり、配線接合処理領域A2においてダイスボン
ディングされた半導体チップ27Bを 300〔°C〕
程度に加熱するものである。
The heater block 26 is an embodiment of the heating means 16, and heats the semiconductor chip 27B dice-bonded in the wiring bonding processing area A2 to 300[°C].
It is heated to a certain degree.

【0038】このようにして本発明の実施例に係るワイ
ヤボンディング装置によれば、図3に示すように、カメ
ラシステム21,画像メモリ21,ワイヤボンダ23A
,駆動装置23B及び制御装置24が具備され、該カメ
ラシステム21がワイヤボンダ23Aの駆動部以外のヒ
ータブロック26による陽炎等の影響を受けない位置(
画像取得処理領域A1)に固定される。
In this way, according to the wire bonding apparatus according to the embodiment of the present invention, as shown in FIG.
, a driving device 23B, and a control device 24, and the camera system 21 is located at a position (
It is fixed to the image acquisition processing area A1).

【0039】このため、半導体チップ27Bの配置画像
が、予め配線接合処理領域A2以外の画像取得処理領域
A1において取得される。その配置画像データDがカメ
ラシステム21から画像メモリ21に出力され、該配置
画像データDが記憶される。
For this reason, the layout image of the semiconductor chip 27B is acquired in advance in the image acquisition processing area A1 other than the wiring bonding processing area A2. The arrangement image data D is output from the camera system 21 to the image memory 21, and the arrangement image data D is stored.

【0040】このことで、半導体チップ27Bがリード
フレーム送り装置25により画像取得処理領域A1から
配線接合処理領域A2に移動されると、該処理領域A2
において配置画像データDに基づいて制御装置24によ
りワイヤボンダ23Aのキャピラリの先端と半導体チッ
プ27Bとを自動位置合わせをすることが可能となる。
With this, when the semiconductor chip 27B is moved from the image acquisition processing area A1 to the wiring bonding processing area A2 by the lead frame feeding device 25, the processing area A2
In this step, the control device 24 can automatically align the tip of the capillary of the wire bonder 23A and the semiconductor chip 27B based on the placement image data D.

【0041】また、カメラシステム21が従来例に比べ
てワイヤボンディングヘッドから取り除かれることから
駆動部の重量を少なくすることができる。このことで、
ボンディングヘッド等を駆動する駆動装置23Bに対す
る慣性負荷が小さくなり、ワイヤボンダ23Aのキャピ
ラリ等の先端を素早く被接続点に移動安定させることが
可能となる。
Furthermore, since the camera system 21 is removed from the wire bonding head compared to the conventional example, the weight of the driving section can be reduced. With this,
The inertial load on the drive device 23B that drives the bonding head etc. is reduced, making it possible to quickly and stably move the tip of the capillary etc. of the wire bonder 23A to the point to be connected.

【0042】これにより、LSIの高集積化に伴うパッ
ド電極面積の縮小,パッド数の増加が要求された場合で
あっても、ボンディング処理の高速化を図ることが可能
になる。
This makes it possible to speed up the bonding process even when it is required to reduce the area of pad electrodes and increase the number of pads due to higher integration of LSIs.

【0043】次に、本発明の実施例に係るワイヤボンデ
ィング方法について当該装置の動作を補足しながら説明
をする。
Next, a wire bonding method according to an embodiment of the present invention will be explained with supplementary explanation of the operation of the apparatus.

【0044】図4は、本発明の実施例に係るワイヤボン
ディング方法のフローチャートであり、図5はそれを補
足する形成工程図を示している。
FIG. 4 is a flow chart of a wire bonding method according to an embodiment of the present invention, and FIG. 5 shows a supplementary forming process diagram.

【0045】例えば、図5に示すようなリードフレーム
27Aにダイスボンディングされた複数の半導体チップ
27B(以下■〜■という)が所定移動ピッチにより順
次移動されている場合、図4のフローチャートにおいて
、まず、ステップP1で画像取得処理領域A1において
半導体チップ■の配置画像の取得処理をする。この際に
、半導体チップ■上(アイランド上)に設けられている
パッド電極等の配置画像がカメラシステム21により取
得され、その配置画像データD1が画像メモリ22に記
憶される。また、画像取得処理が終了すると、半導体チ
ップ■が所定移動ピッチのみリードフレーム送り装置2
5により移動され、それが画像取得処理領域A1から配
線接合処理領域A2に移動される(図5(a),(b)
参照)。
For example, when a plurality of semiconductor chips 27B (hereinafter referred to as ■ to ■) die-bonded to a lead frame 27A as shown in FIG. 5 are sequentially moved at a predetermined movement pitch, in the flowchart of FIG. , In step P1, an arrangement image of the semiconductor chip (2) is acquired in the image acquisition processing area A1. At this time, an arrangement image of the pad electrodes and the like provided on the semiconductor chip (2) (on the island) is acquired by the camera system 21, and the arrangement image data D1 is stored in the image memory 22. Furthermore, when the image acquisition process is completed, the semiconductor chip
5, and it is moved from the image acquisition processing area A1 to the wiring joining processing area A2 (FIGS. 5(a) and 5(b)).
reference).

【0046】次に、ステップP2で配線接合処理領域A
2において半導体チップ■の配線接合処理をする。この
際に、制御装置24は配置画像データD1に基づいてワ
イヤボンダ23Aのキャピラリの先端を半導体チップ■
のパッド電極に位置合わせをする。ここで、予め設定さ
れたボンディングパッド位置座標と認識ポイント座標と
の位置関係から配置画像データDに基づいて制御装置2
4が位置ずれ量等の演算処理をし、例えば、キャピラリ
の先端の基準位置(ホームポジション)や送り装置25
のオフセット量に基づいてパッド位置決め処理をする。 これにより、 300〔°C〕の加熱雰囲気下において
半導体チップ■のパッド電極とリードフレーム27Aと
が金線27Cによりワイヤ付け(超音波熱圧着接続)処
理される(図5(b)参照)。
Next, in step P2, the wiring bonding processing area A
In step 2, the wiring bonding process for the semiconductor chip (2) is performed. At this time, the control device 24 connects the tip of the capillary of the wire bonder 23A to the semiconductor chip 2 based on the arrangement image data D1.
Align with the pad electrode. Here, the control device 2 uses the placement image data D from the positional relationship between the bonding pad position coordinates and the recognition point coordinates set in advance.
4 performs arithmetic processing such as the amount of positional deviation, for example, the reference position (home position) of the tip of the capillary and the feed device 25.
Pad positioning processing is performed based on the offset amount. As a result, the pad electrodes of the semiconductor chip (1) and the lead frame 27A are wired (ultrasonic thermocompression connection) using the gold wire 27C in a heated atmosphere of 300°C (see FIG. 5(b)).

【0047】併せて、ステップP3で半導体チップ■の
配置画像の取得処理をする。この際に、半導体チップ■
のパッド電極位置等の配置画像がカメラシステム21に
より取得され、その配置画像データD2が画像メモリ2
2に記憶される。また、画像取得処理が終了すると、半
導体チップ■が所定移動ピッチのみリードフレーム送り
装置25により移動され、それが画像取得処理領域A1
から配線接合処理領域A2に移動される(図5(a),
(b)参照)。
At the same time, in step P3, an arrangement image of the semiconductor chip (2) is acquired. At this time, the semiconductor chip ■
An arrangement image of pad electrode positions, etc. is acquired by the camera system 21, and the arrangement image data D2 is stored in the image memory 2.
2. Further, when the image acquisition process is completed, the semiconductor chip (2) is moved by a predetermined movement pitch by the lead frame feeding device 25, and it is moved to the image acquisition processing area A1.
to the wiring bonding processing area A2 (FIG. 5(a),
(see (b)).

【0048】その後、ステップP4で配線接合処理領域
A2において半導体チップ■の配線接合処理をする。併
せて、ステップP5で半導体チップ■の配置画像の取得
処理をする。(図5(c)参照)。
Thereafter, in step P4, wiring bonding processing for the semiconductor chip (2) is performed in the wiring bonding processing area A2. At the same time, in step P5, an arrangement image of the semiconductor chip (2) is acquired. (See Figure 5(c)).

【0049】これらの処理を繰り返すことにより、所定
移動ピッチにより順次移動されている半導体チップ■〜
■…のパッド電極とリードフレーム27Aに金線27C
等のワイヤ付け処理をすることができる。
By repeating these processes, the semiconductor chips 1 to 2 are sequentially moved at a predetermined movement pitch.
■ Gold wire 27C on pad electrode and lead frame 27A
It is possible to perform wire attachment processing such as

【0050】このようにして本発明の実施例に係るワイ
ヤボンディング方法によれば、図4のフロチャートに示
すように、予め、ステップP1,P3,P5で配線接合
処理領域A1以外の画像取得領域A1において半導体チ
ップ27Bの配置画像の取得処理をし、次に、ステップ
P2,P4…Pnで取得処理に基づいて半導体チップ2
7Bの配線接合処理をしている。
In this manner, according to the wire bonding method according to the embodiment of the present invention, as shown in the flow chart of FIG. At step A1, an image of the semiconductor chip 27B is acquired, and then at steps P2, P4...Pn, the semiconductor chip 27B is acquired based on the acquisition process.
7B wiring bonding process.

【0051】このため、従来例のように金線等のワイヤ
を配線する配線接合処理とパッド位置決めをする被接続
点の探索処理とが同一処理領域において行われない。従
って、パッド位置決め処理が先に取得した半導体チップ
27Bの配置画像データDに基づいて行われることから
、そのパッド位置決め時に、従来例のようなヒータブロ
ック26による陽炎の影響を受けない。このことで、結
像不良等による解像度の低下を回避することが可能とな
る。
For this reason, the wiring bonding process for wiring wires such as gold wires and the search process for connected points for positioning pads are not performed in the same processing area as in the conventional example. Therefore, since the pad positioning process is performed based on the previously acquired arrangement image data D of the semiconductor chip 27B, the pad positioning process is not affected by heat haze caused by the heater block 26 as in the conventional example. This makes it possible to avoid a decrease in resolution due to poor imaging or the like.

【0052】これにより、位置合わせ精度が向上するこ
とから高密度,高集積化する半導体装置の生産歩留りの
向上を図ることが可能となる。
[0052] This improves the alignment accuracy, making it possible to improve the production yield of high-density, highly integrated semiconductor devices.

【0053】[0053]

【発明の効果】以上説明したように、本発明の装置によ
れば画像取得手段,記憶手段,配線接合手段及び制御手
段が具備され、該画像取得手段が配線接合手段の駆動部
以外に設けられ、画像取得処理領域において、配置画像
データが取得されている。
[Effects of the Invention] As explained above, the apparatus of the present invention is equipped with an image acquisition means, a storage means, a wiring joining means, and a control means, and the image acquisition means is provided in a part other than the driving part of the wiring joining means. , arrangement image data is acquired in the image acquisition processing area.

【0054】このため、半導体装置が画像取得処理領域
から配線接合処理領域に移動されると、配置画像データ
に基づいて配線接合手段と半導体装置との自動位置合わ
せをすることが可能となる。また、画像取得手段が配線
接合手段から取り除かれることから駆動部の軽量化を図
ることができる。このことで、配線接合手段を素早く被
接続点に移動安定させることが可能となる。
Therefore, when the semiconductor device is moved from the image acquisition processing area to the wiring bonding processing area, it becomes possible to automatically align the wiring bonding means and the semiconductor device based on the layout image data. Furthermore, since the image acquisition means is removed from the wiring joining means, the weight of the driving section can be reduced. This makes it possible to quickly and stably move the wiring bonding means to the point to be connected.

【0055】また、本発明の半導体装置の製造方法によ
れば、配線接合処理領域以外において半導体装置の配置
画像の取得処理をし、その後、半導体装置の配線接合処
理をしている。
Further, according to the method of manufacturing a semiconductor device of the present invention, the process of acquiring the arrangement image of the semiconductor device is performed in a region other than the wiring bonding processing area, and then the wiring bonding process of the semiconductor device is performed.

【0056】このため、パッド位置決め処理が先に取得
した半導体装置の配置画像データに基づいて行われるこ
とから、そのパッド位置決め時に、従来例のような加熱
処理による陽炎の影響を受けない。このことで、高精度
のパッド位置決めを行うことが可能となる。
Therefore, since the pad positioning process is performed based on the previously acquired layout image data of the semiconductor device, the pad positioning process is not affected by heat haze caused by heat treatment as in the conventional example. This allows highly accurate pad positioning.

【0057】これにより、位置合わせ精度が向上するこ
とから高密度,高集積化する半導体装置の生産歩留りの
向上を図ること、及びボンディング処理の高速化を図る
ことが可能になる。
[0057] This improves alignment accuracy, making it possible to improve the production yield of semiconductor devices that are becoming increasingly dense and highly integrated, and to speed up the bonding process.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明に係る半導体装置の製造装置の原理図で
ある。
FIG. 1 is a principle diagram of a semiconductor device manufacturing apparatus according to the present invention.

【図2】本発明に係る半導体装置の製造方法の原理図で
ある。
FIG. 2 is a principle diagram of a method for manufacturing a semiconductor device according to the present invention.

【図3】本発明の実施例に係るワイヤボンディング装置
の構成図である。
FIG. 3 is a configuration diagram of a wire bonding apparatus according to an embodiment of the present invention.

【図4】本発明の実施例に係るワイヤボンディング方法
のフローチャートである。
FIG. 4 is a flowchart of a wire bonding method according to an embodiment of the present invention.

【図5】本発明の実施例に係るフローチャートを補足す
る形成工程図である。
FIG. 5 is a forming process diagram supplementing a flowchart according to an embodiment of the present invention.

【図6】従来例に係るワイヤボンディング装置の構成図
である。
FIG. 6 is a configuration diagram of a conventional wire bonding apparatus.

【符号の説明】[Explanation of symbols]

11…画像取得手段、 12…記憶手段、 13…配線接合手段、 14…制御手段、 15…移動手段、 16…加熱手段、 D…配置画像データ、 A1…画像取得処理領域、 A2…配線接合処理領域。 11...image acquisition means, 12...Storage means, 13...wiring bonding means, 14...control means, 15... Means of transportation, 16...Heating means, D... arrangement image data, A1...image acquisition processing area, A2...Wiring bonding processing area.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】  半導体装置(17)の配置画像を取得
して配置画像データ(D)を出力する画像取得手段(1
1)と、前記配置画像データ(D)を記憶する記憶手段
(12)と、前記半導体装置(17)の配線接続をする
配線接合手段(13)と、前記画像取得手段(11),
記憶手段(12)及び配線接合手段(13)の入出力を
制御する制御手段(14)とを具備し、前記画像取得手
段(11)が配線接合手段(13)の駆動部以外に設け
られていることを特徴とする半導体装置の製造装置。
1. Image acquisition means (1) for acquiring a layout image of a semiconductor device (17) and outputting layout image data (D).
1), storage means (12) for storing the arrangement image data (D), wiring connection means (13) for wiring connection of the semiconductor device (17), and image acquisition means (11),
It comprises a storage means (12) and a control means (14) for controlling input/output of the wiring joining means (13), and the image acquisition means (11) is provided in a part other than the driving part of the wiring joining means (13). 1. A semiconductor device manufacturing apparatus characterized by:
【請求項2】  請求項1記載の半導体装置の製造装置
において、前記制御手段(14)が配置画像データ(D
)に基づいて配線接合手段(13)を半導体装置(17
)に位置合わせをすることを特徴とする半導体装置の製
造装置。
2. The semiconductor device manufacturing apparatus according to claim 1, wherein the control means (14) controls the arrangement image data (D
) based on the wiring bonding means (13) and the semiconductor device (17).
) A semiconductor device manufacturing apparatus characterized by aligning the semiconductor device.
【請求項3】  請求項1記載の半導体装置の製造装置
において、前記半導体装置(17)の画像取得処理領域
(A1)から配線接合処理領域(A2)に該半導体装置
(17)を移動させる移動手段(15)と、前記配線接
合処理領域(A2)において半導体装置(17)を加熱
する加熱手段(16)が設けられていることを特徴とす
る半導体装置の製造装置。
3. The semiconductor device manufacturing apparatus according to claim 1, wherein the semiconductor device (17) is moved from an image acquisition processing area (A1) to a wiring bonding processing area (A2). An apparatus for manufacturing a semiconductor device, comprising: means (15); and heating means (16) for heating the semiconductor device (17) in the wiring bonding processing area (A2).
【請求項4】  予め、配線接合処理領域(A2)以外
において半導体装置(17)の配置画像の取得処理をし
、前記取得処理に基づいて半導体装置(17)の配線接
合処理をすることを特徴とする半導体装置の製造方法。
4. The method is characterized in that an arrangement image of the semiconductor device (17) is acquired in advance in a region other than the wiring bonding processing area (A2), and the wiring bonding process of the semiconductor device (17) is performed based on the acquisition process. A method for manufacturing a semiconductor device.
【請求項5】  請求項4記載の半導体装置の製造方法
において、前記取得処理により記憶された半導体装置(
17)の配置画像データ(D)に基づいて半導体装置(
17)と配線接合手段(13)との位置合わせ処理をす
ることを特徴とする半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 4, wherein the semiconductor device (
17) Based on the layout image data (D) of the semiconductor device (
17) and a wiring bonding means (13).
JP3016637A 1991-02-07 1991-02-07 Apparatus and method for manufacture of semiconductor device Withdrawn JPH04330743A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3016637A JPH04330743A (en) 1991-02-07 1991-02-07 Apparatus and method for manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3016637A JPH04330743A (en) 1991-02-07 1991-02-07 Apparatus and method for manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH04330743A true JPH04330743A (en) 1992-11-18

Family

ID=11921878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3016637A Withdrawn JPH04330743A (en) 1991-02-07 1991-02-07 Apparatus and method for manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH04330743A (en)

Similar Documents

Publication Publication Date Title
US5516023A (en) Wire bonding apparatus
US7067413B2 (en) Wire bonding method, semiconductor chip, and semiconductor package
US5816477A (en) Wire bonding apparatus and method
US6112973A (en) Angled transducer-dual head bonder for optimum ultrasonic power application and flexibility for tight pitch leadframe
JP4343989B1 (en) BONDING APPARATUS AND BONDING AREA POSITION RECOGNITION METHOD AND PROGRAM USED FOR BONDING APPARATUS
JPH04330743A (en) Apparatus and method for manufacture of semiconductor device
JPH05160192A (en) Semiconductor fabricating system
JPS593850B2 (en) Semiconductor wire bonding equipment
KR0167457B1 (en) Wire bonding apparatus
JP3686064B2 (en) Bonding method and bonding apparatus
JP2757127B2 (en) Method and apparatus for correcting bonding position of wire bonder
KR940004248B1 (en) Bonding control method for semiconductor assembling equipment
JP2005079412A (en) Method for manufacturing semiconductor device, and wire bonder used therefor
JPH08316259A (en) Method and apparatus for wire bonding of semiconductor product
JPH0513517A (en) Device and method for wire bonding
KR100629272B1 (en) wire bonding method
JP3026303B2 (en) Semiconductor package wire bonding method and wire bonding apparatus
JPH06196521A (en) Wire bonder
JPS6324630A (en) Wire bonding equipment
JPH031550A (en) Wire bonder
JPH11150146A (en) Wire bonding apparatus provided with visual inspection function
JP2005109392A (en) Method of manufacturing semiconductor device, and semiconductor manufacturing apparatus
JPH0479249A (en) Wire bonding device
JPH0447973B2 (en)
JPH0228256B2 (en)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514