JPH04324774A - Picture storage device - Google Patents

Picture storage device

Info

Publication number
JPH04324774A
JPH04324774A JP3094487A JP9448791A JPH04324774A JP H04324774 A JPH04324774 A JP H04324774A JP 3094487 A JP3094487 A JP 3094487A JP 9448791 A JP9448791 A JP 9448791A JP H04324774 A JPH04324774 A JP H04324774A
Authority
JP
Japan
Prior art keywords
memory
write address
write
image
address counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3094487A
Other languages
Japanese (ja)
Other versions
JP3288056B2 (en
Inventor
Akira Nakatani
亮 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP09448791A priority Critical patent/JP3288056B2/en
Priority to DE69223543T priority patent/DE69223543T2/en
Priority to EP92303654A priority patent/EP0510968B1/en
Publication of JPH04324774A publication Critical patent/JPH04324774A/en
Priority to US08/274,666 priority patent/US5523799A/en
Application granted granted Critical
Publication of JP3288056B2 publication Critical patent/JP3288056B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To obtain non-consecutive picture from a moving picture fetched in a memory. CONSTITUTION:A write address counter 16 generates a write address which skips as to a write inhibit position designated by a memory management circuit 24, and designates cyclically a storage position of a multi-port random access memory 14 as to other addresses.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、画像記憶装置に関する
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image storage device.

【0002】0002

【従来の技術】記憶領域の終端アドレスを当該記憶領域
の先頭アドレスにつなぐことにより、記憶領域に循環的
にデータを記憶するメモリ又はそのアドレス制御は、所
謂リング・メモリとして周知であり、このようなリング
・メモリに画像信号を記憶する画像記憶装置は、既に知
られている。
2. Description of the Related Art A memory or its address control that stores data cyclically in a storage area by connecting the end address of the storage area to the start address of the storage area is well known as a so-called ring memory. Image storage devices that store image signals in ring memories are already known.

【0003】0003

【発明が解決しようとする課題】リング・メモリでは、
そのアドレス制御上、先に記憶されている情報を、次の
情報の書き込みから保護することはできない。例えば、
動画像を記憶する場合、前に記憶された画像は次の画像
により消失してしまい、時間的に非連続の画像を得るこ
とはできなかった。
[Problem to be solved by the invention] In the ring memory,
Due to address control, previously stored information cannot be protected from writing of subsequent information. for example,
When storing moving images, the previously stored image disappears with the next image, making it impossible to obtain temporally discontinuous images.

【0004】本発明は、このような課題を解決する画像
記憶装置を提示することを目的とする。
An object of the present invention is to provide an image storage device that solves these problems.

【0005】[0005]

【課題を解決するための手段】本発明に係る画像記憶装
置は、所定枚数の画像を記憶自在な画像メモリと、当該
画像メモリの書き込みアドレスを発生する書き込みアド
レス発生手段と、当該書き込みアドレス発生手段を制御
し、当該画像メモリの指定領域の書き込みアドレスの発
生を禁止する制御手段とからなることを特徴とする。
[Means for Solving the Problems] An image storage device according to the present invention includes an image memory capable of storing a predetermined number of images, a write address generation means for generating a write address for the image memory, and the write address generation means. The image forming apparatus is characterized by comprising a control means for controlling a specified area of the image memory and prohibiting generation of a write address in a specified area of the image memory.

【0006】[0006]

【作用】上記手段により、上記画像メモリに先に記憶さ
れた画像を保存しつつ、他の記憶領域に後続の画像を記
憶させることができる。これにより、動画像から、非連
続の画像を取り出せる。
[Operation] With the above means, it is possible to save the image previously stored in the image memory while storing the subsequent image in another storage area. This makes it possible to extract discontinuous images from a moving image.

【0007】[0007]

【実施例】以下、図面を参照して本発明の実施例を説明
する。
Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【0008】図1は、ビデオ・カメラの出力処理に適用
した本発明の一実施例の構成ブロック図を示す。10は
ビデオ・カメラ、12はビデオ・カメラ10から出力さ
れるビデオ信号をディジタル化するA/D変換器、14
はA/D変換器12から出力されるディジタル・ビデオ
信号を記憶するマルチポート・ランダム・アクセス・メ
モリである。本実施例では、メモリ14は数秒乃至数十
秒のビデオ信号を記憶できる記憶容量を具備する。
FIG. 1 shows a block diagram of an embodiment of the present invention applied to output processing of a video camera. 10 is a video camera; 12 is an A/D converter that digitizes the video signal output from the video camera 10; 14;
is a multiport random access memory that stores the digital video signal output from the A/D converter 12. In this embodiment, the memory 14 has a storage capacity capable of storing several seconds to several tens of seconds of video signals.

【0009】16はビデオ・カメラ10から出力される
ビデオ信号に重畳される同期信号に応じて、メモリ14
の書き込みアドレスを発生する書き込みアドレス・カウ
ンタ、18はメモリ14の読み出しアドレスを発生する
読み出しアドレス・カウンタ、20はメモリ14から読
み出されたビデオ・データをアナログ信号に変換するD
/A変換器、22は出力端子である。
Reference numeral 16 indicates a memory 14 in response to a synchronization signal superimposed on a video signal output from the video camera 10.
A write address counter 18 generates a write address of the memory 14, a read address counter 20 generates a read address of the memory 14, and a D converts the video data read from the memory 14 into an analog signal.
/A converter, 22 is an output terminal.

【0010】また、24は、メモリ14の登録された書
き込み禁止領域に従い、書き込みアドレス・カウンタ1
6及び読み出しアドレス・カウンタ18を制御するメモ
リ管理回路である。ユーザはメモリ管理回路24に、メ
モリ14の書き込み禁止領域、即ち保存すべき任意枚数
の画像を設定登録する。
Further, 24 is a write address counter 1 according to the registered write prohibited area of the memory 14.
6 and a read address counter 18. The user sets and registers in the memory management circuit 24 a write-protected area of the memory 14, that is, an arbitrary number of images to be saved.

【0011】次に、動作を説明する。ビデオ・カメラ1
0から出力されるビデオ信号はA/D変換器12により
ディジタル化され、書き込みアドレス・カウンタ16の
示すアドレスに書き込まれる。書き込みアドレス・カウ
ンタ16のアドレスは、ビデオ信号に重畳される同期信
号によりインクリメントする。書き込みアドレス・カウ
ンタ16は、メモリ14の終端アドレスに達した次には
、メモリ14の始端アドレスになる。これにより、メモ
リ14はリング・メモリとして動作する。図2に、メモ
リ14の書き込みアドレスを模式的に示す。書き込み位
置は角速度ωで回転するベクトルWとして表わされてい
る。
Next, the operation will be explained. Video camera 1
The video signal output from 0 is digitized by the A/D converter 12 and written to the address indicated by the write address counter 16. The address of write address counter 16 is incremented by a synchronization signal superimposed on the video signal. After the write address counter 16 reaches the end address of the memory 14, it becomes the start address of the memory 14. This causes the memory 14 to operate as a ring memory. FIG. 2 schematically shows write addresses of the memory 14. The writing position is represented as a vector W rotating at an angular velocity ω.

【0012】撮影中に保存したいシーンがあり、これが
メモリ14に書き込まれたら、直ちにメモリ管理回路2
4に書き込み禁止を指示する。この際、メモリ14の任
意の記憶位置で任意のサイズを登録できる。
[0012] When there is a scene to be saved during shooting and this scene is written to the memory 14, the memory management circuit 2 immediately
Instruct 4 to prohibit writing. At this time, any size can be registered at any storage location in the memory 14.

【0013】登録完了後、撮影を再開する。書き込みア
ドレス・カウンタ16は、メモリ管理回路24に登録さ
れた記憶領域については、書き込みアドレスをスキップ
する。例えば、図3に示すa−bの範囲を書き込み禁止
したとすると、書き込みベクトルWは、a点に到達した
ら、a−b間の領域をスキップして、次にb点にデータ
を書き込む。これにより、a−b間の領域に記憶される
ビデオ・データが保存される。
[0013] After registration is completed, photographing is resumed. The write address counter 16 skips write addresses for storage areas registered in the memory management circuit 24. For example, if writing is prohibited in the range a-b shown in FIG. 3, when the write vector W reaches point a, it skips the area between a-b and then writes data at point b. This saves the video data stored in the area between a and b.

【0014】次に、n倍速ビデオ信号の処理に適用した
別の実施例を説明する。図4はその構成ブロック図を示
す。図1と同じ構成要素には同じ符号を付してある。3
0は標準テレビジョン信号のn倍のフィールド周波数で
の撮影が可能なビデオ・カメラであり、その出力ビデオ
信号は、A/D変換器12、書き込みアドレス・カウン
タ16及びメモリ管理回路24により、図1の場合と同
様に、メモリ14に書き込まれる。スロー再生制御回路
32は、読み出しアドレス・カウンタ34を制御して、
任意のスピードでメモリ14からデータを読み出し、読
み出されたデータを、D/A変換及び方式変換回路36
により標準テレビジョン信号に変換する。これにより、
任意のスロー・ビデオ信号が出力端子38から出力され
る。
Next, another embodiment applied to processing of an n-times speed video signal will be described. FIG. 4 shows its configuration block diagram. The same components as in FIG. 1 are given the same reference numerals. 3
0 is a video camera capable of photographing at a field frequency n times that of a standard television signal, and its output video signal is processed by an A/D converter 12, a write address counter 16, and a memory management circuit 24 as shown in the figure. 1, it is written to the memory 14. The slow playback control circuit 32 controls the read address counter 34 to
Data is read from the memory 14 at an arbitrary speed, and the read data is transferred to the D/A conversion and format conversion circuit 36.
to a standard television signal. This results in
An arbitrary slow video signal is output from output terminal 38.

【0015】[0015]

【発明の効果】以上の説明から容易に理解できるように
、本発明によれば、動画像から非連続な画像を取り出せ
る。
As can be easily understood from the above description, according to the present invention, discontinuous images can be extracted from moving images.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】  本発明の一実施例の構成ブロック図である
FIG. 1 is a configuration block diagram of an embodiment of the present invention.

【図2】  メモリ14の動作説明図である。FIG. 2 is an explanatory diagram of the operation of the memory 14.

【図3】  メモリ14に書き込み禁止領域を設けた場
合の動作説明図である。
FIG. 3 is an explanatory diagram of the operation when a write-protected area is provided in the memory 14.

【図4】  別の実施例の構成ブロック図である。FIG. 4 is a configuration block diagram of another embodiment.

【符号の説明】[Explanation of symbols]

10:ビデオ・カメラ  12:A/D変換器  14
:マルチポート・ランダム・アクセス・メモリ  16
:書き込みアドレス・カウンタ  18:読み出しアド
レス・カウンタ  20:D/A変換器  22:出力
端子  30:ビデオ・カメラ32:スロー再生制御回
路  34:読み出しアドレス・カウンタ  36:D
/A及び方式変換回路  38:出力端子
10: Video camera 12: A/D converter 14
:Multi-port random access memory 16
:Write address counter 18:Read address counter 20:D/A converter 22:Output terminal 30:Video camera 32:Slow playback control circuit 34:Read address counter 36:D
/A and system conversion circuit 38: Output terminal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  所定枚数の画像を記憶自在な画像メモ
リと、当該画像メモリの書き込みアドレスを発生する書
き込みアドレス発生手段と、当該書き込みアドレス発生
手段を制御し、当該画像メモリの指定領域の書き込みア
ドレスの発生を禁止する制御手段とからなることを特徴
とする画像記憶装置。
1. An image memory capable of storing a predetermined number of images, a write address generating means for generating a write address for the image memory, and a write address generating means for controlling the write address generating means to generate a write address for a specified area of the image memory. 1. An image storage device comprising: control means for prohibiting the occurrence of .
JP09448791A 1991-04-24 1991-04-24 Image storage device Expired - Fee Related JP3288056B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP09448791A JP3288056B2 (en) 1991-04-24 1991-04-24 Image storage device
DE69223543T DE69223543T2 (en) 1991-04-24 1992-04-23 Image storage device
EP92303654A EP0510968B1 (en) 1991-04-24 1992-04-23 An image memorizing device
US08/274,666 US5523799A (en) 1991-04-24 1994-07-13 Image storing device including an inhibiting function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09448791A JP3288056B2 (en) 1991-04-24 1991-04-24 Image storage device

Publications (2)

Publication Number Publication Date
JPH04324774A true JPH04324774A (en) 1992-11-13
JP3288056B2 JP3288056B2 (en) 2002-06-04

Family

ID=14111652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09448791A Expired - Fee Related JP3288056B2 (en) 1991-04-24 1991-04-24 Image storage device

Country Status (1)

Country Link
JP (1) JP3288056B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079911A (en) * 1996-07-12 1998-03-24 Philips Electron Nv Reproducing device for video signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079911A (en) * 1996-07-12 1998-03-24 Philips Electron Nv Reproducing device for video signal

Also Published As

Publication number Publication date
JP3288056B2 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
JP2000284776A (en) Picture processor
US5523799A (en) Image storing device including an inhibiting function
JPH04324774A (en) Picture storage device
US5319460A (en) Image signal processing device including frame memory
JP2720974B2 (en) Image information processing device
US6801252B1 (en) Electronic zooming circuit
JP3141421B2 (en) Image storage device
JPS63172577A (en) Video camera
JP2877523B2 (en) Video camera with electronic viewfinder
JP2885251B2 (en) Imaging equipment
JP3125903B2 (en) Imaging device
KR100284182B1 (en) On-Screen Display (OSD) Display and Processing Method of Digital Optics
JP3119378B2 (en) Image signal processing device
JPH04227168A (en) Image pickup device
JPH05232922A (en) Scanning synchronizing mode switching device
CN111863002A (en) Processing method, processing device and electronic equipment
JPH01273488A (en) Camera incorporated type video tape recorder
JPH08149371A (en) Video signal processing unit and video signal recording and reproducing device provided with it
KR20000020527A (en) Image display device of digital optical device by frame ccd
JPH04165771A (en) Electronic camera
JPH03265387A (en) Pos terminal equipment
JPH04241389A (en) Image processor
JPS62260274A (en) Television camera
JPH04311168A (en) Image processor
JPH05115038A (en) Television digital video effect device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080315

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100315

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100315

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110315

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees