JPH04241389A - Image processor - Google Patents

Image processor

Info

Publication number
JPH04241389A
JPH04241389A JP3002688A JP268891A JPH04241389A JP H04241389 A JPH04241389 A JP H04241389A JP 3002688 A JP3002688 A JP 3002688A JP 268891 A JP268891 A JP 268891A JP H04241389 A JPH04241389 A JP H04241389A
Authority
JP
Japan
Prior art keywords
data
screen
video image
window display
dual port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3002688A
Other languages
Japanese (ja)
Inventor
Taketoshi Tsuda
津田 武利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3002688A priority Critical patent/JPH04241389A/en
Publication of JPH04241389A publication Critical patent/JPH04241389A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To always excellently display a video image on a window display screen even when the display position or the screen size of the window display screen is changed and to display the video image on the window display screen by optionally enlarging and reducing it. CONSTITUTION:The video image data (A) of one frame is stored in a dual port video RAM 3. After the display position and the screen size of the window display screen are set to an X direction FIFO (dual port serial access memory) 10 and a Y direction FIFO 11, address data that the access of the RAM 3 should be executed is written. Then, dot data among the data (A) corresponding to the specified variable power rate of an image read out of the RAM 3 by the address data and superimposed on the data displayed on a computer side. Then, it is displayed on a computer screen.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、パーソナルコンピュー
タ等の表示画面の一部にあけられたウィンドウにビデオ
画像を表示するようにするための画像処理装置に関する
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus for displaying a video image in a window formed in a part of a display screen of a personal computer or the like.

【0002】0002

【従来の技術】パーソナルコンピュータ等の表示画面上
にビデオ画像を表示するようにした従来の画像処理装置
は、一般的に、ビデオ画像用のウィンドウ表示画面のサ
イズおよび表示位置が固定的に決まっており、ビデオR
AMはこのウィンドウ表示画面サイズに応じた容量をも
つものとして設計されており、このように容量の定めら
れたビデオRAMに対してテレビまたはVTRからのビ
デオ画像データを適当に間引いた状態で取り込ませ、そ
の間引かれたビデオ画像データを読み出してウィンドウ
表示画面に表示するようにしてある。
2. Description of the Related Art Conventional image processing devices that display video images on the display screen of a personal computer, etc. generally have a fixed size and display position of the window display screen for the video image. Video R
AM is designed to have a capacity that corresponds to the window display screen size, and the video image data from the TV or VTR is not loaded into the video RAM with the specified capacity in an appropriately thinned state. , the decimated video image data is read out and displayed on a window display screen.

【0003】ビデオ画像が動画の場合には、コンピュー
タ側から指定されたウィンドウ表示画面サイズに応じた
間引き度合いでビデオ画像データを取り込むので、画面
サイズを拡大または縮小したウィンドウ表示画面内に良
好に動画を表示させることができる。
[0003] When the video image is a moving image, the video image data is taken in at a thinning level according to the window display screen size specified by the computer, so that the video image data can be displayed well within the window display screen that has been enlarged or reduced in screen size. can be displayed.

【0004】0004

【発明が解決しようとする課題】しかし、ビデオ画像が
静止画の場合には、一旦ビデオRAMに取り込んだビデ
オ画像データを常時的に表示させるので、もし、ウィン
ドウ表示画面サイズを拡大しても、元のサイズのウィン
ドウ領域にしかビデオ画像は表示されず、拡大した画面
部分にはビデオ画像を表示することができない。ウィン
ドウ表示画面サイズを縮小すると、ビデオ画像の一部が
欠落することになる。また、一定サイズのウィンドウ表
示画面においてビデオ画像の一部分を拡大表示すること
ができない。
However, if the video image is a still image, the video image data once loaded into the video RAM is constantly displayed, so even if the window display screen size is expanded, The video image can only be displayed in the original size window area, and cannot be displayed in the enlarged screen area. Reducing the window display screen size will result in parts of the video image being missing. Furthermore, it is not possible to enlarge and display a portion of the video image on a window display screen of a fixed size.

【0005】本発明は、このような事情に鑑みて創案さ
れたものであって、ビデオ画像の動画,静止画の区別に
かかわらず、ウィンドウ表示画面のサイズや表示位置が
変更されても常に良好にビデオ画像を表示することがで
き、かつ、同一サイズのウィンドウ表示画面においてビ
デオ画像を任意に拡大,縮小して表示できるようにする
ことを目的とする。
[0005] The present invention was devised in view of the above-mentioned circumstances, and the present invention always maintains a good quality even when the size or display position of the window display screen is changed, regardless of whether the video image is a moving image or a still image. It is an object of the present invention to display a video image on a window display screen of the same size, and to arbitrarily enlarge or reduce the video image for display on a window display screen of the same size.

【0006】[0006]

【課題を解決するための手段】本発明に係る画像処理装
置は、1フレーム分のビデオ画像データを一時記憶する
デュアルポートビデオRAMと、コンピュータ画面中に
おけるウィンドウ表示画面の表示位置および画面サイズ
を任意に設定可能で指定された画像変倍率(拡大縮小率
)に応じたデュアルポートビデオRAM上のアドレスデ
ータを書き込むとともに、コンピュータから出力される
ドットクロックのうち前記ウィンドウ表示画面の表示位
置および画面サイズに対応する範囲のドットクロックに
応じて順次的に前記アドレスデータを読み出して前記デ
ュアルポートビデオRAMに与えるデュアルポートシリ
アルアクセスメモリとを備えたことを特徴とするもので
ある。
[Means for Solving the Problems] An image processing device according to the present invention includes a dual port video RAM that temporarily stores video image data for one frame, and a window display screen whose display position and screen size can be freely controlled on a computer screen. In addition to writing address data on the dual port video RAM according to the specified image scaling ratio (enlargement/reduction ratio) that can be set to The present invention is characterized by comprising a dual port serial access memory that sequentially reads out the address data in accordance with a corresponding range of dot clocks and provides the address data to the dual port video RAM.

【0007】[0007]

【作用】デュアルポートビデオRAMは、動画であろう
と静止画であろうとビデオ画像データを1フレーム分一
時記憶する。コンピュータ側ではコンピュータ画面のど
の位置からどの位置までにわたってウィンドウ表示画面
を設定するかの指令と画像変倍率(拡大縮小率)をどの
ようにするかの指令とをデュアルポートシリアルアクセ
スメモリに対して与える。デュアルポートシリアルアク
セスメモリは、その指令に応じて、コンピュータ画面中
におけるウィンドウ表示画面の表示領域(表示位置およ
び画面サイズ)を設定し、かつ、画像変倍率に応じたア
ドレスデータを書き込む。そして、そのアドレスデータ
をもってデュアルポートビデオRAMをアクセスするこ
とにより、デュアルポートビデオRAMに記憶されてい
る1フレーム分のビデオ画像データのうちから画像変倍
率に応じたドットデータを読み出す。
[Operation] The dual port video RAM temporarily stores one frame of video image data, whether it is a moving image or a still image. On the computer side, a command is given to the dual port serial access memory to set the window display screen from one position to another on the computer screen, and to set the image scaling ratio (enlargement/reduction ratio). . The dual port serial access memory sets the display area (display position and screen size) of the window display screen on the computer screen according to the command, and writes address data according to the image magnification ratio. Then, by accessing the dual port video RAM with the address data, dot data corresponding to the image magnification is read out of one frame of video image data stored in the dual port video RAM.

【0008】[0008]

【実施例】図1は本発明の一実施例に係る画像処理装置
の電気的構成を示すブロック線図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing the electrical configuration of an image processing apparatus according to an embodiment of the present invention.

【0009】図中、1はテレビジョン受像機やビデオテ
ープレコーダから入力したビデオ信号よりR,G,B信
号を抽出するデコーダ、2はR,G,B信号のそれぞれ
をディジタルデータに変換するA/D変換器、3はディ
ジタルに変換されたR,G,Bのビデオ画像データを1
フレーム分だけ一時記憶するデュアルポートビデオRA
Mである。このデュアルポートビデオRAM3は、その
シリアルポートを介して1フレーム分のビデオ画像デー
タをシリアルに書き込むとともに、拡大縮小用アドレス
発生回路4より与えられたアドレスデータに従って1フ
レーム分のビデオ画像データのうちから適当な個数分の
ドットデータをランダムポートより読み出すように構成
されている。5はランダムポートより読み出されたR,
G,BのドットデータをアナログのR,G,B信号に変
換するD/A変換器、6はD/A変換器5からのR,G
,B信号とコンピュータ側のR,G,B信号とをスーパ
ーインポーズするミキシング回路である。7はコンピュ
ータ側の表示データを一時記憶するビデオRAM、8は
D/A変換器である。
In the figure, 1 is a decoder that extracts R, G, and B signals from a video signal input from a television receiver or video tape recorder, and 2 is a decoder that converts each of the R, G, and B signals into digital data. /D converter 3 converts the digitally converted R, G, B video image data into 1
Dual port video RA that temporarily stores only frames
It is M. This dual port video RAM 3 serially writes one frame worth of video image data via its serial port, and selects one frame worth of video image data according to the address data given from the enlargement/reduction address generation circuit 4. It is configured to read an appropriate number of dot data from a random port. 5 is R read from the random port,
A D/A converter that converts G, B dot data into analog R, G, B signals, 6 is the R, G from the D/A converter 5
, B signals and the R, G, B signals on the computer side. 7 is a video RAM for temporarily storing display data on the computer side, and 8 is a D/A converter.

【0010】図2は、図1における拡大縮小用アドレス
発生回路4の構成を示すブロック線図である。
FIG. 2 is a block diagram showing the configuration of the enlargement/reduction address generation circuit 4 in FIG. 1. As shown in FIG.

【0011】10,11はX方向とY方向のアドレスデ
ータ(相対アドレス)を一時記憶するFIFO(ファー
ストイン・ファーストアウト)からなるデュアルポート
シリアルアクセスメモリ(以下単にFIFOと記載する
)、12はFIFO10,11から入力した相対アドレ
スを物理アドレスに変換してデュアルポートビデオRA
M3のランダムポートに与えるメモリアドレス発生回路
である。
10 and 11 are dual-port serial access memories (hereinafter simply referred to as FIFO) consisting of FIFO (first-in, first-out) that temporarily stores address data (relative addresses) in the X and Y directions, and 12 is a FIFO 10. , converts the relative address input from 11 into a physical address and connects it to the dual port video RA.
This is a memory address generation circuit that is applied to the random port of M3.

【0012】X方向FIFO10は、リセット信号RS
によりライトリセットポートRS(W)がアクティブに
なるとアドレスポインタを初期化し、チップセレクト信
号CS1によりライトクロックポートWCKがアクティ
ブになるとデータバスを介して送られてくる相対アドレ
スデータをアドレスポインタのインクリメントに伴って
順次書き込んでいく。
The X-direction FIFO 10 receives a reset signal RS.
When the write reset port RS (W) becomes active, the address pointer is initialized, and when the write clock port WCK becomes active due to the chip select signal CS1, the relative address data sent via the data bus is incremented by the address pointer. Write them down one by one.

【0013】このX方向FIFO10への相対アドレス
データの書き込みの様子を図3によって具体的に説明す
る。〔A〕はデュアルポートビデオRAM3に記憶され
た1フレーム分のビデオ画像データを示し、〔B〕はコ
ンピュータ画面上のウィンドウに表示されたウィンドウ
表示画像データを示している。また、(a)はウィンド
ウ表示画像データ〔B〕がコンピュータ画面上で表示さ
れているX方向での表示領域に対応した記憶エリアを示
し、(b)はY方向での表示領域に対応した記憶エリア
を示している。X方向記憶エリア(a)およびY方向記
憶エリア(b)の開始点をどこに定めるかによってウィ
ンドウ表示画像データ〔B〕の表示位置が設定され、X
方向記憶エリア(a)およびY方向記憶エリア(b)の
大きさをどのように定めるかによってウィンドウ表示画
像データ〔B〕の画面サイズが設定される。
The manner in which relative address data is written into the X-direction FIFO 10 will be explained in detail with reference to FIG. [A] shows one frame of video image data stored in the dual port video RAM 3, and [B] shows window display image data displayed in a window on the computer screen. In addition, (a) shows the storage area corresponding to the display area in the X direction where the window display image data [B] is displayed on the computer screen, and (b) shows the storage area corresponding to the display area in the Y direction. Shows the area. The display position of the window display image data [B] is set depending on where the starting points of the X-direction storage area (a) and the Y-direction storage area (b) are determined.
The screen size of the window display image data [B] is set depending on how the sizes of the direction storage area (a) and the Y-direction storage area (b) are determined.

【0014】ビデオ画像データ〔A〕がX方向で例えば
512ドット分あるとする。X方向FIFO10はコン
ピュータ画面のX方向解像度(例えば1280本)に相
当する記憶容量をもち、Y方向FIFO11はY方向解
像度(例えば1024本)に相当する記憶容量をもつ。 X方向FIFO10においてX方向記憶エリア(a)以
外の記憶エリアでは、ダミーアドレスが例えば600(
0〜511以外のアドレスであれば何でもよい)と書き
込まれる。X方向記憶エリア(a)では、ウィンドウ表
示画像データ〔B〕としてビデオ画像データ〔A〕をX
方向で例えば1/5に縮小するのであれば、それはビデ
オ画像データ〔A〕を5ドットごとに間引くことになり
、0,5,10,15,20・・・・510のように相
対アドレスデータが書き込まれる。ウィンドウ表示画像
データ〔B〕としてビデオ画像データ〔A〕の一部分を
X方向で例えば2倍に拡大するのであれば、それはビデ
オ画像データ〔A〕のドットを繰り返すことになり、3
0,30,31,31,32,32・・・・のように相
対アドレスデータが書き込まれる。等倍のときは、0,
1,2,3,4・・・・511のように相対アドレスデ
ータが書き込まれる。Y方向FIFO11への相対アド
レスデータの書き込みについても同様である。
Assume that video image data [A] has, for example, 512 dots in the X direction. The X-direction FIFO 10 has a storage capacity equivalent to the X-direction resolution (for example, 1280 lines) of the computer screen, and the Y-direction FIFO 11 has a storage capacity equivalent to the Y-direction resolution (for example, 1024 lines). In the storage areas other than the X-direction storage area (a) in the X-direction FIFO 10, the dummy address is, for example, 600 (
Any address other than 0 to 511 is acceptable). In the X direction storage area (a), the video image data [A] is stored in the X direction as the window display image data [B].
For example, if you want to reduce the size to 1/5 in the direction, it means thinning out the video image data [A] every 5 dots, and creating relative address data like 0, 5, 10, 15, 20...510. is written. If a part of the video image data [A] is to be enlarged, for example, twice in the X direction as the window display image data [B], then the dots of the video image data [A] will be repeated, and 3
Relative address data such as 0, 30, 31, 31, 32, 32, . . . is written. When the size is the same, 0,
Relative address data is written like 1, 2, 3, 4...511. The same applies to writing relative address data to the Y-direction FIFO 11.

【0015】X方向FIFO10から相対アドレスデー
タを読み出すのは次のように行う。水平同期信号HDI
SPによりリードリセットポートRS(R)がアクティ
ブになるとアドレスポインタを初期化し、コンピュータ
側からのドットクロック信号DotCKによりリードク
ロックポートRCKがアクティブになると、アドレスポ
インタをインクリメントしながらX方向FIFO10よ
り相対アドレスデータを順次読み出してメモリアドレス
発生回路12に送出する。Y方向FIFO11から相対
アドレスデータを読み出す場合も基本的に同様であるが
、アドレスポインタの初期化は垂直同期信号VDISP
によって行われ、アドレスポインタのインクリメントは
水平同期信号HDISPによって行われる。
Relative address data is read out from the X-direction FIFO 10 as follows. Horizontal synchronization signal HDI
When the read reset port RS (R) is activated by SP, the address pointer is initialized, and when the read clock port RCK is activated by the dot clock signal DotCK from the computer side, the relative address data is sent from the X-direction FIFO 10 while incrementing the address pointer. are sequentially read out and sent to the memory address generation circuit 12. The process is basically the same when relative address data is read from the Y-direction FIFO 11, but the address pointer is initialized using the vertical synchronization signal VDISP.
The address pointer is incremented by the horizontal synchronization signal HDISP.

【0016】メモリアドレス発生回路12は、X方向F
IFO10とY方向FIFO11から入力した相対アド
レスデータに基づいて物理アドレスデータを生成し、こ
れをデュアルポートビデオRAM3に与えることにより
、ビデオ画像データ〔A〕中の所定のドットデータをラ
ンダムポートよりD/A変換器5に出力する。
The memory address generation circuit 12 operates in the X direction F.
By generating physical address data based on the relative address data input from the IFO 10 and the Y-direction FIFO 11 and giving this to the dual port video RAM 3, predetermined dot data in the video image data [A] is transferred from the random port to the D/ Output to A converter 5.

【0017】D/A変換器5は、デュアルポートビデオ
RAM3のランダムポートより読み出された所定ドット
のビデオ画像データをアナログのR,G,B信号に変換
してミキシング回路6に送出する。一方、コンピュータ
側では、ビデオRAM7に一時記憶されている表示デー
タのうちウィンドウ表示画面に対応するデータを除いて
シリアルに読み出され、D/A変換器8によってアナロ
グのR,G,B信号に変換された後、ミキシング回路6
に送出される。ミキシング回路6は、コンピュータ側の
R,G,B信号にデュアルポートビデオRAM3側から
のR,G,B信号をスーパーインポーズして図示しない
ディスプレイ装置に送出する。これにより、コンピュー
タ画面では、ウィンドウ表示画面にビデオ画像が指定の
画像変倍率のもとで表示されることになる。
The D/A converter 5 converts the video image data of predetermined dots read from the random port of the dual port video RAM 3 into analog R, G, B signals and sends them to the mixing circuit 6. On the other hand, on the computer side, out of the display data temporarily stored in the video RAM 7, data corresponding to the window display screen is read out serially and converted into analog R, G, B signals by the D/A converter 8. After being converted, the mixing circuit 6
will be sent to. The mixing circuit 6 superimposes the R, G, B signals from the dual port video RAM 3 side on the R, G, B signals from the computer side, and sends the superimposed signals to a display device (not shown). As a result, on the computer screen, the video image is displayed on the window display screen under the specified image magnification ratio.

【0018】この場合において、デュアルポートビデオ
RAM3がビデオ画像データを1フレーム分一時記憶す
るようになっているので、動画と静止画の区別なくとも
に任意の表示領域(表示位置および画面サイズ)におい
て任意の画像変倍率でウィンドウ表示画像データ〔B〕
を表示することができる。
In this case, since the dual port video RAM 3 temporarily stores one frame of video image data, it can be used in any display area (display position and screen size) without distinguishing between moving images and still images. Window display image data [B] with image magnification ratio of
can be displayed.

【0019】[0019]

【発明の効果】デュアルポートシリアルアクセスメモリ
においてウィンドウ表示画面の表示位置および画面サイ
ズを任意に設定することができる。しかも、デュアルポ
ートビデオRAMにおいて動画,静止画の区別なくビデ
オ画像データを1フレーム分記憶させ、その1フレーム
分のビデオ画像データから画像変倍率に応じてドットデ
ータを間引いて読み出したり(縮小の場合)、同一ドッ
トデータを繰り返して読み出したりする(拡大の場合)
ので、ウィンドウ表示画面の表示領域が可変であるにも
かかわらず常に良好なビデオ画像を表示させることがで
きる。また、上記のようにして決定された任意の画面サ
イズのウィンドウ表示画面において、ビデオ画像を任意
の大きさに縮小,拡大して表示することができる。
Effects of the Invention The display position and screen size of the window display screen can be arbitrarily set in the dual port serial access memory. In addition, one frame of video image data is stored in the dual port video RAM regardless of whether it is a moving image or a still image, and dot data is thinned out and read out from that one frame of video image data according to the image magnification ratio (in the case of reduction). ), reading out the same dot data repeatedly (in case of enlargement)
Therefore, even though the display area of the window display screen is variable, a good video image can always be displayed. Further, on a window display screen having an arbitrary screen size determined as described above, a video image can be reduced or enlarged to an arbitrary size and displayed.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例に係る画像処理装置の電気的
構成を示すブロック線図である。
FIG. 1 is a block diagram showing the electrical configuration of an image processing apparatus according to an embodiment of the present invention.

【図2】実施例における拡大縮小用アドレス発生回路の
ブロック線図である。
FIG. 2 is a block diagram of an enlargement/reduction address generation circuit in the embodiment.

【図3】実施例における画像処理の概念図である。FIG. 3 is a conceptual diagram of image processing in the embodiment.

【符号の説明】[Explanation of symbols]

3    デュアルポートビデオRAM4    拡大
縮小用アドレス発生回路6    ミキシング回路 10    X方向FIFO(デュアルポートシリアル
アクセスメモリ) 11    Y方向FIFO(デュアルポートシリアル
アクセスメモリ) 12    メモリアドレス発生回路
3 Dual port video RAM 4 Enlargement/reduction address generation circuit 6 Mixing circuit 10 X direction FIFO (dual port serial access memory) 11 Y direction FIFO (dual port serial access memory) 12 Memory address generation circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  1フレーム分のビデオ画像データを一
時記憶するデュアルポートビデオRAMと、コンピュー
タ画面中におけるウィンドウ表示画面の表示位置および
画面サイズを任意に設定可能で指定された画像変倍率(
拡大縮小率)に応じたデュアルポートビデオRAM上の
アドレスデータを書き込むとともに、コンピュータから
出力されるドットクロックのうち前記ウィンドウ表示画
面の表示位置および画面サイズに対応する範囲のドット
クロックに応じて順次的に前記アドレスデータを読み出
して前記デュアルポートビデオRAMに与えるデュアル
ポートシリアルアクセスメモリとを備えたことを特徴と
する画像処理装置。
1. A dual-port video RAM that temporarily stores video image data for one frame, and a display position and screen size of a window display screen on a computer screen that can be arbitrarily set and a specified image scaling ratio (
Address data is written on the dual port video RAM according to the scaling ratio), and sequentially according to the dot clocks in the range corresponding to the display position and screen size of the window display screen among the dot clocks output from the computer. and a dual port serial access memory for reading out the address data and applying it to the dual port video RAM.
JP3002688A 1991-01-14 1991-01-14 Image processor Pending JPH04241389A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3002688A JPH04241389A (en) 1991-01-14 1991-01-14 Image processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3002688A JPH04241389A (en) 1991-01-14 1991-01-14 Image processor

Publications (1)

Publication Number Publication Date
JPH04241389A true JPH04241389A (en) 1992-08-28

Family

ID=11536226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3002688A Pending JPH04241389A (en) 1991-01-14 1991-01-14 Image processor

Country Status (1)

Country Link
JP (1) JPH04241389A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08314420A (en) * 1995-05-04 1996-11-29 Winbond Electron Corp Video output generation device overlayed on,and scaled to, computer graphic output

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08314420A (en) * 1995-05-04 1996-11-29 Winbond Electron Corp Video output generation device overlayed on,and scaled to, computer graphic output

Similar Documents

Publication Publication Date Title
JP2748562B2 (en) Image processing device
JPH07104722A (en) Image display system
JP2577926B2 (en) Writing and reading method of image data
US5438376A (en) Image processing apparatus and image reception apparatus using the same
US6008854A (en) Reduced video signal processing circuit
JPH04241389A (en) Image processor
KR100386045B1 (en) Video signal processing circuit
JP3272463B2 (en) Image forming apparatus and method of using the same
KR0151441B1 (en) Image enlarging apparatus of image processing system
JP3122996B2 (en) Video / still image display device
JP2599045B2 (en) Vertical expansion circuit
JP2833024B2 (en) Display screen synthesis device
JP2000341585A (en) Video device having image memory function
JPH01276331A (en) Video synthesizing device
JP3265791B2 (en) OHP display device
JP2000125222A (en) On-screen display device
JPH10274974A (en) Image display controller
JPH0588665A (en) Image display controller
JP2924351B2 (en) Image synthesis display method and apparatus
JP3142708B2 (en) Image display device
JP2002207478A (en) Picture forming apparatus and method for using the same
JPH042283A (en) Picture reduction device
JPH023196B2 (en)
JPH04156073A (en) Signal processing system in picture display position converter
JPH0863138A (en) Display device