JPH04324728A - Data processor - Google Patents

Data processor

Info

Publication number
JPH04324728A
JPH04324728A JP9443191A JP9443191A JPH04324728A JP H04324728 A JPH04324728 A JP H04324728A JP 9443191 A JP9443191 A JP 9443191A JP 9443191 A JP9443191 A JP 9443191A JP H04324728 A JPH04324728 A JP H04324728A
Authority
JP
Japan
Prior art keywords
data
output
frame
interleaved
steal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9443191A
Other languages
Japanese (ja)
Other versions
JP2876495B2 (en
Inventor
Kazuyuki Miya
宮  和 行
Osamu Kato
加 藤 修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3094431A priority Critical patent/JP2876495B2/en
Publication of JPH04324728A publication Critical patent/JPH04324728A/en
Application granted granted Critical
Publication of JP2876495B2 publication Critical patent/JP2876495B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE:To allow a reception side of an output data to surely detect it that an information bit of an interleaved reception data is omitted due to steal in the data processing unit for a system such as a digital automobile telephone system. CONSTITUTION:When the data from a mobile station 1 is interleaved and sent, a data received by a base station 2 is sent from a demodulation section 5 to a data processing unit 6 and a control section 8 detects steal. Data by the number of interleave processings are once stored in a memory 7 even in the data conversion processing not requiring an interleave delay, a data conversion processing section 9 converts the data into a public line data after interleave delay and the result is outputted from an output section 10. In the case of steal detection, the data stored in the memory 7 is replaced into a specific pattern surely detected by error detection after de-interleave at the reception side of an output data and the result is subjected to conversion processing and outputted.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、移動体通信システムに
おけるデータ処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing device in a mobile communication system.

【0002】0002

【従来の技術】この種のデータ処理装置は、ディジタル
自動車電話、携帯電話システム等の移動体通信システム
の基地局側に設けられる装置であり、移動局と基地局と
で送受信するシステム固有のフォーマットの伝送データ
と、公衆回線で使用されるフォーマットの伝送データと
の変換処理を行なう。変換処理するデータは音声データ
またはFAX等の非音声データである。
[Prior Art] This type of data processing device is a device provided at the base station side of a mobile communication system such as a digital car phone or a mobile phone system, and is a device that has a system-specific format that is transmitted and received between a mobile station and a base station. The conversion process is performed between the transmission data in the format used on public lines and the transmission data in the format used on public lines. The data to be converted is voice data or non-voice data such as FAX data.

【0003】図3は従来のデータ処理装置を備えた移動
体通信システムの概略構成を示している。図3において
、21は移動局、22基地局である。23,24はアン
テナ、25は復調部である。26はデータ処理装置であ
り、データ変換処理部27、制御部28および出力部2
9を備えている。
FIG. 3 shows a schematic configuration of a mobile communication system equipped with a conventional data processing device. In FIG. 3, 21 is a mobile station and 22 is a base station. 23 and 24 are antennas, and 25 is a demodulator. 26 is a data processing device, which includes a data conversion processing section 27, a control section 28 and an output section 2.
It is equipped with 9.

【0004】次に上記従来例の動作について説明する。 移動局21からアンテナ23を通じて送信されてきたデ
ータは、基地局22においてアンテナ24を通じて受信
され、復調部25からデータ処理装置26へ送られる。 データが複数フレームにインタリーブ化されて送信され
てきたとき、データ処理装置26において、このデータ
に対し音声復号処理などのインタリーブ遅延を必要とす
る処理を行なわずに、各フレーム単位で公衆回線用デー
タフォーマ0トに変換する処理を行なう場合、制御部2
8でスチールの検出を行ないながらフレームごとに直ち
に公衆回線用データに変換し、出力部29から出力する
Next, the operation of the above conventional example will be explained. Data transmitted from the mobile station 21 through the antenna 23 is received at the base station 22 through the antenna 24, and sent from the demodulator 25 to the data processing device 26. When data is interleaved into multiple frames and transmitted, the data processing device 26 does not perform processing that requires an interleaving delay such as audio decoding processing on this data, and instead transmits public line data in each frame. When performing conversion processing to format 0, the control unit 2
8, each frame is immediately converted into public line data while detecting stealth and outputted from the output section 29.

【0005】図4(a)は20msを1フレームとして
移動局21からの送信されてきたデータの基地局22側
での受信データを示す図である。この図において、デー
タは4フレームにインタリーブ化されている。図4(b
)は従来のデータ処理装置によるデータ変換後の出力デ
ータを示している。データ処理装置26は、フレームご
とにスチールの検出を行ない、スチールされていないフ
レーム30に対しては直ちにデータ変換を行なってフレ
ーム32のように出力し、またFACCH(高速付随チ
ャネル)などでスチールされたフレーム31の情報ビッ
トに対しては、そのスチールされたフレームを予め定め
られたパタンのデータに置き換えた上で、フレーム33
にように変換処理して公衆回線に出力する。このときデ
ータ処理装置26におけるインタリーブ遅延はない。ま
た、公衆回線を介してこの出力データを受ける受信側で
は、デインタリーブを行なった後、個々のデータに対し
誤り検出を行なう。
FIG. 4(a) is a diagram showing received data on the base station 22 side of data transmitted from the mobile station 21, with 20 ms as one frame. In this figure, the data is interleaved into four frames. Figure 4(b)
) indicates output data after data conversion by a conventional data processing device. The data processing device 26 detects a steal for each frame, immediately performs data conversion on a frame 30 that has not been stolen, and outputs it as a frame 32, and also performs data conversion on a frame 30 that has not been stolen and outputs it as a frame 32. For the information bits of frame 31, the stolen frame is replaced with data of a predetermined pattern, and then the information bits of frame 33 are
It is converted as follows and output to public line. At this time, there is no interleaving delay in the data processing device 26. Further, on the receiving side which receives this output data via the public line, after performing deinterleaving, error detection is performed on each piece of data.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来のデータ処理装置では、図4(b)のフレーム33の
ようにスチールされたフレームに対して、そのフレーム
の情報ビットだけを特定のパタンのデータに置き換えた
上で変換して出力するため、公衆回線を介してこの出力
データを受ける受信側では、デインタリーブ後のデータ
の情報ビットは特定パターンではないので、誤り検出を
確実に行なえるとは限らないという問題があった。
[Problems to be Solved by the Invention] However, in the conventional data processing apparatus described above, for a stolen frame such as frame 33 in FIG. 4(b), only the information bits of the frame are converted into data of a specific pattern Since the information bits of the data after deinterleaving are not a specific pattern on the receiving side that receives this output data via the public line, it is difficult to detect errors reliably. The problem was that there was no limit.

【0007】本発明は、このような従来の問題を解決す
るものであり、スチールされたことによって情報ビット
が欠落したデータを確実に検出できる優れたデータ処理
装置を提供することを目的とするものである。
[0007] The present invention is intended to solve such conventional problems, and an object of the present invention is to provide an excellent data processing device that can reliably detect data in which information bits are missing due to being stolen. It is.

【0008】[0008]

【課題を解決するための手段】本発明は、上記目的を達
成するために、データ処理装置に、フレームごとにFA
CCH(高速付随チャネル)などによるスチールを検出
する制御部と、複数フレームにインタリーブ化された受
信データをインタリーブ数分に亙り記憶しておくメモリ
と、インタリーブ遅延をもってデータの変換を行なう処
理部と、変換したデータを出力する出力部とを備え、前
記制御部がスチールを検出すると、そのスチールされた
フレームに含まれるインタリーブ化された複数データの
情報ビットを、メモリに記憶した過去のフレームも含め
て、出力データの受信側での誤り検出等により確実に検
出できる特定パタンに置き換えた上で変換処理して出力
するようにしたものである。
[Means for Solving the Problems] In order to achieve the above object, the present invention provides a data processing device with an FA for each frame.
A control unit that detects stealing due to a CCH (high-speed associated channel) or the like, a memory that stores received data interleaved into multiple frames for the number of interleavings, and a processing unit that converts data with an interleaving delay. and an output unit that outputs the converted data, and when the control unit detects a steal, information bits of multiple interleaved data included in the stolen frame, including past frames stored in the memory, are provided. , the output data is replaced with a specific pattern that can be reliably detected by error detection on the receiving side, and then converted and output.

【0009】[0009]

【作用】したがって、本発明によれば、スチールによっ
て情報ビットが欠落したフレームに含まれるインタリー
ブ数個のデータの情報ビットを、データ変換処理部で特
定パタンのデータに置き変えた上で変換処理して出力す
ることにより、出力データの受信側において情報ビット
の欠落したデータを確実に検出できるという効果を有す
る。
[Operation] Therefore, according to the present invention, the information bits of several pieces of interleaved data included in a frame in which information bits are missing due to stealing are replaced with data of a specific pattern in the data conversion processing section, and then converted. This has the effect that data with missing information bits can be reliably detected on the receiving side of the output data.

【0010】0010

【実施例】図1は本発明の一実施例におけるデータ処理
装置を備えた移動体通信システムの概略構成を示してい
る。図1において、1は移動局、2は基地局である。 3,4はアンテナ、5は復調部である。6はデータ処理
装置であり、メモリ7、制御部8、データ変換処理部9
、出力部10を備えている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a schematic configuration of a mobile communication system equipped with a data processing apparatus according to an embodiment of the present invention. In FIG. 1, 1 is a mobile station and 2 is a base station. 3 and 4 are antennas, and 5 is a demodulator. 6 is a data processing device, which includes a memory 7, a control section 8, and a data conversion processing section 9.
, an output section 10.

【0011】次に上記実施例の動作について説明する。 移動局1から複数フレーム(仮に4フレーム)にインタ
リーブ化されたデータがアンテナ3を通じて送信されて
くると、基地局2においてアンテナ4を通じて受信され
た受信データは、復調部5からデータ処理装置6に送ら
れる。この受信データに対して、インタリーブ遅延を必
要としないデータ変換処理を行なう場合においても、一
旦メモリ7にインタリーブ数分(4フレーム)のデータ
を記憶し、制御部8でスチールの検出を行ないながらイ
ンタリーブ遅延として3フレーム遅延の後、データ変換
処理部9で公衆回線用データに変換し、出力部10から
出力する。
Next, the operation of the above embodiment will be explained. When data interleaved into multiple frames (temporarily 4 frames) is transmitted from the mobile station 1 through the antenna 3, the received data received through the antenna 4 at the base station 2 is sent from the demodulator 5 to the data processing device 6. Sent. Even when data conversion processing that does not require interleaving delay is performed on this received data, data for the number of interleaves (4 frames) is stored in the memory 7, and the control unit 8 performs interleaving while detecting stills. After a delay of 3 frames, the data conversion processing section 9 converts the data into public line data, and outputs it from the output section 10.

【0012】図2(a)は20msを1フレームとして
移動局1からの送られてくる送信データの基地局2側の
受信データを示す図である。この図において、データは
4フレームにインタリーブ化されている。図2(b)は
データ処理装置6によるデータ変換後の出力データを示
している。データ処理装置6は、フレームごとにスチー
ルの検出を行なうが、直ちに受信データを変換処理して
出力するのではなく、3フレーム遅延の後、データ変換
を行なって出力する。このとき受信データがフレーム1
1のようにFACCH(高速付随チャネル)などでスチ
ールされたときは、そのフレーム11に含まれる4,5
,6,7の各データの情報ビットに対して、メモリ7に
記憶した過去のフレームの情報ビットも含めて、出力デ
ータの受信側で行なう誤り検出により確実に検出できる
特定パタン(4フレームにインタリーブ化したデータ)
であるp,q,r,sにフレーム13のように置き換え
た上で、それぞれフレーム12をフレーム14のように
変換処理して公衆回線に出力する。
FIG. 2(a) is a diagram showing received data on the base station 2 side of transmission data sent from the mobile station 1, with 20 ms as one frame. In this figure, the data is interleaved into four frames. FIG. 2(b) shows output data after data conversion by the data processing device 6. The data processing device 6 detects stills for each frame, but does not immediately convert and output the received data, but after a delay of three frames, converts and outputs the data. At this time, the received data is frame 1
When stolen on FACCH (Fast Associated Channel) as in 1, 4 and 5 included in that frame 11
, 6, and 7, including the information bits of past frames stored in the memory 7, a specific pattern (interleaved into 4 frames) that can be reliably detected by error detection performed on the output data receiving side. data)
After replacing them with p, q, r, and s as in frame 13, each frame 12 is converted into frame 14 and output to the public line.

【0013】このように、上記実施例によれば、スチー
ルによって情報ビットが欠落したフレームに含まれるイ
ンタリーブ数個のデータに対して、インタリーブ遅延を
持たせたデータ変換処理部により、公衆回線を介して出
力データを受ける受信側でデインタリーブ後の誤り検出
により検出できる特定パタンに置き換えた上で、変換処
理して公衆回線に出力するので、出力データの受信側で
は、デインタリーブして誤り検出した時点でスチールに
よる情報ビットの欠落したデータを確実に検出できると
いう効果を有する。
As described above, according to the above embodiment, the data conversion processing section with the interleaving delay converts several pieces of interleaved data included in a frame in which information bits are lost due to stealing over the public line. The receiving side that receives the output data replaces it with a specific pattern that can be detected by error detection after deinterleaving, and then converts it and outputs it to the public line. This has the effect that data with missing information bits due to stealing can be reliably detected at the same time.

【0014】[0014]

【発明の効果】本発明は、上記実施例から明らかなよう
に、インタリーブ遅延を持たせたデータ変換処理部によ
り、スチールされたフレームに対し、そのフレームが含
むインタリーブ化された複数のデータを全て受信側でデ
インタリーブ後の誤り検出により検出できる特定のパタ
ンに置き換えた上で、変換処理して出力するようにした
ので、この出力データを公衆回線を介して受けた受信側
では、スチールにより情報ビットが欠落したデータをデ
インタリーブ後の誤り検出等で確実に検出できるという
効果を有する。
Effects of the Invention As is clear from the above embodiments, the present invention uses a data conversion processing unit with an interleaving delay to convert all of a plurality of interleaved data included in a stolen frame into Since the receiving side replaces the data with a specific pattern that can be detected by error detection after deinterleaving and then converts it before outputting it, the receiving side that receives this output data via the public line steals the information. This has the effect that data with missing bits can be reliably detected by error detection after deinterleaving.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例におけるデータ処理装置を備
えた移動体通信システムの概略ブロック図
FIG. 1 is a schematic block diagram of a mobile communication system equipped with a data processing device according to an embodiment of the present invention.

【図2】(a
)は同装置に入力される受信データの図(b)は同装置
から出力される出力データの図
[Figure 2] (a
) is a diagram of received data input to the same device; (b) is a diagram of output data output from the same device.

【図3】従来のデータ処
理装置を備えた移動体通信システムの概略ブロック図
[Figure 3] Schematic block diagram of a mobile communication system equipped with a conventional data processing device

【図4】(a)は同装置に入力される受信データの図(
b)は同装置から出力される出力データの図
[Figure 4] (a) is a diagram of received data input to the device (
b) is a diagram of the output data output from the same device.

【符号の説明】[Explanation of symbols]

1  移動局 2  基地局 3  アンテナ 4  アンテナ 5  復調部 6  データ処理装置 7  メモリ 8  制御部 9  データ変換処理部 10  出力部 11  スチール検出された受信データ12  スチー
ル検出されない受信データ13  スチール検出により
フレーム11が含むインタリーブ化された複数のデータ
を全て特定のパタンに置き換えて処理された出力データ
1 Mobile station 2 Base station 3 Antenna 4 Antenna 5 Demodulation section 6 Data processing device 7 Memory 8 Control section 9 Data conversion processing section 10 Output section 11 Reception data with steal detection 12 Reception data without steal detection 13 Frame 11 due to steal detection Output data processed by replacing all interleaved data with a specific pattern

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  フレームごとに情報ビットのスチール
を検出する制御部と、複数フレームにインタリーブ化さ
れた受信データをインタリーブ数分に亙り記憶しておく
メモリと、インタリーブ遅延を持ったデータ変換処理部
と、変換したデータを出力する出力部とを備え、前記制
御部がスチールを検出すると、そのスチールされたフレ
ームに含まれるインタリーブ化された複数データの情報
ビットを、メモリに記憶した過去のフレームも含めて、
出力データの受信側での誤り検出等により確実に検出で
きる特定パタンに置き換えた上で変換処理して出力する
ことを特徴とするデータ処理装置。
Claim 1: A control unit that detects stealing of information bits for each frame, a memory that stores received data interleaved into multiple frames for the number of interleavings, and a data conversion processing unit that has an interleaving delay. and an output unit that outputs the converted data, and when the control unit detects a steal, it also outputs the information bits of the interleaved data included in the stolen frame and the past frames stored in the memory. Including,
A data processing device characterized in that the output data is replaced with a specific pattern that can be reliably detected by error detection or the like on the receiving side, and then converted and outputted.
JP3094431A 1991-04-24 1991-04-24 Data processing device Expired - Fee Related JP2876495B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3094431A JP2876495B2 (en) 1991-04-24 1991-04-24 Data processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3094431A JP2876495B2 (en) 1991-04-24 1991-04-24 Data processing device

Publications (2)

Publication Number Publication Date
JPH04324728A true JPH04324728A (en) 1992-11-13
JP2876495B2 JP2876495B2 (en) 1999-03-31

Family

ID=14110055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3094431A Expired - Fee Related JP2876495B2 (en) 1991-04-24 1991-04-24 Data processing device

Country Status (1)

Country Link
JP (1) JP2876495B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04318718A (en) * 1991-04-18 1992-11-10 Matsushita Electric Ind Co Ltd Data processing unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04318718A (en) * 1991-04-18 1992-11-10 Matsushita Electric Ind Co Ltd Data processing unit

Also Published As

Publication number Publication date
JP2876495B2 (en) 1999-03-31

Similar Documents

Publication Publication Date Title
EP1856807B1 (en) Parallel turbo decoders with multiplexed output
US5329550A (en) Signal processing circuit for the European digital cellular radio system
JP2591242B2 (en) Error detection method
JPH04259135A (en) Digital radio communication equipment
JP2789578B2 (en) Error processing method and apparatus for ADPCM voice transmission system
JP2722842B2 (en) Data processing device
JPH04324728A (en) Data processor
JP2664303B2 (en) Data transmission equipment
JP2609934B2 (en) Sync recovery circuit to recover word sync
JP2814913B2 (en) Modem card for mobile radiotelephone
JPH09139980A (en) Receiver
JPS61242433A (en) Error correction system for multi-access system
JPH05122163A (en) Signal receiving equipment and signal receiving method using said equipment
JP3223576B2 (en) Data receiving device
JP2974880B2 (en) Time diversity receiver
JP2966695B2 (en) Receiving machine
JP3116765B2 (en) Digital radio telephone equipment
JPH0955713A (en) Enciphering system for time-division multiplex communication system
JP3591504B2 (en) Mobile radio communication terminal, mobile radio communication system, and mobile radio communication method
GB2306861A (en) Handling erroneous data frames on a multi-hop communication link
JPS6022837A (en) Picture data transmission system for mobile communication
CN100531164C (en) Time inverse-interlacing memory reducing method for DMB signal receiver
JPH0818891A (en) Digital sound signal reproducing device
JP3063561B2 (en) Slot sharing processing method
JPH0642667B2 (en) Transmitter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees