JPH04320056A - 還元性雰囲気を用いた基板はんだ付け方法 - Google Patents

還元性雰囲気を用いた基板はんだ付け方法

Info

Publication number
JPH04320056A
JPH04320056A JP4034775A JP3477592A JPH04320056A JP H04320056 A JPH04320056 A JP H04320056A JP 4034775 A JP4034775 A JP 4034775A JP 3477592 A JP3477592 A JP 3477592A JP H04320056 A JPH04320056 A JP H04320056A
Authority
JP
Japan
Prior art keywords
template
solder
soldered
substrate
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4034775A
Other languages
English (en)
Other versions
JP2518987B2 (ja
Inventor
Joseph A Apap
ジョセフ・アンソニー・アパプ
Mark A Brown
マーク・アラン・ブラウン
Alan J Emerick
アラン・ジェームズ・エメリック
Thomas L Miller
トーマス・ロウレンス・ミラー
James R Murray
ジェームズ・リチャード・マーレイ
Jr David W Sissenstein
デービッド・ウィリアム・シセンスタイン・ジュニアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04320056A publication Critical patent/JPH04320056A/ja
Application granted granted Critical
Publication of JP2518987B2 publication Critical patent/JP2518987B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10295Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303Pin-in-hole mounted pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子回路モジュールの
製造に関し、より詳しくは、当業界においてはフリップ
チップ法という名で知られている、回路形成した絶縁体
製基板(一般的にはセラミック製基板である)の表面に
画成されている導体製ランドへ接続ピンをはんだ付けす
るための、はんだ付け工程に関するものである。この接
続ピンは、基板上の回路と外界との間の、電気的及び機
械的な接続を行なうためのものであり、この、電気的及
び機械的な接続を確実に高い信頼性を持って行なうとい
うことは、集積回路の分野において現在まさに直面して
いる問題である。本発明の方法並びに装置は、特に、集
積度の高い、高密度実装の用途に用いるのに適したもの
である。
【0002】更に詳細には、本発明は、精密はんだ付け
接続が可能な、無フラックス方式のはんだ付け方法及び
装置に関するものであり、このはんだ付け方法及び装置
は、無フラックス方式であるため、例えば、ピロリドン
、クロロフルオロカーボン、パークロロエチレン、或い
はその他の種々のハロゲン化溶剤、また、更にその他の
、環境保護の観点から現在では使用すべきでないと考え
られている種々の科学薬品を、全く使用せずに済む方法
及び装置となっている。
【0003】
【従来の技術及び発明が解決しようとする課題】パッケ
ージの電子回路容量を向上させるための手段として、回
路形成したセラミック製基板、即ちa/k/aチップを
、プリント配線板ないしプリント配線カード等の上に実
装するということが行なわれている。その典型的な一例
は、セラミック製基板の縁部の選択した領域に複数の穴
を形成し、それらの孔に夫々に接続ピンを取り付けるよ
うにしたものである。この取り付け部分は、そのセラミ
ック製基板上にメタライジングによって形成した回路部
分のうちの、ランドと呼ばれる部分であり、この回路形
成した側を一般的に「上面」と呼んでいる。また、個々
の接続ピンの頭部をランドにはんだ付けすることによっ
て、機械的及び電気的に信頼性の高い接続を得るように
している。一方、接続ピンの先端は、そのセラミック製
基板の、メタライジングによって回路形成していない側
の面(この面を一般的に「下面」と呼んでいる)から延
出しており、その先端を、プリント配線板ないしプリン
ト配線カード、或は、更に別の回路形成したセラミック
製基板等に接触させるようにしている。
【0004】はんだ付けとは、はんだ付け性を有する(
即ちはんだ付け可能な)母材と、はんだ材料との間の、
接合を利用したものである。はんだ付け性を有する母材
は、例えば銅や、金めっき銅(ただしこれらに限定され
ない)であり、また、はんだ材料は、例えば鉛−錫合金
(ただしこれに限定されない)である。接合部が形成さ
れるためには、はんだが母材をぬらす必要がある。 特に、接続ピン方式の基板を製作するためには、はんだ
が、個々のピンの頭部と、その頭部をはんだ付けする相
手側の回路パッドとの両方をぬらす必要がある。当業界
においては、はんだのぬれ不足が、かなり頻繁に発生す
ることが知られているが、もし、接続ピン方式の基板の
製作の際に、はんだのぬれ不足が発生したならば、溶融
して凝固させたはんだは、ピン頭部において、かぶり状
態となり、従って間隙が形成されて、その中に不純物が
凝集するおそれがあり、そうなったならば、電気的及び
機械的な接続が連続性を失い、しかもその状態は、非破
壊的な顕微鏡検査法では、発見が困難である。
【0005】メタライジングによって回路形成したセラ
ミック製基板の、その回路部分のランドと、接続ピンの
頭部とをはんだ付けするために通常用いられている方法
は、フラックスを使用した方法である。確かにフラック
スは、様々なはんだ付けの用途において有用なものであ
るが、高密度実装という用途に関しては、フラックスの
使用はかなり制約を受けざるを得ない。それは、フラッ
クスを使用した場合には、続く処理において高温を加え
たときに、はんだの中に残留していた種々のフラックス
成分(例えばフラックス用ロジンに由来するアビエチン
酸等)が、それらフラックス成分自体やはんだボールを
、「飛び散らせる」性質があるからである。この「飛び
散り」現象が発生すると、微細な間隔で形成されている
ランドや配線の間の、はんだ短絡を引き起こすおそれが
ある。更に、フラックスは、接続ピンの頭部の下に取り
込まれることがあり、そうなると、接続の完全性を阻害
することになる。
【0006】はんだ付けにフラックスを使用するという
ことは、長年に亙って行なわれてきた公知の方法である
。フラックスは、はんだ材料と、はんだ付けしようとし
ている金属との間の、付着性を改善する機能を持つ。 また、はんだ付けしようとしている金属が、例えば銅の
ように、大気中においてその表面に酸化物層を形成する
性質を持ったものである場合には、フラックスは更に清
浄剤としても機能する。はんだ付けのための更に別の方
法として、位置決め板を使用するという方法も公知とな
っている。例えば、1989年10月3日付で発行され
た米国特許第4871110号(Fukasawa e
t al)には、2枚の位置決め板で構成した二重式構
造が記載されている。それら2枚の位置決め板のうち、
下部位置決め板は、負圧を利用してはんだボールを孔の
中に取り込むようにしたものである。この技法は、はん
だボールどうしが静電気によって互いにくっつき合うと
いう問題を克服することを目的としたものである。位置
決め板それ自体の材質は、ガラスないしセラミックであ
り、下部位置決め板に形成した負圧孔の直径は、はんだ
ボールの直径よりも小さく、一方、上部位置決め板に形
成した孔の直径は、はんだボールの直径よりも大きくし
てある。ただし、この米国特許には、液体フラックスと
して機能する化学物質の使用を排除するということに関
しては何の記載もなく、また、位置決め板を二重式構造
とし、更に負圧を利用した構成は、極めて複雑であり、
本発明の技法とは大きく異なったものである。
【0007】フラックスを使用するのであれば、そのフ
ラックスが清浄剤としての性質を持っているのであるか
ら、たとえ熱ガス方式のはんだリフローを行なう場合に
も、そのガスを還元性ガスとする必要はなく、このこと
は、1977年7月付で発行されたIBM技術開示速報
、第20巻、第2号(IBM Technical D
isclosure Bulletin Vol. 2
0, No. 2, published July,
 1977 by Rivenburgh et al
)に説明されているとおりである。この文献には、負圧
−振動式のはんだ位置決め板を使用するということが記
載されている。そのはんだ位置決め板は、陽極酸化処理
アルミニウム、ステンレス鋼、或いは、グラファイト等
を材料として形成したものであり、これらの材料は、は
んだによってぬれることのない材料として知られている
ものである。この文献に記載されている位置決め板は、
はんだが、リフローの際に、動いてしまわないように規
制するものであり、位置決め板というよりも、むしろ、
はんだマスクとして機能しており、また、液体フラック
スについても、それを使用する旨が記載されている。
【0008】1984年7月31日付で発行された米国
特許第4462534号(Bitaillou et 
al )は、本願の基礎米国出願の譲受人に対して譲渡
されている米国特許である。同米国特許には、セラミッ
ク製基板に取り付けた接続ピンの頭部に対し、はんだボ
ールを位置付けるということが記載されているが、ただ
し、その位置付けは、位置決め板を使用せずに、液体フ
ラックスを使用して行なっている。同米国特許に記載さ
れているこの技法は、還元性ガスを使用することと位置
決め板を使用することとを組み合わせた本発明の技法が
、それに取って代わることを意図しているところの技法
である。
【0009】同様に、1989年6月付で発行された「
リサーチ・ディスクロージャ」(Research D
isclosure )、第302号の無署名の記事に
は、はんだボールと液体フラックスとを使用することが
記載されている。ここでも位置決め板が使用されている
が、ただしそれは、はんだボールの位置を最初に決定す
るために使用しているのではなく、単に、既に位置決め
されているはんだボールが動いてしまわないように、規
制するために使用しているに過ぎない。
【0010】フラックスを使用せずにはんだボールを用
いる方法を記載した従来例も存在している。例えば19
73年3月13日付で発行された米国特許第37199
81号(Steitz)に記載されている方法では、は
んだボールの位置決めをするのに、フラックスを使用せ
ずに、圧力に感応して粘着する「スコッチ」テープ等の
粘着テープの小片の上に、はんだボールをアレイ状に並
べ、そして更にマスクを併用して、その位置決めを行な
っている。この粘着テープの小片は、はんだのリフロー
の後に除去するようにしている。1987年12月付で
発行されたIBM技術開示速報、第30巻、第7号の、
本発明者による記事には、はんだボールの位置決めに利
用することのできる、熱放散の機能を有するフラックス
ないしワックスの膜部材が記載されている。以上2つの
技法は、本発明の、高密度実装のための、しかも溶剤を
使用しない用途には不適当なものであり、何故ならば、
この種の用途では、その処理条件や必要とされる清浄度
が高度であることのために、糊付きのセルロース・テー
プやワックスを使用することは許されないからである。
【0011】1986年12月30日付で発行された米
国特許第4632295号(Brusicet al)
と、1990年4月24日付で発行された米国特許第4
919729号(Elmgren et al )とは
、還元性の雰囲気の中で行なう炉内はんだ付けに関する
ものである。しかしながら、これらは本発明とは異なり
、前者では、二価アルコールないし多価アルコールを使
用するステップを含んでおり、また、後者は、寸法的な
許容誤差を小さくすることが要求されている場合には、
はんだプリフォームと型板とを使用しないということを
教示している。
【0012】1966年4月付で発行された「ウェスタ
ン・エレクトリカル・テクニカル・ダイジェスト」(W
estern Electrical Technic
al Digest )、第2号のカステロの記事には
、はんだ付けのための、陽極酸化処理アルミニウム製の
位置決め具が記載されているが、しかしながらその位置
決め具は、本発明とは異なり、ピンのスリーブとして機
能するものであり、ピンの頭部ではなく、その継ぎ目を
はんだ付けするようにしている。
【0013】フラックスを使用してはんだ付けを行なっ
た後には、フラックス残渣を除去する必要がある。フラ
ックス残渣を除去するための溶剤には、有機ハロゲン化
物、ピロリドン、それに種々のクロロフルオロカーボン
等がある。はんだ付けのプロセスは、これらの溶剤を使
用せずに済むプロセスとすることが望ましく、何故なら
ば、それら溶剤は現在、環境保護の点で好ましくないと
認識されているものだからである。はんだ付け用の液体
フラックスは、一般的に、その成分が様々であって一定
してはいないが、一般的に使用されているフラックスの
成分には、例えばアビエチン酸等の、松やにの抽出物が
含まれていることが多い。その種の物質は、はんだの中
に残留し、そのはんだを再加熱した際に突沸して、突然
に「飛び散る」ことがあり、高密度の電子デバイスのは
んだ付けの場合には、それによってその電子デバイスが
汚損されるおそれがある。フラックス残渣を除去するた
めには、一般的に、パークロロエチレン、メチレンクロ
ライド、或いはフレオン型の溶剤等を用いて、洗浄を行
なうようにしている。この種の溶剤は、それらを使用し
て洗浄したデバイスの上に、除去することが困難なハロ
ゲン・イオンを残留させる傾向があり、また使用済の洗
浄液は、環境への流出を最小限にとどめるために、例え
ば蒸留、タンクによる貯蔵管理、それに輸送等を含む、
特別の取扱いを必要とする。そして、使用済み洗浄液の
幾分かは、炭素吸収装置で処理してもなお、大気中へ漏
出してしまう。
【0014】更に別の公知のはんだ付け法として、回路
形成した基板の全体、或いは一部をはんだに浸漬すると
いう方法もある。寸法的に大きなものをはんだ付けする
場合には、この浸漬はんだ付け法によって良好な製品を
製造することができるが、それは、この場合、はんだに
よってぬれないギャップ部分が、実際上の違いをもたら
さないからである。しかしながら、寸法的に大きな上に
更に高密度で実装されているデバイスをはんだ付けする
場合には、本発明の方法及び装置を用いることが効果的
であり、それは、本発明の方法及び装置によれば、正確
な位置にはんだを供給することができ、しかもそのはん
だの供給を、はんだ付けを必要とする領域だけに限局す
ることができ、また、はんだのぬれが完全に行なわれ、
信頼性が高く再現性のあるはんだ付けを行なえるからで
ある。本発明の方法及び装置は構成が簡明であり、コス
トのかかるS.T.E.P.マシン(基板はんだ付け作
業支援プログラム・マシン:Substrate Ti
nning Enhancement Program
 Machine )に取って代わるものである。 このS.T.E.P.マシンは、デバックが必要であり
、100ミル(約2.5ミリメートル)のピン・グリッ
ド・アレイを有するデバイスのはんだ付けには使用され
ているが、より間隔が狭く、より高密度のピン・グリッ
ド・アレイを有するデバイスには、これまで使用されて
いない。これに対して本発明は、50ミル(約1.25
ミリメートル)のピン・グリッド・アレイにも適用し得
ることが判明しており、また、6時間の間に約100万
個のはんだボールのはんだ付けを行なえることも判明し
ている。
【0015】従来例には、はんだ付けの雰囲気として還
元性ガスを使用することと、位置決め手段を使用するこ
ととを組み合わせた、本発明の構成を記載したものはな
く、本発明はこの構成によって、精密はんだ付けを可能
にすると共に、クロロフルオロカーボン等の有機溶剤を
不要にしているのである。
【0016】従って本発明の目的は、機械的及び電気的
な接合完全度の高いはんだ付け接合部が得られるように
することにある。本発明の更なる目的は、環境保護の点
において健全なはんだ付け方法を提供することにある。 本発明の更なる目的は、多数のはんだ付け接合部を同時
に形成し、しかもそれらはんだ付け接合部の全てが、は
んだ付けの分野における高信頼性で高品質の接合部の定
義に合致し、検査ではねられることがなく、また手直し
等を必要としない、はんだ付け接合部であるようにする
ことにある。本発明の更なる目的は、はんだボールのプ
リフォームを用いて高密度デバイスの精密はんだ付けを
行なえるようにする、位置決めのための手段を提供する
ことにある。本発明の更なる目的は、回路形成した基板
上にアレイ状に配設した複数のピンの各々の頭部に1つ
ずつのはんだボールを供給して、ピン頭部と回路部との
間を接続をするはんだ付けを行なえるようにする、はん
だボール供給のための手段を提供することにある。
【0017】
【課題を解決するための手段】以上の目的及び利点、並
びにその他の目的及び利点を達成すべく、本発明は、次
の如き位置決め手段を使用しており、この位置決め手段
は、型板と呼ばれるものである。この型板は、チタン、
グラファイト、ステンレス鋼、或いはセラミックを材料
として形成し、或いは、例えば鋼等の金属に、クロムめ
っき、或いは窒化チタンめっき等を施して形成する。こ
の型板は、それ自体は、本発明の方法における温度では
、はんだとの間で接合せず、そのため半永久的な反復使
用が可能であり、また実質的に損傷に対する耐性を備え
ている。この型板を金属材料で形成すれば、はんだボー
ルが静電荷を帯びている場合にも、その静電荷をこの型
板で消散させることができる。ただし、静電荷が大して
問題とならない場合には、非金属製の型板でも好適に使
用することができる。この型板は、アレイ状に配列して
形成した複数の凹部、換言すれば非貫通穴を備えており
、それら凹部の各々は、その直径を、その凹部が収容す
べきはんだプリフォームの直径よりも僅かに大きくして
ある。更に、それら凹部に収容されたはんだプリフォー
ムの各々は、はんだ付けをすべき所定のピンの頭部に対
応している。はんだプリフォームは、ボール形状、即ち
球形状であり、これは、再現性のある所定量のはんだを
、各々のはんだ付け位置へ供給するためである。型板は
、はんだボールを装填したならば、はんだボールを装填
した側を上にしてセットする。この型板の上に、ピン頭
部の側を下にした基板を載置する。またその際には、こ
の型板の上に設けた位置決め部を用いて、基板を型板に
対して位置決めする。位置決めして載置した基板の重量
は、型板上に装填されているはんだボールのプリフォー
ムの上に加わる。基板と型板とが位置決めされているた
め、はんだボールのプリフォームと、そのプリフォーム
がリフローした時にはんだ付けされるピン頭部とが、互
いに接触する。はんだのリフローは、還元性ガスの雰囲
気中で行なうようにしており、それによって、ピン頭部
とランドとが、共にはんだによってぬれて、互いに接合
するようにしている。還元性ガスを使用したプロセスの
副産物は無害であり、また、液体フラックスを使用した
プロセスでは発生せざるを得ないフラックス残渣という
副産物も、本発明のプロセスでは発生することがない。 また、液体フラックスの「飛び散り」が発生することも
なく、更には、液体フラックスを使用した場合にはそれ
に関連して必要になる、洗浄等をはじめとする種々のプ
ロセスも、本発明では不要となっている。
【0018】本発明に係る還元性ガス雰囲気を用いた方
法によれば、液体フラックスに由来する不純物が集積す
ることもなく、また、この方法で使用する、例えば水素
ガスや、フォーミング・ガス(forming gas
 )、或いはやや性能が劣るが一酸化炭素ガス等から成
る、還元性ガス雰囲気が、銅製のピン及びランドから酸
化銅を除去するため、はんだ付けをする全ての領域が、
はんだでぬれるようにすることができる。更には、はん
だボールを上に向け、ピン頭部を下に向けて位置合せす
るようにすれば、溶融したはんだが、ピン頭部の頂部と
側壁部とが合わさる部分である、ピン頭部外周の稜部を
回り込んで行こうとしない場合にも、その溶融したはん
だボールを下方へ押圧することによって、そのピン頭部
の外周へ回り込ませ、ランドと接触させることができる
【0019】はんだ付けがされる、清浄で酸化物層が形
成されていない金属の領域は、親はんだ性を有しており
、一方、絶縁体の領域は、親はんだ性を有していない。 そのため、たとえ型板と、回路形成した基板上のピン頭
部との間に、僅かな位置ずれが存在していても、その位
置ずれは自動的に補正される。
【0020】
【実施例】本発明をより良く理解するために、添付図面
に即した、以下の詳細な説明を参照されたい。図1は、
本発明の方法及び装置によって製造した、ピン対回路の
、完成した接続構造を示した図である。基板1は、セラ
ミック、或いはガラス/高分子材料等の絶縁体を材料と
して形成したものであり、また、電子デバイスとしての
機能仕様条件を満たし、劣化することなくはんだ付け温
度に耐えられる性能を持つように形成してある。電気的
並びに機械的に望ましい接続構造を形成するために、本
実施例においては、10%Sn(錫)/90%Pb(鉛
)のはんだ5を使用しており、このはんだの融点は約3
10℃である。ただし、様々な組成の、これより融点の
高いはんだや、融点の低いはんだを使用することもでき
、即ち、はんだ付けの際に、その融点に応じた特定の温
度にさらされることになる材料が、その温度に適合でき
れば良いのである。例えば、還元性雰囲気として水素ガ
スを使用する場合には、高温ロウ付けができる程の高温
(538℃以上、1100℃まで)にすることも可能で
ある。また、はんだ付けされる材料が、銅、或いは、金
めっき銅である場合には、最良の接合状態は、約350
℃以上の温度で得られる。接続ピン2は、基板に形成さ
れているスルーホールの中に挿通されて止着されており
、これによってアセンブリが形成されている。この接続
ピン2を挿通して止着する加工の際に、当業界において
は公知の手段によって、その接続ピン2に頭部3が形成
される。接続ピン2それ自体は、導電性並びにはんだ付
け性に優れた材料であることが知られている例えば銅や
金めっき銅等の材料で形成しておく。回路部4は、当業
界においては公知の様々な方法のうちの任意の方法を用
いて、基板1の表面に予め固着して形成しておくもので
あり、この回路部4もまた、はんだ付け性を有する材料
で形成するように指定しておく。
【0021】図2は、型板6を示しており、この型板6
には、複数の非貫通凹部10を形成してある。それら非
貫通凹部10の各々は、はんだボールのプリフォームを
保持することのできる、充分な深さと径とを備えている
。型板6は、耐久性のある、はんだ付け性を持たない(
即ち、はんだ付けされない)材料を用いて形成したもの
であり、好ましい材料はチタンである。その理由は、チ
タンは、本発明のこの実施例の、回路形成したセラミッ
ク製基板の熱膨張特性に近い、熱膨張特性を有する材料
だからである。非貫通凹部10は、非貫通穴と呼ぶこと
もでき、この非貫通凹部10は、完成した製品における
、所望のはんだ接続部の箇所数と、その各々の位置とに
対応させて形成してある。図2に想像線9で示した基板
の角部の近傍には、位置決めピン8を立設してあり、こ
の位置決めピン8によって、基板を位置決めして、その
位置に保持するようにしている。
【0022】図3は、典型的な一例としての型板6の断
面図であり、この図3にも、位置決めピン8と非貫通凹
部10とが示されている。型板6には、図4に示すよう
に、そのはんだ付けすべき所望の位置の各々に、はんだ
ボール11を載置して装填する。はんだボール11を装
填したならば、基板を、接続ピン2が上方へ延出し、そ
のピン頭部3が下を向く姿勢で、それらのはんだボール
11の上に、かぶせるようにして載置し、そしてその基
板が、図5に示すように、型板6の縁部の内側にくるよ
うに、植込みピンである位置決めピン8の間に挟むよう
にして、基板の位置決めをする。多くの場合、このプロ
セスのこの段階においては、ピン頭部3が、はんだボー
ル11に接触し、そのはんだボール11の上に載った状
態となるが、ただし、必ずそうならねばならないという
のではない。即ち、図5に、引用符号Xで示したように
、僅かな間隙が存在していても良い。
【0023】基板1の重量は、ピン頭部3を介して、そ
れが接触しているはんだボールの上に加わっており、従
ってその重量は、接触しているはんだボールによって支
えられている。そのため基板1は、以後の工程において
はんだをリフローさせたときには、更に下方へ移動する
ことができる。即ち、それまで基板1を支えていたはん
だボールが、リフローに際してつぶれるため、それによ
って間隙Xが消滅し、全てのはんだボールとピン頭部と
が、接触するようになる。リフローさせる際には、基板
1と、型板6と、はんだボールとを含めたアセンブリの
全体を、その炉内雰囲気を還元性雰囲気とした炉の中へ
搬入する。例えばフォーミング・ガス等をはじめとする
、様々な種類の単一組成ガスまたは混合ガスを使用する
ことができるが、錫−鉛系のはんだをリフローさせて、
そのはんだで、金製または銅製の回路部及びピンを良好
にぬらすためには、純粋水素ガスを用いれば良いことが
判明しており、それゆえ純粋水素ガスを用いるのが好ま
しい。炉内の雰囲気は、その酸素含有量を1ppm 以
下にすべきであるが、しかしながら、酸素含有量が10
ppm までであれば、許容可能なリフローを発生させ
得ることが判明している。ただし、この酸素含有量は、
あくまでも少ないほど良いのであって、できれば皆無で
あることが好ましい。更に、炉内の雰囲気は、その水蒸
気含有量を50ppm 以下にすべきであり、できれば
皆無であることが好ましい。本発明に用いる材料が上述
のものである場合には、炉内温度は300℃から500
℃までの間にすべきであり、350℃から450℃まで
の間とするのが好ましい。水素ガスの供給流量は、断面
積が6×6インチ(約152×152ミリメートル)の
ベルト式炉を用いて、その炉の中央付近、即ち最も温度
の高い領域に水素ガスを注入するようにした場合で、1
75〜210標準立方フィート/時(約5.00〜5.
90標準立方メートル/時)とするのが良い。また、こ
の場合、ベルトの走行速度は、アセンブリの還元性雰囲
気中の滞在時間が、約5分〜約15分になるように、調
節すべきである。完全なリフロー及びぬれ状態は、最高
温度が350℃〜450℃の範囲内にあるときに得られ
る。
【0024】以上の条件は、あくまでも1つの具体例で
あり、本発明者が実際に用いた条件を示したものに過ぎ
ない。はんだの組成が異なれば、諸々のパラメータを変
更することが必要になることもあり得る。ただし、上に
記載した条件は、実際に試験した全ての場合において妥
当なものであった。炉内でリフローが発生したときには
んだ付け接続部が取り得る形態には、図6に示した3と
おりの形態がある。それらのうち、はんだ付け接続部B
は最小限度のはんだのぬれしか得られなかった場合、は
んだ付け接続部Cはぬれ不良が発生した場合、そしては
んだ付け接続部Aは完全なぬれが得られた場合の、夫々
形態を示している。リフロー処理を終えたアセンブリは
、炉の冷却領域を通過した後に、炉から出されて室温に
放置される。続いて、そのアセンブリから基板を取り外
し、場合によっては更に、図7に示す平板13の上に、
その基板を載置する。この平板13は、第2型板であり
、表面に凹凸のない平坦な板であって、セラミックやチ
タン等の、はんだのぬれを生じることのない、即ち、は
んだが接合することのない材料で形成したものである。 試験した限りでは、その材料としては、チタンが、あら
ゆる場合に適していることが判明している。この平板1
3の上に基板を直に載置して、上述したものと同じ雰囲
気及び温度の炉の中を再度通過させる。このプロセスの
この段階で、もし、図6に引用符号BないしCで示した
もののように、はんだのぬれ不足の領域が存在していた
ならば、そのぬれ不足の領域において、完全なリフロー
が行なわれ、図6に引用符号Aに示した望ましい状態に
変化する。即ち、平板13に接触している部分のはんだ
には、基板の重量が加わっているため、その部分のはん
だが、リフローに際して、所望のぬれ状態になるための
経路へ押しやられるのである。
【0025】ここまでの処理が完了した段階で、この基
板は、チップと呼ばれている電子デバイスを取り付けれ
ば、モジュールとして完成する状態になっており、そし
て、モジュールとして完成された後には、その接続ピン
を介して、プリント回路板、プリント回路カード、或い
はICチップ等に接続される。
【0026】本発明に従ってはんだ付けをしたはんだ付
け接続部について、次のように試験を行なった。この試
験の目的は、モジュールを形成するために本発明を用い
ることの、妥当性を判断することである。試験に使用し
た製品は、間隔をあけて金属皮膜を被着形成した基板で
あって、その基板本体は酸化アルミニウム製である。1
枚の基板に、304本の金めっき銅製の入出力用接続ピ
ンを取り付け、それら接続ピンは、間隔をあけて穿設し
たスルーホールの中に挿入して止着するようにし、また
、それら接続ピンどうしのセンタ間距離は、0.050
×0.070インチ(約1.27×1.78ミリメート
ル)とした。はんだ接続部を形成するために用いた型板
は、チタンを材料として、切削加工によって製作した。 はんだボールのプリフォームは、その直径を0.025
インチ(約0.64ミリメートル)とし、それを、型板
に形成した半球状の凹部の中に装填した。このはんだボ
ールは、アルファ・メタル社(AlphaMetals
 Corporation)が発売している、錫10%
/鉛90%のものである。
【0027】本発明に従ってはんだ接続部を形成し、そ
してそのはんだ接続部を、その機能に付随する応力が加
わったときの機能信頼性について試験した。即ち、熱サ
イクルの影響を試験するために、はんだ付け接続部の電
気的な測定を行なったのである。これは、熱サイクルを
加えて、故障を発生させることを意図したものであった
。はんだ付けと熱サイクルの印加とは共に、連続したベ
ルト式炉の中で行なった。このベルト式炉は、リンドバ
ーグ社(Lindberg)が製造した6インチ幅(約
152ミリメートル幅)のものであった。ベルトの走行
速度は11フィート/分(約3.4メートル/分)にし
た。炉内の雰囲気は水素ガスとし、その供給流量は21
0標準立方フィート/時(5.90標準立方メートル/
時)にした。酸素濃度はメータ検出値で10ppm 以
下、または無検出、また、水蒸気濃度はメータ検出値で
50ppm 以下、または無検出となるように維持した
。得られた試験結果は次のとおりである。
【0028】はんだ付け接続部の検査は、顕微鏡を用い
た目視検査と、はんだボールの「飛び散り」による短絡
の有無を調べる電気的検査とによって行なった。その結
果、はんだの飛び散りは全く検出されなかった。90度
方向への機械的な引張試験を行なって、はんだ付け接続
部が仕様条件を満たしているか否かを判定した。問題は
認められず、はんだのぬれを生じていない接続部は皆無
であった。250枚の基板に対して、25分間のうちに
最高温度にしてまた元に戻すという熱サイクルを加えた
。この熱サイクルは、温度を0度から100度へ上昇さ
せてまた元に戻すというサイクルであり、これを約13
00回に亙って反復した。その結果、故障は全く検出さ
れなかった。同じ熱サイクルを、相対湿度80%の環境
において加えるということも行なったが、その場合にも
、故障は全く検出されなかった。オーガ(auger 
)と電子マイクロプローブとを用いて表面解析を行なっ
たが、はんだ付けプロセスに由来する残渣は全く検出さ
れなかった。また、断面観察を行なった結果、全てのは
んだ付け接続部に、良好な接続部が形成されていること
が判明した。腐蝕と水素脆化との、いずれも検出されな
かった。以上の試験の結果、本発明は従来のいかなる公
知の技法よりも優れたものであることが確認された。
【0029】本発明の方法及び装置は、回路形成したセ
ラミック製基板上のランドにピンの頭部をはんだ付けす
るものに限定されない。即ち、本発明の方法及び装置は
、液体フラックスを使用することなく精密はんだ付けを
行なうことが必要とされ、或いは望まれる、全ての場合
に対して、効果的に適用し得るものである。容易に理解
されるように、本発明は、その概念ないし主要特徴から
逸脱することなく様々な変更態様として実施できるもの
である。以上に示した実施例ないし具体例は、いかなる
点においても、本発明を限定するものではなく、本発明
を例示しているものに過ぎない。従って本発明は、以上
に説明した細部事項に限定されるものではない。
【図面の簡単な説明】
【図1】回路形成したセラミック製基板に複数のピンを
取り付け、それら複数のピンを回路形成部のランドには
んだ付けして接続したものの断面図であり、他のデバイ
スの上に搭載することができる状態にまで完成した、良
好な最終完成品の形態を示した図である。
【図2】複数のはんだボールのプリフォームを保持し、
且つ、それらプリフォームを、複数のピンを取付けたセ
ラミック製基板のそれらピンの頭部に位置合わせするた
めに用いる型板の、詳細な上面図である。
【図3】図2の型板の一部分であって、夫々にはんだボ
ールを受容するように形成した複数の凹部のうちの幾つ
かの凹部と、この型板とセラミック製基板との相対的位
置合わせをするための複数の位置決め部材のうちの1つ
の位置決め部材とを含んでいる部分を示した、図2のA
−A線に沿った断面図である。
【図4】所定位置に載置して装填したはんだボールを示
している、図2の型板の断面図である。
【図5】リフローを行なう前の状態の、セラミック製基
板、はんだボール、及び図2の型板を示した断面図であ
る。
【図6】はんだをリフローして図2の型板を除去した後
の、セラミック製基板を示した断面図である。
【図7】任意選択工程である第2リフロー工程を実行す
る直前の、平板の上に載置したセラミック製基板を示し
た断面図である。
【符号の説明】
1    基板 2    接続ピン 3    ピン頭部 4    回路部 5    はんだ 6    型板 8    位置決めピン 10  非貫通凹部 11  はんだボール 13  第2型板

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】  還元性雰囲気を用いたはんだ付け方法
    において、夫々にはんだボールのプリフォームを受容す
    るための複数の非貫通凹部をその一面に形成した、それ
    自体ははんだ付け性を持たない、第1型板を用意するス
    テップと、前記第1型板を、その前記複数の非貫通凹部
    を形成した面を上に向けてセットし、それら複数の非貫
    通凹部の各々に、はんだボールのプリフォームを供給す
    るステップと、はんだボールのプリフォームを供給した
    前記第1型板と、はんだ付けすべき複数の所定の位置を
    有する基板とを位置合せし、はんだボールのプリフォー
    ムが、それら複数の所定の位置の夫々に接触するように
    するステップと、互いに位置合せして接触させた前記第
    1型板と前記基板とを、還元性ガス雰囲気を有する炉の
    中を通過させる、炉内通過ステップであって、該還元性
    ガス雰囲気の温度は、酸化物の除去が行なえ、はんだを
    溶融させることができ、はんだ接合を行なわせることの
    できる温度にする、前記炉内通過ステップと、はんだ付
    けされた前記基板を冷却する、冷却ステップと、を含ん
    でいることを特徴とするはんだ付け方法。
  2. 【請求項2】  前記冷却ステップに続いて、前記第1
    型板を除去するステップと、前記基板を、形成されたは
    んだ付け接続部を下へ向けて、平坦で凹凸を持たない第
    2型板の上に載置し、該はんだ付け接続部を、該第2型
    板に接触させるステップと、前記はんだ付け接続部のは
    んだを、還元性ガス雰囲気を有する炉の中でリフローさ
    せるステップと、はんだ付けされた前記基板を冷却する
    ステップと、を更に含んでいることを特徴とする請求項
    1記載の方法。
  3. 【請求項3】  前記第1型板に供給するはんだボール
    のプリフォームを、錫−鉛系はんだのプリフォームとす
    ることを特徴とする請求項1記載の方法。
  4. 【請求項4】  前記第1型板の形成材料を、チタン、
    グラファイト、ステンレス鋼、及びセラミックのうちか
    ら選択した材料とすることを特徴とする請求項1記載の
    方法。
  5. 【請求項5】  前記第1型板の形成材料を、鋼、アル
    ミニウム、及び銅のうちから選択した材料とし、該第1
    型板の、前記複数の非貫通凹部を形成した表面を、クロ
    ム及び窒化チタンのうちから選択した材料でコーティン
    グして、はんだ付けされない表面にしておくことを特徴
    とする請求項1記載の方法。
  6. 【請求項6】  前記還元性ガス雰囲気を、水素ガス、
    フォーミング・ガス、及び一酸化炭素ガスのうちから選
    択したガスとすることを特徴とする請求項1記載の方法
  7. 【請求項7】  はんだ付けする前記基板は、その表面
    に回路形成したセラミック製基板であることを特徴とす
    る請求項1記載の方法。
  8. 【請求項8】  前記基板は複数の接続ピンを備えてお
    り、前記第1型板の前記複数の非貫通凹部の各々は、は
    んだ付けされる接続ピンの頭部に対応していることを特
    徴とする請求項1記載の方法。
  9. 【請求項9】  前記型板は、該型板の使用中に該型板
    に加わる温度においてはんだ付け性を呈さない材料を該
    型板の形成材料とし、前記形成材料上の所定位置に形成
    され、各々がワークピース上のはんだ付けをすべき夫々
    の位置に対応した、アレイ状に並んだ複数の非貫通凹部
    を備え、且つ、該型板を前記ワークピースに対して位置
    決めする位置決め手段を備えているものであることを特
    徴とする請求項1記載の方法。
  10. 【請求項10】  はんだ付け用型板において、該型板
    の使用中に該型板に加わる温度においてはんだ付け性を
    呈さない材料を該型板の形成材料とし、前記形成材料上
    の所定位置に形成され、各々がワークピース上のはんだ
    付けをすべき夫々の位置に対応した、アレイ状に並んだ
    複数の非貫通凹部を備え、該型板を前記ワークピースに
    対して位置決めする位置決め手段を備えた、ことを特徴
    とする型板。
  11. 【請求項11】  前記型板の前記形成材料は、金属で
    あることを特徴とする請求項10記載の型板。
  12. 【請求項12】  前記型板の前記形成材料は、チタン
    、グラファイト、ステンレス鋼、及びセラミックのうち
    から選択した材料であることを特徴とする請求項10記
    載の型板。
JP4034775A 1991-03-21 1992-02-21 還元性雰囲気を用いた基板はんだ付け方法 Expired - Lifetime JP2518987B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US672804 1991-03-21
US07/672,804 US5145104A (en) 1991-03-21 1991-03-21 Substrate soldering in a reducing atmosphere

Publications (2)

Publication Number Publication Date
JPH04320056A true JPH04320056A (ja) 1992-11-10
JP2518987B2 JP2518987B2 (ja) 1996-07-31

Family

ID=24700067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4034775A Expired - Lifetime JP2518987B2 (ja) 1991-03-21 1992-02-21 還元性雰囲気を用いた基板はんだ付け方法

Country Status (3)

Country Link
US (1) US5145104A (ja)
EP (1) EP0504601A3 (ja)
JP (1) JP2518987B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033936A (en) * 1997-10-28 2000-03-07 Nec Corporation Method of mounting an LSI package

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828583B2 (ja) * 1992-12-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ
US5499754A (en) * 1993-11-19 1996-03-19 Mcnc Fluxless soldering sample pretreating system
US6939173B1 (en) * 1995-06-12 2005-09-06 Fci Americas Technology, Inc. Low cross talk and impedance controlled electrical connector with solder masses
TW267265B (en) * 1995-06-12 1996-01-01 Connector Systems Tech Nv Low cross talk and impedance controlled electrical connector
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US6093035A (en) * 1996-06-28 2000-07-25 Berg Technology, Inc. Contact for use in an electrical connector
US6024584A (en) * 1996-10-10 2000-02-15 Berg Technology, Inc. High density connector
SG71046A1 (en) * 1996-10-10 2000-03-21 Connector Systems Tech Nv High density connector and method of manufacture
US6241535B1 (en) 1996-10-10 2001-06-05 Berg Technology, Inc. Low profile connector
EP1311030B1 (en) * 1996-10-10 2006-09-20 Fci High density connector
US6042389A (en) * 1996-10-10 2000-03-28 Berg Technology, Inc. Low profile connector
US6139336A (en) * 1996-11-14 2000-10-31 Berg Technology, Inc. High density connector having a ball type of contact surface
US6300678B1 (en) 1997-10-03 2001-10-09 Fujitsu Limited I/O pin having solder dam for connecting substrates
US6272741B1 (en) * 1998-07-24 2001-08-14 Autosplice, Inc. Hybrid solder ball and pin grid array circuit board interconnect system and method
US6371355B1 (en) * 2000-08-25 2002-04-16 Sun Microsystems, Inc. Method and apparatus for solder joint integrity assessment
US6700079B2 (en) * 2001-08-13 2004-03-02 Autosplice, Inc. Discrete solder ball contact and circuit board assembly utilizing same
EP1552343A4 (en) * 2002-08-02 2006-09-20 Bae Systems Information HIGH-DENSITY INTERCONNECTION OF TEMPERATURE-SENSITIVE ELECTRONIC DEVICES
US7297003B2 (en) * 2003-07-16 2007-11-20 Gryphics, Inc. Fine pitch electrical interconnect assembly
JP2007535094A (ja) * 2003-07-16 2007-11-29 グリフィクス インコーポレーティッド 連動接触システムを備えた電気相互接続アセンブリ
US7537461B2 (en) * 2003-07-16 2009-05-26 Gryphics, Inc. Fine pitch electrical interconnect assembly
CN101238764A (zh) * 2005-03-15 2008-08-06 麦德康内克斯公司 用于焊接电线与管脚配置的小型波焊接系统和方法
US8991680B1 (en) * 2005-05-25 2015-03-31 Alfred E. Mann Foundation For Scientific Research Method of manufacture of an electrode array
US7946470B2 (en) * 2005-12-30 2011-05-24 Semx Corporation Method for depositing solder material on an electronic component part using separators
WO2007109608A2 (en) 2006-03-20 2007-09-27 Gryphics, Inc. Composite contact for fine pitch electrical interconnect assembly
JP4474431B2 (ja) * 2007-03-26 2010-06-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよび該製造方法
US7833897B2 (en) * 2007-07-17 2010-11-16 International Business Machines Corporation Process for making interconnect solder Pb-free bumps free from organo-tin/tin deposits on the wafer surface
US8366485B2 (en) 2009-03-19 2013-02-05 Fci Americas Technology Llc Electrical connector having ribbed ground plate
WO2010115982A1 (en) 2009-04-09 2010-10-14 Abb Technology Ag Soldering preform
EP2624034A1 (en) 2012-01-31 2013-08-07 Fci Dismountable optical coupling device
USD727852S1 (en) 2012-04-13 2015-04-28 Fci Americas Technology Llc Ground shield for a right angle electrical connector
USD727268S1 (en) 2012-04-13 2015-04-21 Fci Americas Technology Llc Vertical electrical connector
US8944831B2 (en) 2012-04-13 2015-02-03 Fci Americas Technology Llc Electrical connector having ribbed ground plate with engagement members
USD718253S1 (en) 2012-04-13 2014-11-25 Fci Americas Technology Llc Electrical cable connector
US9257778B2 (en) 2012-04-13 2016-02-09 Fci Americas Technology High speed electrical connector
USD751507S1 (en) 2012-07-11 2016-03-15 Fci Americas Technology Llc Electrical connector
US9543703B2 (en) 2012-07-11 2017-01-10 Fci Americas Technology Llc Electrical connector with reduced stack height
CN103567683A (zh) * 2012-07-18 2014-02-12 西安永电电气有限责任公司 芯片焊接用定位工装
USD745852S1 (en) 2013-01-25 2015-12-22 Fci Americas Technology Llc Electrical connector
USD720698S1 (en) 2013-03-15 2015-01-06 Fci Americas Technology Llc Electrical cable connector
US9138821B2 (en) * 2014-01-17 2015-09-22 Medtronic, Inc. Methods for simultaneously brazing a ferrule and lead pins
US10868401B1 (en) * 2020-03-04 2020-12-15 Onanon, Inc. Robotic wire termination system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106126A (ja) * 1982-12-02 1984-06-19 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン 拡散防止処理方法
JPS62152153A (ja) * 1985-12-25 1987-07-07 Tanaka Denshi Kogyo Kk 回路基板におけるリ−ドピンの固着方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3599326A (en) * 1969-01-27 1971-08-17 Philco Ford Corp Method of forming electrical connections with solder resistant surfaces
US3900151A (en) * 1971-09-02 1975-08-19 Vaw Ver Aluminium Werke Ag Joining process
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
JPS52115176A (en) * 1976-03-24 1977-09-27 Hitachi Ltd Ball soldering method
US4164064A (en) * 1978-03-13 1979-08-14 General Dynamics Corporation Solder preform loading method and apparatus
US4240574A (en) * 1978-03-13 1980-12-23 Ford Motor Company Fluxless brazing of aluminum in inert gas
US4396140A (en) * 1981-01-27 1983-08-02 Bell Telephone Laboratories, Incorporated Method of bonding electronic components
EP0082902B1 (fr) * 1981-12-29 1985-11-27 International Business Machines Corporation Procédé pour souder les broches aux oeillets des conducteurs formés sur un substrat céramique
GB2138339B (en) * 1983-04-19 1986-05-14 Welwyn Electronics Ltd Applying and securing solder-coated or solderable spheres to solderable or solder-coated terminal pads
US4538757A (en) * 1983-08-01 1985-09-03 Motorola, Inc. Wave soldering in a reducing atmosphere
JPS6072663A (ja) * 1983-09-28 1985-04-24 Fujitsu Ltd 低融点金属球接続方法
US4632295A (en) * 1985-08-12 1986-12-30 International Business Machines Corporation Reduction atmosphere workpiece joining
US4646958A (en) * 1985-10-31 1987-03-03 International Business Machines Corp. Fluxless soldering process using a silane atmosphere
US4728023A (en) * 1986-01-22 1988-03-01 Mcdonnell Douglas Corporation Rosin-free solder composition
EP0263221A1 (en) * 1986-10-08 1988-04-13 International Business Machines Corporation Method of forming solder bumps on metal contact pads of a substrate
US4759491A (en) * 1987-05-18 1988-07-26 American Telephone And Telegraph Company Method and apparatus for applying bonding material to component leads
JPH0795554B2 (ja) * 1987-09-14 1995-10-11 株式会社日立製作所 はんだ球整列装置
US4919729A (en) * 1988-06-08 1990-04-24 International Business Machines Corporation Solder paste for use in a reducing atmosphere
US4842184A (en) * 1988-06-23 1989-06-27 Ltv Aerospace & Defense Company Method and apparatus for applying solder preforms
US4921157A (en) * 1989-03-15 1990-05-01 Microelectronics Center Of North Carolina Fluxless soldering process
JPH0321686A (ja) * 1989-06-19 1991-01-30 Taneo Manabe 湿潤時用の相互接着テープ
US4979664A (en) * 1989-11-15 1990-12-25 At&T Bell Laboratories Method for manufacturing a soldered article
JPH1129446A (ja) * 1997-07-09 1999-02-02 Nof Corp シャンプー組成物

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106126A (ja) * 1982-12-02 1984-06-19 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン 拡散防止処理方法
JPS62152153A (ja) * 1985-12-25 1987-07-07 Tanaka Denshi Kogyo Kk 回路基板におけるリ−ドピンの固着方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033936A (en) * 1997-10-28 2000-03-07 Nec Corporation Method of mounting an LSI package

Also Published As

Publication number Publication date
EP0504601A2 (en) 1992-09-23
US5145104A (en) 1992-09-08
JP2518987B2 (ja) 1996-07-31
EP0504601A3 (en) 1992-11-25

Similar Documents

Publication Publication Date Title
JP2518987B2 (ja) 還元性雰囲気を用いた基板はんだ付け方法
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
US5349500A (en) Direct application of unpackaged integrated circuit to flexible printed circuit
Prasad Surface mount technology: principles and practice
US5806753A (en) Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier
US4921157A (en) Fluxless soldering process
US5128746A (en) Adhesive and encapsulant material with fluxing properties
US5164566A (en) Method and apparatus for fluxless solder reflow
US6153505A (en) Plastic solder array using injection molded solder
Schwartz Soldering: Understanding the basics
KR940004770A (ko) 분리가능한 금속 결합 방법
US6029882A (en) Plastic solder array using injection molded solder
JPWO2014115798A1 (ja) はんだバンプの形成方法およびはんだバンプ
Tu et al. Comparative study of micro-BGA reliability under bending stress
Lau et al. No Clean Mass Reflow of Large Plastic Ball Grid Array Packages
EP0884936A1 (en) Method for manufacturing electronic circuit device
Thwaites Soldering technology—decade of developments
US7037819B2 (en) Method of making a circuitized substrate
JPH0418793A (ja) リフローはんだ付方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
Primavera Influence of PCB parameters on chip scale package assembly and reliability
US6258612B1 (en) Determination of flux prior to package assembly
JP2011040696A (ja) はんだバンプの形成方法及びその装置
Prasad et al. Introduction to surface mount technology
KR101005505B1 (ko) 배선 기판으로의 전자 부품 탑재 방법