JPH04316217A - Analog/digital converting circuit - Google Patents

Analog/digital converting circuit

Info

Publication number
JPH04316217A
JPH04316217A JP3109799A JP10979991A JPH04316217A JP H04316217 A JPH04316217 A JP H04316217A JP 3109799 A JP3109799 A JP 3109799A JP 10979991 A JP10979991 A JP 10979991A JP H04316217 A JPH04316217 A JP H04316217A
Authority
JP
Japan
Prior art keywords
analog
signal
output
comparator
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3109799A
Other languages
Japanese (ja)
Inventor
Takashi Katagiri
崇 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Sankyo Corp
Original Assignee
Nidec Sankyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Sankyo Corp filed Critical Nidec Sankyo Corp
Priority to JP3109799A priority Critical patent/JPH04316217A/en
Publication of JPH04316217A publication Critical patent/JPH04316217A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the cost of an A/D conversion circuit by composing the A/D conversion circuit with a comparator and peripheral equipments only. CONSTITUTION:A velocity commanding voltage 7 is turned to an LPF output 71 removing a higher harmonic component by passing through an LPF(low pass filter) 1. A comparator 2 compares the LPF output 71 of the voltage 7 with a triangular wave 8 having a fixed frequency and a fixed amplitude. In the output 71, a level position to cross the triangular wave 8 is made different corresponding to the level. Therefore, the output of the comparator 2 is turned to a pulse width modulation signal 9 corresponding to the level of the output 71. A microprocessor 3 calculates deviation between a digitally converted velocity commanding value and the revolution speed of a motor 5 from an encoder 6 and controls an inverter 4 so that the deviation can be zero.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、例えばモータ制御回路
等に用いるのに適したアナログ・デジタル変換回路に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog-to-digital conversion circuit suitable for use in, for example, a motor control circuit.

【0002】0002

【従来の技術】例えば、モータ制御回路等では、マイク
ロプロセッサを用い、ソフトウエアによる制御を行うよ
うにしたものがある。図4はこのようなソフトウエアに
よるモータ制御回路の従来例を示すもので、アナログ信
号である速度指令電圧をローパスフィルタ1に通してノ
イズその他の高調波成分を除去したあとアナログ・デジ
タルコンバータIC15でデジタル信号に変換し、これ
をマイクロプロセッサ16に取り込んでインバータ4の
出力周波数を制御し、モータ5の回転速度を制御するよ
うになっている。モータ5の回転速度はエンコーダ6で
検出される。マイクロプロセッサ16は速度指令信号と
モータ5の実際の回転速度との偏差を演算し、この偏差
がゼロになるようにインバータ4を制御する。
2. Description of the Related Art For example, some motor control circuits use a microprocessor and are controlled by software. FIG. 4 shows a conventional example of a motor control circuit using such software. The speed command voltage, which is an analog signal, is passed through a low-pass filter 1 to remove noise and other harmonic components, and then is processed by an analog-to-digital converter IC 15. The signal is converted into a digital signal, which is input into the microprocessor 16 to control the output frequency of the inverter 4 and the rotational speed of the motor 5. The rotational speed of the motor 5 is detected by an encoder 6. The microprocessor 16 calculates the deviation between the speed command signal and the actual rotational speed of the motor 5, and controls the inverter 4 so that this deviation becomes zero.

【0003】0003

【発明が解決しようとする課題】上記従来のモータ制御
回路によれば、アナログ・デジタルコンバータICを用
いているため、コスト高になるという難点がある。また
、アナログ・デジタルコンバータICとマイクロプロセ
ッサ間はそのビット数に応じて10本あるいは12本と
いうように多数の線で接続する必要があるため、マイク
ロプロセッサの入出力ポートがアナログ・デジタルコン
バータICからの線で占有されてしまい、マイクロプロ
セッサを有効に利用することができないという問題もあ
る。
SUMMARY OF THE INVENTION The conventional motor control circuit described above uses an analog-to-digital converter IC, which has the disadvantage of high cost. Also, since it is necessary to connect the analog/digital converter IC and the microprocessor with a large number of wires, such as 10 or 12 depending on the number of bits, the input/output port of the microprocessor is connected from the analog/digital converter IC. There is also the problem that the microprocessor cannot be used effectively because the microprocessor is occupied by the other lines.

【0004】本発明は、このような問題点を解消するた
めになされたもので、アナログ・デジタルコンバータI
Cを不要にして低コストを図り、また、マイクロプロセ
ッサのポートを有効に利用することができるアナログ・
デジタル変換回路を提供することを目的とする。
[0004] The present invention has been made to solve these problems, and is an analog-to-digital converter I.
An analog processor that eliminates the need for C and reduces costs while also making effective use of microprocessor ports.
The purpose is to provide digital conversion circuits.

【0005】[0005]

【課題を解決するための手段】本発明は、アナログ信号
である指令信号を一定周波数で一定振幅の三角波と比較
してパルス幅変調信号に変換するコンパレータと、上記
パルス幅変調信号の正又は負の区間だけクロックパルス
をカウントしてデジタル信号に変換するカウンタとを有
することを特徴とする。
[Means for Solving the Problems] The present invention provides a comparator that compares a command signal, which is an analog signal, with a triangular wave of a constant frequency and a constant amplitude to convert it into a pulse width modulation signal, and a positive or negative signal of the pulse width modulation signal. It is characterized by having a counter that counts clock pulses only during the interval and converts them into digital signals.

【0006】[0006]

【作用】コンパレータでアナログ信号である指令信号と
三角波とを比較することにより指令信号レベルに応じた
パルス幅変調信号に変換することができる。このパルス
幅変調信号の正又は負の区間だけクロックパルスをカウ
ンタでカウントすることによってデジタル信号を得るこ
とができる。このデジタル信号は、指令信号レベルに対
応している。
[Operation] By comparing the command signal, which is an analog signal, with the triangular wave using a comparator, it is possible to convert it into a pulse width modulation signal according to the command signal level. A digital signal can be obtained by counting clock pulses with a counter only in the positive or negative section of this pulse width modulation signal. This digital signal corresponds to the command signal level.

【0007】[0007]

【実施例】以下、図1ないし図3を参照しながら本発明
にかかるアナログ・デジタル変換回路の実施例について
説明する。なお、図示の実施例では、図4に示した従来
例と同様に、アナログ・デジタル変換回路をモータの速
度制御回路に適用した例になっている。そこで、図4の
従来例と共通の構成部分には共通の符号を付す。
Embodiments Hereinafter, embodiments of the analog-to-digital conversion circuit according to the present invention will be described with reference to FIGS. 1 to 3. The illustrated embodiment is an example in which an analog-to-digital conversion circuit is applied to a motor speed control circuit, similar to the conventional example shown in FIG. Therefore, the same reference numerals are given to the same components as those of the conventional example shown in FIG.

【0008】図1において、アナログ信号である速度指
令電圧7はローパスフィルタ1に入力され、ローパスフ
ィルタ1の出力と三角波8がコンパレータ2に入力され
るようになっている。コンパレータ2の出力は、タイマ
31を有するマイクロプロセッサ3に入力されるように
なっている。マイクロプロセッサ3は、タイマ31にて
内部クロックパルスを利用して速度指令電圧に対応した
デジタル信号を得ると共に、エンコーダ6からのモータ
5の回転速度信号と上記デジタル信号の偏差がゼロとな
るようにインバータ4を制御するようになっている。
In FIG. 1, a speed command voltage 7, which is an analog signal, is input to a low-pass filter 1, and the output of the low-pass filter 1 and a triangular wave 8 are input to a comparator 2. The output of the comparator 2 is input to a microprocessor 3 having a timer 31. The microprocessor 3 uses the internal clock pulse in the timer 31 to obtain a digital signal corresponding to the speed command voltage, and also controls the timer 31 so that the deviation between the rotational speed signal of the motor 5 from the encoder 6 and the digital signal becomes zero. The inverter 4 is controlled.

【0009】次に、図2を併せて参照しながら上記実施
例の動作を詳細に説明する。速度指令電圧7は図2(a
)に示すようにノイズその他の高調波成分を含んでいる
。この速度指令電圧7はローパスフィルタ1に通すこと
によって高調波成分が除去されたローパスフィルタ出力
となる(図2(b)の符号71参照)。
Next, the operation of the above embodiment will be explained in detail with reference to FIG. The speed command voltage 7 is shown in Fig. 2 (a
), it contains noise and other harmonic components. This speed command voltage 7 is passed through the low-pass filter 1 to become a low-pass filter output from which harmonic components are removed (see reference numeral 71 in FIG. 2(b)).

【0010】指令電圧7のローパスフィルタ出力71は
、コンパレータ2によって一定周波数で一定振幅の三角
波8と比較される。図2(b)に示すように、指令電圧
7のローパスフィルタ出力71はそのレベルに応じて三
角波8を横切るレベル位置が異なる。そのため、コンパ
レータ2の出力は、指令電圧7のローパスフィルタ出力
71のレベルに応じた図2(c)に示すようなパルス幅
変調(PWM)信号9となる。言い替えれば、PWM信
号9の「H」区間の幅が指令電圧7の大小を表すことに
なる。
A low-pass filter output 71 of the command voltage 7 is compared by a comparator 2 with a triangular wave 8 having a constant frequency and a constant amplitude. As shown in FIG. 2(b), the level position at which the low-pass filter output 71 of the command voltage 7 crosses the triangular wave 8 differs depending on its level. Therefore, the output of the comparator 2 becomes a pulse width modulation (PWM) signal 9 as shown in FIG. 2(c) that corresponds to the level of the low-pass filter output 71 of the command voltage 7. In other words, the width of the "H" section of the PWM signal 9 represents the magnitude of the command voltage 7.

【0011】マイクロプロセッサ3のタイマ31は周知
のように図2(d)に示すような一定周波数の内部クロ
ックパルスをカウントするカウンタを有している。タイ
マ31は図2(e)に示すようにPWM信号9の「H」
区間の上記クロックパルスをカウントする。従って、こ
のカウント値はデジタル信号である。上記タイマ31の
カウンタは図2(f)に示すようにPWM信号9の立下
りでカウント値をカウンタバッファに移し、そのカウン
タ値をクリアする。カウンタバッファには図2(g)に
示すようにPWM信号9の立下りでのカウント値が記憶
される。
As is well known, the timer 31 of the microprocessor 3 has a counter for counting internal clock pulses of a constant frequency as shown in FIG. 2(d). The timer 31 receives the “H” level of the PWM signal 9 as shown in FIG. 2(e).
Count the above clock pulses in the interval. Therefore, this count value is a digital signal. As shown in FIG. 2(f), the counter of the timer 31 transfers the count value to the counter buffer at the falling edge of the PWM signal 9, and clears the counter value. The count value at the falling edge of the PWM signal 9 is stored in the counter buffer as shown in FIG. 2(g).

【0012】このように、図2(a)に示すアナログ信
号である速度指令電圧7は図2の(b)から(g)に至
る一連の動作を経てデジタル信号に変換されることにな
る。このデジタル信号であるカウンタバッファの値を速
度指令値としてソフトウエアによる速度制御に供する。 すなわち、マイクロプロセッサ3は、デジタル変換され
た上記速度指令値とエンコーダ6からのモータ5の回転
速度との偏差を演算し、偏差がゼロとなるようにインバ
ータ4を制御する。
In this way, the speed command voltage 7, which is an analog signal shown in FIG. 2(a), is converted into a digital signal through a series of operations from FIG. 2(b) to (g). The value of the counter buffer, which is this digital signal, is used as a speed command value for speed control by software. That is, the microprocessor 3 calculates the deviation between the digitally converted speed command value and the rotational speed of the motor 5 from the encoder 6, and controls the inverter 4 so that the deviation becomes zero.

【0013】ここで、具体的な数字を用いて上記実施例
の分解能について検討する。マイクロプロセッサ3の内
部クロックを8MHz、三角波の周波数を800Hzと
すると、デジタル出力データは0から9999まで変化
する。すなわち、13.3(=log210000)b
itの分解能があり、12bitのアナログ・デジタル
コンバータICをしのいでいる。
[0013] Here, the resolution of the above embodiment will be discussed using specific numbers. Assuming that the internal clock of the microprocessor 3 is 8 MHz and the frequency of the triangular wave is 800 Hz, the digital output data changes from 0 to 9999. That is, 13.3(=log210000)b
It has a resolution of 12 bits, exceeding that of a 12-bit analog-to-digital converter IC.

【0014】次に応答周波数について検討する。上記の
ように三角波の周波数は800Hzであり、デジタル出
力データは800Hzで更新されていく。従って、サン
プリング定理より出力データとして400Hz以上のア
ナログ入力は再現できない。しかしながら、モータの速
度制御のカットオフ周波数は100Hz前後であるから
、モータの速度制御用としては実用上問題ない。
Next, the response frequency will be considered. As mentioned above, the frequency of the triangular wave is 800 Hz, and the digital output data is updated at 800 Hz. Therefore, according to the sampling theorem, analog input of 400 Hz or more cannot be reproduced as output data. However, since the cutoff frequency for motor speed control is around 100 Hz, there is no problem in practical use for motor speed control.

【0015】以上説明した実施例によれば、アナログ・
デジタルコンバータICを用いることなく、コンパレー
タとその周辺部品のみでアナログ・デジタル変換回路を
構成することができるから、低コストであり、また、マ
イクロプロセッサを用いてソフトウエア制御を行うにし
てもコンパレータからマイクロプロセッサへの配線は1
本で足りるから、マイクロプロセッサのポートを有効に
利用することができる。さらに、モータの速度制御回路
に用いた場合、応答周波数は実用上問題ないレベルであ
り、分解能は従来のようにアナログ・デジタルコンバー
タICを用いる場合をしのいでいる。
According to the embodiment described above, the analog
Since an analog-to-digital conversion circuit can be configured with only a comparator and its peripheral components without using a digital converter IC, the cost is low.Also, even if software control is performed using a microprocessor, the comparator Wiring to the microprocessor is 1
Since a book is sufficient, the microprocessor port can be used effectively. Furthermore, when used in a motor speed control circuit, the response frequency is at a level that poses no practical problem, and the resolution exceeds that of conventional analog-to-digital converter ICs.

【0016】なお、速度指令電圧と比較する三角波には
のこぎり波も含む。前記実施例では図2(c)(d)(
e)に示すようにPWM信号の「H」の区間でクロック
パルスをカウントしていたが、PWM信号の「L」の区
間でクロックパルスをカウントするようにしてもよい。 この場合は指令電圧が高いときはカウント値が小さくな
る。また、カウント値に定数を掛けてもよいし、定数で
割ってもよい。
Note that the triangular wave to be compared with the speed command voltage also includes a sawtooth wave. In the above embodiment, FIGS. 2(c)(d)(
As shown in e), the clock pulses are counted during the "H" section of the PWM signal, but the clock pulses may be counted during the "L" section of the PWM signal. In this case, when the command voltage is high, the count value becomes small. Further, the count value may be multiplied by a constant or divided by a constant.

【0017】図3は別の実施例を示す。この実施例は、
タイマ11を内蔵したゲートアレイ(論理回路)10を
用い、このゲートアレイ10内の上記タイマ11を利用
してコンパレータ2からのPWM信号の正又は負の区間
だけカウントするようにしたものである。従って、マイ
クロプロセッサ12内のタイマは利用しない。ゲートア
レイ10とマイクロプロセッサ12との間は適宜のビッ
ト数のデータバス13とアドレスバス14で連絡されて
いる。
FIG. 3 shows another embodiment. This example is
A gate array (logic circuit) 10 having a built-in timer 11 is used, and the timer 11 in the gate array 10 is used to count only the positive or negative period of the PWM signal from the comparator 2. Therefore, the timer within microprocessor 12 is not utilized. The gate array 10 and the microprocessor 12 are connected by a data bus 13 and an address bus 14 having an appropriate number of bits.

【0018】図3に示す実施例の動作は前述の実施例の
動作と同じであるから説明は省略する。この実施例の場
合もアナログ・デジタルコンバータICを用いる必要が
ないという利点がある。ただ、部品数が増え、ゲートア
レイ10とマイクロプロセッサ12との間の結線数が多
いという難点があるので、図1に示す実施例の方が好ま
しい。
The operation of the embodiment shown in FIG. 3 is the same as that of the previously described embodiments, so a description thereof will be omitted. This embodiment also has the advantage that it is not necessary to use an analog-to-digital converter IC. However, the embodiment shown in FIG. 1 is preferable because it has the drawbacks of an increased number of components and a large number of connections between the gate array 10 and the microprocessor 12.

【0019】本発明は、モータの速度制御回路に限らず
、各種回路のアナログ・デジタル変換回路として適用可
能である。
The present invention is applicable not only to motor speed control circuits but also to analog-to-digital conversion circuits for various circuits.

【0020】[0020]

【発明の効果】本発明によれば、アナログ・デジタルコ
ンバータICを用いることなく、コンパレータとその周
辺部品のみでアナログ・デジタル変換回路を構成するこ
とができるから、アナログ・デジタル変換回路を低コス
トで提供することができる。
[Effects of the Invention] According to the present invention, an analog-to-digital conversion circuit can be configured only with a comparator and its peripheral components without using an analog-to-digital converter IC, so the analog-to-digital conversion circuit can be constructed at low cost. can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明にかかるアナログ・デジタル変換回路の
実施例を含むモータ制御回路の例を示すブロック図。
FIG. 1 is a block diagram showing an example of a motor control circuit including an embodiment of an analog-to-digital conversion circuit according to the present invention.

【図2】同上実施例の動作を示すタイミングチャート。FIG. 2 is a timing chart showing the operation of the embodiment.

【図3】本発明にかかるアナログ・デジタル変換回路の
別の実施例を含むモータ制御回路の例を示すブロック図
FIG. 3 is a block diagram showing an example of a motor control circuit including another embodiment of the analog-to-digital conversion circuit according to the present invention.

【図4】従来のアナログ・デジタル変換回路例を含むモ
ータ制御回路の例を示すブロック図。
FIG. 4 is a block diagram showing an example of a motor control circuit including an example of a conventional analog-to-digital conversion circuit.

【符号の説明】[Explanation of symbols]

2  コンパレータ 7  指令信号 8  三角波 9  パルス幅変調信号 2 Comparator 7 Command signal 8 Triangle wave 9 Pulse width modulation signal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  アナログ信号である指令信号を一定周
波数で一定振幅の三角波と比較してパルス幅変調信号に
変換するコンパレータと、上記パルス幅変調信号の正又
は負の区間だけクロックパルスをカウントしてデジタル
信号に変換するカウンタとを有してなるアナログ・デジ
タル変換回路。
Claim 1: A comparator that compares a command signal, which is an analog signal, with a triangular wave of a constant frequency and a constant amplitude and converts it into a pulse width modulation signal, and a comparator that counts clock pulses only in the positive or negative section of the pulse width modulation signal. An analog-to-digital conversion circuit comprising a counter that converts a signal into a digital signal.
JP3109799A 1991-04-15 1991-04-15 Analog/digital converting circuit Withdrawn JPH04316217A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3109799A JPH04316217A (en) 1991-04-15 1991-04-15 Analog/digital converting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3109799A JPH04316217A (en) 1991-04-15 1991-04-15 Analog/digital converting circuit

Publications (1)

Publication Number Publication Date
JPH04316217A true JPH04316217A (en) 1992-11-06

Family

ID=14519515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3109799A Withdrawn JPH04316217A (en) 1991-04-15 1991-04-15 Analog/digital converting circuit

Country Status (1)

Country Link
JP (1) JPH04316217A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118634A (en) * 2006-10-13 2008-05-22 Sony Corp Data processing device, solid-state imaging device, imaging device, and electronic apparatus
JP2009071826A (en) * 2007-09-11 2009-04-02 Samsung Electronics Co Ltd Analog-to-digital conversion method, analog-to-digital converter, and image sensing method
JP2009206709A (en) * 2008-02-27 2009-09-10 Sony Corp Solid-state imaging apparatus, driving method of solid-state imaging apparatus and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118634A (en) * 2006-10-13 2008-05-22 Sony Corp Data processing device, solid-state imaging device, imaging device, and electronic apparatus
JP2009071826A (en) * 2007-09-11 2009-04-02 Samsung Electronics Co Ltd Analog-to-digital conversion method, analog-to-digital converter, and image sensing method
JP2009206709A (en) * 2008-02-27 2009-09-10 Sony Corp Solid-state imaging apparatus, driving method of solid-state imaging apparatus and electronic apparatus

Similar Documents

Publication Publication Date Title
US6023199A (en) Pulse width modulation circuit and method
JPS5793726A (en) A/d converter
JPH04316217A (en) Analog/digital converting circuit
JPH0219021A (en) Digital pulse width modulation circuit
JP2674648B2 (en) Pulse width modulation signal generator
JPH0446016B2 (en)
JP2560477B2 (en) Analog-digital conversion circuit
JP3028689B2 (en) A / D converter
JPH06132791A (en) Noise removing circuit
JP2615717B2 (en) Digital-to-analog converter
JPS6326033A (en) Analog-digital converter
JPH0611662Y2 (en) Digital analog converter
JPH04157925A (en) Smoothing circuit
JPH08223009A (en) Pwm signal modem circuit
JPH0685679A (en) D/a converter
JPH05122968A (en) Controller for motor
JPH01125126A (en) Digital/analog converter
JPH0626357B2 (en) FSK-AM modulation circuit
JPH05346435A (en) Speed detecting method
GB1567702A (en) Digital-to-analogue convrters
JPH06152426A (en) D/a converter
JPH0325089B2 (en)
JPS62137908A (en) Signal delay circuit
JPS6198014A (en) Noise pulse eliminating device
JPS5962217A (en) Signal processing device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980711