JPH0431450B2 - - Google Patents
Info
- Publication number
- JPH0431450B2 JPH0431450B2 JP20199985A JP20199985A JPH0431450B2 JP H0431450 B2 JPH0431450 B2 JP H0431450B2 JP 20199985 A JP20199985 A JP 20199985A JP 20199985 A JP20199985 A JP 20199985A JP H0431450 B2 JPH0431450 B2 JP H0431450B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminals
- pulse transformer
- circuit
- status signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
Landscapes
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、２つの電気装置を電気的に絶縁して
結合する信号絶縁装置に関する。更に詳しくは、
本発明は、ステータス信号を絶縁するものであつ
て、１つのパルストランスを用いて、ステータス
信号を入力回路と、ステータス信号を出力回路の
双方の機能を選択可能とした信号絶縁装置に関す
るものである。
結合する信号絶縁装置に関する。更に詳しくは、
本発明は、ステータス信号を絶縁するものであつ
て、１つのパルストランスを用いて、ステータス
信号を入力回路と、ステータス信号を出力回路の
双方の機能を選択可能とした信号絶縁装置に関す
るものである。
（従来の技術）
第４図は、従来のステータス信号入力回路の接
続図であり、第５図は、従来のステータス信号出
力回路の接続図で、いずれも横河技報Vo1.25.No.
２（1981）．P22に記載されている。
続図であり、第５図は、従来のステータス信号出
力回路の接続図で、いずれも横河技報Vo1.25.No.
２（1981）．P22に記載されている。
第４図に示す入力回路は、無電圧接点S1ある
いは電圧信号の状態を、センタタツプにクロツク
信号が印加されているパルストランスPTを介し
て、インピーダンスの変化として読み込み、フイ
ールドと絶縁するものである。
いは電圧信号の状態を、センタタツプにクロツク
信号が印加されているパルストランスPTを介し
て、インピーダンスの変化として読み込み、フイ
ールドと絶縁するものである。
第５図に示す出力回路は、出力すべきステータ
ス信号は、パルストランスPTを介して回路側と
絶縁し、オープンコレクタ形式のトランジスタ
Q0によつて出力するものである。ダイオードD0
は、外部電源の逆接続に対する回路保護用であ
る。
ス信号は、パルストランスPTを介して回路側と
絶縁し、オープンコレクタ形式のトランジスタ
Q0によつて出力するものである。ダイオードD0
は、外部電源の逆接続に対する回路保護用であ
る。
（発明が解決しようとする問題点）
このような構成の信号絶縁回路においては、入
力回路と出力回路とを実現するためには、第４図
と第５図の各回路を予じめ設けておかなければな
らず、２つのパルストランスが必要で、構成が複
雑になるという問題点があつた。
力回路と出力回路とを実現するためには、第４図
と第５図の各回路を予じめ設けておかなければな
らず、２つのパルストランスが必要で、構成が複
雑になるという問題点があつた。
本発明は、このような問題点に鑑みてなされた
もので、その目的は、１つのパルストランスを用
い、入力回路と出力回路の双方の機能を選択可能
とした、構成の簡単な信号絶縁装置を実現しよう
とするものである。
もので、その目的は、１つのパルストランスを用
い、入力回路と出力回路の双方の機能を選択可能
とした、構成の簡単な信号絶縁装置を実現しよう
とするものである。
（問題点を解決するための手段）
前記した問題点を解決する本発明は、
一次側コイルとセンタタツプを持つた二次側コ
イルとを有すたパルストランスと、 このパルストランスの一次側に設けられ当該パ
ルストランスをクロツクによつてドライブする回
路手段と、 前記パルストランスの一次側コイルに接続され
るスイツチとダイオードとの直列回路と、 前記二次コイルのセンタタツプに接続される共
通ラインと、 この共通ラインを基準にして一方の二次コイル
に生ずる信号を整流して得られた電圧によつてオ
ン，オフするエミツタが前記共通ラインに接続さ
れたオープンコレクタ形式のトランジスタと、 このトランジスタのエミツタ・コレクタにそれ
ぞれ接続された一対の端子と、 前記共通ラインを基準にして他方の二次コイル
に生ずる信号を整流，平滑して前記一対の端子の
一方に与える回路と、 前記一次側コイルの一端に生ずる信号を読み込
み保持するフリツプフロツプとを備え、 入力回路モードにおいては、前記スイツチをオ
ンとするとともに、一次側コイルにクロツクを与
え、前記一対の端子に入力ステータス信号を印加
し、前記フリツプフロツプから入力ステータス信
号を得るようにし、 出力回路モードにおいては、前記スイツチを出
力すべきステータス信号を応じてオン・オフさせ
るとともに、一次側コイルにクロツクを与え、前
記一対の端子から出力すべきステータス信号を得
るようにした信号絶縁装置である。
イルとを有すたパルストランスと、 このパルストランスの一次側に設けられ当該パ
ルストランスをクロツクによつてドライブする回
路手段と、 前記パルストランスの一次側コイルに接続され
るスイツチとダイオードとの直列回路と、 前記二次コイルのセンタタツプに接続される共
通ラインと、 この共通ラインを基準にして一方の二次コイル
に生ずる信号を整流して得られた電圧によつてオ
ン，オフするエミツタが前記共通ラインに接続さ
れたオープンコレクタ形式のトランジスタと、 このトランジスタのエミツタ・コレクタにそれ
ぞれ接続された一対の端子と、 前記共通ラインを基準にして他方の二次コイル
に生ずる信号を整流，平滑して前記一対の端子の
一方に与える回路と、 前記一次側コイルの一端に生ずる信号を読み込
み保持するフリツプフロツプとを備え、 入力回路モードにおいては、前記スイツチをオ
ンとするとともに、一次側コイルにクロツクを与
え、前記一対の端子に入力ステータス信号を印加
し、前記フリツプフロツプから入力ステータス信
号を得るようにし、 出力回路モードにおいては、前記スイツチを出
力すべきステータス信号を応じてオン・オフさせ
るとともに、一次側コイルにクロツクを与え、前
記一対の端子から出力すべきステータス信号を得
るようにした信号絶縁装置である。
（実施例）
第１図は、本発明に係る装置の一例を示す接続
図である。図において、PTはパルストランスで、
一次側コイルn1，センタタツプ１０とその両側に
巻回された二次コイルn2，n3を有している。な
お、ここでは便宜上、パルストランスPTの左側
を一次コイル、右側を二次コイルとする。Q1は
スイツチとして機能するトランジスタ、D1はト
ランジスタQ1を介して一次コイルn1の両端に接
続されるダイオードで、バツクラツシユを吸収す
るための役目をする。DR１は抵抗R1を介してト
ランジスタQ1のベースに接続されたドライバで、
その入力端には入力回路として機能させる時（入
力回路モード）にはハイ（“Ｈ”）レベルの信号が
印加され、出力回路として機能させる時（出力回
路モード）には、出力ステータス信号が印加され
る。DR２は一次側コイルn1の一端に抵抗R2を介
して接続されたドライバで、その入力端にはパル
ストランスをドライブするためのクロツクCLK
が印加されている。FFは入力回路モードにおい
て、一次側コイルn1の一端に生ずるステータス信
号を読み込み保持するフリツプフロツプである。
図である。図において、PTはパルストランスで、
一次側コイルn1，センタタツプ１０とその両側に
巻回された二次コイルn2，n3を有している。な
お、ここでは便宜上、パルストランスPTの左側
を一次コイル、右側を二次コイルとする。Q1は
スイツチとして機能するトランジスタ、D1はト
ランジスタQ1を介して一次コイルn1の両端に接
続されるダイオードで、バツクラツシユを吸収す
るための役目をする。DR１は抵抗R1を介してト
ランジスタQ1のベースに接続されたドライバで、
その入力端には入力回路として機能させる時（入
力回路モード）にはハイ（“Ｈ”）レベルの信号が
印加され、出力回路として機能させる時（出力回
路モード）には、出力ステータス信号が印加され
る。DR２は一次側コイルn1の一端に抵抗R2を介
して接続されたドライバで、その入力端にはパル
ストランスをドライブするためのクロツクCLK
が印加されている。FFは入力回路モードにおい
て、一次側コイルn1の一端に生ずるステータス信
号を読み込み保持するフリツプフロツプである。
パルストランスPTの二次側において、ｌはセ
ンタタツプ１０に接続された共通ライン、D2，
D3はダイオード、C1，C2はコンデンサである。
ダイオードD2とコンデンサC1とは共通ラインｌ
を介して二次コイルn2の両端に互いに直列に接続
され、またダイオードD3とコンデンサC2とは、
共通ラインｌを介して二次コイルn3の両端に互い
に直列に接続されている。R3，R4はコンデンサ
C1の両端に得られる電圧を分圧する抵抗、Q2は
この分圧電圧によつてオン、オフするオープンコ
レクタ形式のトランジスタで、エミツタが共通ラ
インｌに接続されている。１１，１２はトランジ
スタQ2のコレクタ・エミツタにそれぞれ接続さ
れた一対の端子、R5は一対の端子１１とダイオ
ードD3，コンデンサC2の共通接続点との間に接
続された抵抗である。
ンタタツプ１０に接続された共通ライン、D2，
D3はダイオード、C1，C2はコンデンサである。
ダイオードD2とコンデンサC1とは共通ラインｌ
を介して二次コイルn2の両端に互いに直列に接続
され、またダイオードD3とコンデンサC2とは、
共通ラインｌを介して二次コイルn3の両端に互い
に直列に接続されている。R3，R4はコンデンサ
C1の両端に得られる電圧を分圧する抵抗、Q2は
この分圧電圧によつてオン、オフするオープンコ
レクタ形式のトランジスタで、エミツタが共通ラ
インｌに接続されている。１１，１２はトランジ
スタQ2のコレクタ・エミツタにそれぞれ接続さ
れた一対の端子、R5は一対の端子１１とダイオ
ードD3，コンデンサC2の共通接続点との間に接
続された抵抗である。
このように構成した装置の動作を、次に入力回
路モードと出力回路モードとに分けて説明する。
路モードと出力回路モードとに分けて説明する。
（入力回路モード）
ドライバDR１の入力端にハイ（“Ｈ”）レベル
の信号を与え、トランジスタQ1をオンとする。
また、ドライバDR２入力端にクロツクCLKを印
加する。
の信号を与え、トランジスタQ1をオンとする。
また、ドライバDR２入力端にクロツクCLKを印
加する。
第２図は、この状態における第１図の等価回路
である。ここでは、端子１１，１２は入力端子と
なつており、ここに例えば接点信号等の入力ステ
ータス信号が印加される。このステータス信号の
状態は、抵抗R5，ダイオードD3及びパルストラ
ンスPTを介して、インピーダンスの変化として
一次コイルn1の一端で読み込むことができ、フリ
ツプフロツプFFから、端子１１，１２側とは絶
縁されたステータス信号を得ることができる。
である。ここでは、端子１１，１２は入力端子と
なつており、ここに例えば接点信号等の入力ステ
ータス信号が印加される。このステータス信号の
状態は、抵抗R5，ダイオードD3及びパルストラ
ンスPTを介して、インピーダンスの変化として
一次コイルn1の一端で読み込むことができ、フリ
ツプフロツプFFから、端子１１，１２側とは絶
縁されたステータス信号を得ることができる。
なお、クロツクパルスCLKによるパルストラ
ンスPTのドライブ電流は、第２図の実線及び破
線に示すように流れる。従つて、パルストランス
PTに蓄えられたエネルギーは、ダイオードD1を
介して放出され、２次側に影響を与えることはな
い。
ンスPTのドライブ電流は、第２図の実線及び破
線に示すように流れる。従つて、パルストランス
PTに蓄えられたエネルギーは、ダイオードD1を
介して放出され、２次側に影響を与えることはな
い。
（出力回路モード）
ドライバDR１の入力端に、出力すべきステー
タス信号を印加するとともに、ドライバDR２の
入力端にクロツクCLKを印加する。
タス信号を印加するとともに、ドライバDR２の
入力端にクロツクCLKを印加する。
この状態では、一対の端子１１，１２が出力端
子となつている。
子となつている。
ドライバDR１に印加されたステータス信号が
“Ｈ”レベルの時、トランジスタQ1はオンで、第
２図等価回路と同様となり、ダイオードD2、コ
ンデンサC1へのエネルギー放出は無く、二次側
トランジスタQ2はオフとなる。これに対して、
ステータス信号が“Ｌ”レベルの時は、トランジ
スタQ1はオフで、第３図等価回路の通りとなる。
このため、パルストランスPTに蓄えられたエネ
ルギーは、破線に示すように、ダイオードD2，
トランジスタQ2の経路で、二次側に放出され、
これによつてトランジスタQ2はオンとなる。従
つて、端子１１，１２から、ステータス信号を、
パルストランスPTの一次側とは絶縁して得るこ
とができる。
“Ｈ”レベルの時、トランジスタQ1はオンで、第
２図等価回路と同様となり、ダイオードD2、コ
ンデンサC1へのエネルギー放出は無く、二次側
トランジスタQ2はオフとなる。これに対して、
ステータス信号が“Ｌ”レベルの時は、トランジ
スタQ1はオフで、第３図等価回路の通りとなる。
このため、パルストランスPTに蓄えられたエネ
ルギーは、破線に示すように、ダイオードD2，
トランジスタQ2の経路で、二次側に放出され、
これによつてトランジスタQ2はオンとなる。従
つて、端子１１，１２から、ステータス信号を、
パルストランスPTの一次側とは絶縁して得るこ
とができる。
なお、この出力回路モードにおいては、フリツ
プフロツプFFを介して、出力すべきステータス
信号を読み返すことができる。
プフロツプFFを介して、出力すべきステータス
信号を読み返すことができる。
（発明の効果）
以上説明したように、本発明は１つのパルスト
ランスによつて、入力回路と出力回路との双方の
機能を選択可能な、簡単な構成の信号絶縁装置が
実現できる。
ランスによつて、入力回路と出力回路との双方の
機能を選択可能な、簡単な構成の信号絶縁装置が
実現できる。
第１図は本発明装置の一例を示す接続図、第２
図は入力回路モードの等価回路、第３図は出力す
べきステータス信号が“Ｈ”レベルの時の等価回
路図、第４図及び第５図は従来の入力回路と出力
回路の接続図である。 PT……パルストランス、n1……一次コイル、
n2，n3……二次コイル、l1……共通ライン、DR
１，DR２……ドライバ、Q1，Q2……トランジス
タ、C1，C2……コンデンサ、D1，D2，D3……ダ
イオード、１１，１２……端子。
図は入力回路モードの等価回路、第３図は出力す
べきステータス信号が“Ｈ”レベルの時の等価回
路図、第４図及び第５図は従来の入力回路と出力
回路の接続図である。 PT……パルストランス、n1……一次コイル、
n2，n3……二次コイル、l1……共通ライン、DR
１，DR２……ドライバ、Q1，Q2……トランジス
タ、C1，C2……コンデンサ、D1，D2，D3……ダ
イオード、１１，１２……端子。
Claims (1)
- 【特許請求の範囲】 １ 一次側コイルとセンタタツプを持つた二次側
コイルとを有すたパルストランスと、 このパルストランスの一次側に設けられ当該パ
ルスランスをクロツクによつてドライブする回路
手段と、 前記パルストランスの一次側コイルに接続され
るスイツチとダイオードとの直列回路と、 前記二次コイルのセンタタツプに接続される共
通ラインと、 この共通ラインを基準にして一方の二次コイル
に生ずる信号を整流して得られた電圧によつてオ
ン、オフするエミツタが前記共通ラインに接続さ
れたオープンコレクタ形式のトランジスタと、 このトランジスタのエミツタ・コレクタにそれ
ぞれ接続された一対の端子と、 前記共通ラインを基準にして他方の二次コイル
に生ずる信号を整流，平滑して前記一対の端子の
一方に与える回路と、 前記一次側コイルの一端に生ずる信号を読み込
み保持するフリツプフロツプとを備え、 入力回路モードにおいては、前記スイツチをオ
ンとするとともに、一次側コイルにクロツクを与
え、前記一対の端子に入力ステータス信号を印加
し、前記フリツプフロツプから入力ステータス信
号を得るようにし、 出力回路モードにおいては、前記スイツチを出
力すべきステータス信号に応じてオン・オフさせ
るとともに、一次側コイルにクロツクを与え、前
記一対の端子から出力すべきステータス信号を得
るようにした信号絶縁装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20199985A JPS6264143A (ja) | 1985-09-12 | 1985-09-12 | 信号絶縁装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20199985A JPS6264143A (ja) | 1985-09-12 | 1985-09-12 | 信号絶縁装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6264143A JPS6264143A (ja) | 1987-03-23 |
| JPH0431450B2 true JPH0431450B2 (ja) | 1992-05-26 |
Family
ID=16450256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20199985A Granted JPS6264143A (ja) | 1985-09-12 | 1985-09-12 | 信号絶縁装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6264143A (ja) |
-
1985
- 1985-09-12 JP JP20199985A patent/JPS6264143A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6264143A (ja) | 1987-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0431450B2 (ja) | ||
| JPS62220870A (ja) | 交流電流検出回路 | |
| JPH0419868Y2 (ja) | ||
| JPH0745451A (ja) | スイッチングトランス | |
| JPH0419866Y2 (ja) | ||
| JPH0419867Y2 (ja) | ||
| US4204265A (en) | Static converter suitable for high input voltage applications | |
| JPH0584969B2 (ja) | ||
| JPS5917894B2 (ja) | パルス幅信号変換器 | |
| JPS6059745U (ja) | 計器用変圧装置 | |
| MY103686A (en) | High voltage dc generator with reduced ringing and voltage fluctuation | |
| SU957368A1 (ru) | Устройство дл управлени двухтактным транзисторным ключом | |
| SU1480069A1 (ru) | Двухтактный самовозбуждающийс инвертор | |
| JPH037915Y2 (ja) | ||
| JPS61266070A (ja) | コンバ−タ回路 | |
| SU1116530A1 (ru) | Двухтактный усилитель мощности | |
| SU1647883A1 (ru) | Ключевой генератор | |
| SU1439724A1 (ru) | Устройство управлени с защитой от короткого замыкани | |
| JPH0336223Y2 (ja) | ||
| SU1515302A1 (ru) | Преобразователь посто нного напр жени | |
| SU598202A1 (ru) | Инвертор | |
| SU1580512A1 (ru) | Полумостовой инвертор | |
| PL102031B1 (pl) | Separator of current signals | |
| JPH021607A (ja) | 絶縁型入出力装置 | |
| JPH03245768A (ja) | リンギング・チョーク・コンバータ |