JPH0431158B2 - - Google Patents

Info

Publication number
JPH0431158B2
JPH0431158B2 JP19099284A JP19099284A JPH0431158B2 JP H0431158 B2 JPH0431158 B2 JP H0431158B2 JP 19099284 A JP19099284 A JP 19099284A JP 19099284 A JP19099284 A JP 19099284A JP H0431158 B2 JPH0431158 B2 JP H0431158B2
Authority
JP
Japan
Prior art keywords
data
converter
serial
analog signal
converts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19099284A
Other languages
Japanese (ja)
Other versions
JPS6168699A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19099284A priority Critical patent/JPS6168699A/en
Publication of JPS6168699A publication Critical patent/JPS6168699A/en
Publication of JPH0431158B2 publication Critical patent/JPH0431158B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はアナログ信号を入出力する例えば計
測器、サーボアンプ等の遠隔監視制御に係り、特
に、直列データを伝送する光フアイバ等の伝送路
と監視制御対象との間に設けられたアナログ信号
入出力装置に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to remote monitoring and control of measuring instruments, servo amplifiers, etc. that input/output analog signals, and particularly relates to transmission lines such as optical fibers that transmit serial data. The invention relates to an analog signal input/output device provided between a monitor and a monitoring control target.

〔従来の技術〕[Conventional technology]

第5図は計測器、サーボアンプ等を監視制御対
象とする一般的な遠隔監視制御系を示すもので、
上位コントローラ1と複数の監視制御対象2a,
2b,…,2nとが光フアイバでなる伝送路3に
よつて接続されており、監視制御対象2a,2
b,…2nの前後にはそれぞれアナログ信号入出
力装置としてのインターフエース4a,4b,
…,4nが挿設されている。
Figure 5 shows a general remote monitoring and control system that monitors and controls measuring instruments, servo amplifiers, etc.
Upper controller 1 and multiple monitoring and control targets 2a,
2b,..., 2n are connected by a transmission line 3 made of optical fiber, and the monitoring and control targets 2a, 2
Interfaces 4a, 4b, as analog signal input/output devices are provided before and after b,...2n, respectively.
..., 4n are inserted.

ここで、上記コントローラ1が伝送路3を介し
て直列データを送信すると、インターフエース4
a,4b,…,4nは自局の信号を選択して一
旦、並列データに変換した後、アナログ信号に変
換して監視制御対象2a,2b,…,2nに加え
る一方、これらの監視制御対象2a,2b,…,
2nが出力するアナログデータをデイジタル化す
ると共に直列データに変換し、伝送路3を介して
上位コントローラ1に返送する。
Here, when the controller 1 transmits serial data via the transmission line 3, the interface 4
a, 4b, ..., 4n select the signals of their own stations, convert them into parallel data, and then convert them into analog signals and add them to the monitoring control targets 2a, 2b, ..., 2n, while also transmitting signals to these monitoring control objects. 2a, 2b,...,
The analog data outputted by 2n is digitized and converted into serial data, which is then sent back to the host controller 1 via the transmission line 3.

第6図はインターフエース4aの詳細な構成を
示すブロツク図で、図中41は中央処理装置(以
下CPUと言う)、42はメモリ、43は伝送路3
の直列データを取り込んで並列データに変える一
方、並列データを直列データに変換して伝送路3
を送出する直列信号制御装置としてのシリアルコ
ントローラ、44は空いたバスを利用してデータ
転送を行うDMA(DirectMemory Access)コン
トローラ、45はD/Aコンバータ、46はA/
Dコンバータをそれぞれ示す。
FIG. 6 is a block diagram showing the detailed configuration of the interface 4a, in which 41 is a central processing unit (hereinafter referred to as CPU), 42 is a memory, and 43 is a transmission line 3.
At the same time, the parallel data is converted to serial data and transferred to the transmission line 3.
44 is a DMA (Direct Memory Access) controller that transfers data using a vacant bus, 45 is a D/A converter, and 46 is an A/A converter.
D converters are shown respectively.

この第6図において、伝送路3から送り込まれ
たデータはシリアルコントローラ43で受信さ
れ、DMAコントローラ44の制御下でメモリ4
2に転送される。次いで、CPU44によつてこ
のデータがD/Aコンバータ45に加えられ、こ
こでアナログ信号に変換されて監視制御対象に加
えられる。一方、監視制御対象からのアナログ信
号はA/Dコンバータ46によつてデイジタル化
され、次いで、CPU41によつて一旦、メモリ
42にストアされる。またこのデータはDMAコ
ントローラ44の制御下でシリアルコントローラ
43に転送され、ここで直列データに変換されて
伝送路3を送り出される。これら一連の動作は予
め決められた手順の元でCPU41の制御下で行
なわれる。
In FIG. 6, data sent from the transmission line 3 is received by a serial controller 43, and is sent to a memory 4 under the control of a DMA controller 44.
Transferred to 2. Next, this data is applied to the D/A converter 45 by the CPU 44, where it is converted into an analog signal and added to the monitoring control target. On the other hand, the analog signal from the monitoring control target is digitized by the A/D converter 46, and then temporarily stored in the memory 42 by the CPU 41. This data is also transferred to the serial controller 43 under the control of the DMA controller 44, where it is converted into serial data and sent out through the transmission line 3. These series of operations are performed under the control of the CPU 41 according to a predetermined procedure.

なお、シリアルコントローラ43を経由するデ
ータの入出力動作をCPU44が直接行なわない
でDMAコントローラ44によつて制御する理由
は、上位コントローラ1との間でアナログデータ
を高速で入出力する場合CPU41のプログラム
制御では能力的に送受信が不可能になるためであ
る。
Note that the reason why the CPU 44 does not directly perform the input/output operation of data via the serial controller 43 but is controlled by the DMA controller 44 is that when inputting/outputting analog data at high speed with the host controller 1, the CPU 41 program This is because transmission and reception becomes impossible under control.

〔発明が解決しようとしてする問題点〕[Problem that the invention attempts to solve]

上記のような従来のアナログ信号入出力装置
は、機能の少ない割には多くの要素、すなわち、
CPU41、メモリ42およびDMAコントローラ
44が付加されてハードウエア上の構成が複雑化
すると同時に形状が大型化し、その分だけ信頼性
も劣るという欠点があつた。
Although the conventional analog signal input/output device described above has few functions, it has many elements, namely,
The addition of the CPU 41, memory 42, and DMA controller 44 complicates the hardware configuration, increases the size, and reduces reliability accordingly.

この発明は、かかる従来装置の欠点を除去する
ためになされたもので、構成を著しく簡易化し
得、これによつて小形化および信頼性の向上を図
り得るアナログ信号入出力装置の提供を目的とす
る。
The present invention was made in order to eliminate the drawbacks of such conventional devices, and its purpose is to provide an analog signal input/output device whose configuration can be significantly simplified, thereby achieving miniaturization and improved reliability. do.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るアナログ信号入出力装置は、直
列データを受信して並列データに変換する受信
部、並列データを直列データに変換して送信する
送信部、これら送,受信部を連動させる結合回路
を有する直列信号制御装置と、この直列信号制御
装置に直結され、受信部の並列データをアナログ
信号に変換するD/Aコンバータと、やはり直列
信号制御装置に直結され、アナログ信号をデイジ
タル化して送信部に加えるA/Dコンバータとを
備えたものである。
The analog signal input/output device according to the present invention includes a receiving section that receives serial data and converts it into parallel data, a transmitting section that converts the parallel data into serial data and transmits it, and a coupling circuit that links these transmitting and receiving sections. a D/A converter that is directly connected to the serial signal control device and converts the parallel data of the receiving section into an analog signal; and a transmitting section that is also directly connected to the serial signal control device and converts the analog signal into a digital signal. It is equipped with an A/D converter in addition to the above.

〔作 用〕[Effect]

この発明においては、直列信号制御装置の受信
部によつて伝送路の直列データを受信し、これに
対応する並列データをD/Aコンバータに加えて
アナログ信号を監視制御対象に加えると共に、結
合回路の作用によりこの受信動作から所定の時間
を経過後に監視制御対象からのアナログ信号を
A/Dコンバータでデイジタル化し、次いで、直
列信号制御装置の送信部により直列データに変換
して伝送路に送出する。
In this invention, the serial data on the transmission line is received by the receiving section of the serial signal control device, the corresponding parallel data is added to the D/A converter, the analog signal is added to the monitoring control target, and the coupling circuit After a predetermined period of time has elapsed since the receiving operation, the analog signal from the monitoring control target is digitized by the A/D converter, and then converted into serial data by the transmitter of the serial signal control device and sent to the transmission line. .

〔実施例〕〔Example〕

第1図はこの発明の一実施例の全体的な構成を
示すブロツク図で、伝送路3に直列信号制御装置
としてのシリアルコントローラ43が結合され、
さらに、このシリアルコントローラ43に前述し
たD/Aコンバータ45およびA/Dコンバータ
46が直結されている。
FIG. 1 is a block diagram showing the overall configuration of an embodiment of the present invention, in which a serial controller 43 as a serial signal control device is coupled to the transmission line 3.
Furthermore, the above-mentioned D/A converter 45 and A/D converter 46 are directly connected to this serial controller 43.

第2図はシリアルコントローラ43の詳細な構
成を示すブロツク図で、主に、伝送路31のデー
タを受信して並列データをD/Aコンバータ45
に加える送信部410と、A/Dコンバータ46
の出力を直列信号に変えて伝送路32に送出する
送信部420と、受信部410が受信動作したと
き、これに続いて送信動作に移るべく結合回路と
してのデイレイ回路430とを備えている。
FIG. 2 is a block diagram showing the detailed configuration of the serial controller 43, which mainly receives data on the transmission line 31 and transfers the parallel data to the D/A converter 45.
A transmitter 410 added to the A/D converter 46
The transmitting section 420 converts the output of the converter into a serial signal and sends it out to the transmission line 32, and the delay circuit 430 as a coupling circuit is provided to proceed to the transmitting operation when the receiving section 410 performs the receiving operation.

また、受信部410は伝送路31からのフレー
ム構成されたデータをデータD1とクロツクKに
分割する復調器411と、フレームおよび自局の
アドレスを検出するフレーム/アドレス検出回路
412と、このフレーム/アドレス検出回路が自
局のアドレスを検出したときに始めてクロツクを
送るANDゲート413と、このANDゲート41
3を通してクロツクを加えたとき、上記アドレス
に続くデータを入力するシフトレジスタ414
と、ANDゲート413を通るクロツクを計数す
るビツト数カウンタ415と、このビツト数カウ
ンタ415が所定値に到達するとシフトレジスタ
414の内容をラツチしてD/Aコンバータ45
に送り込むラツチ416とで構成されている。
The receiving section 410 also includes a demodulator 411 that divides frame-structured data from the transmission path 31 into data D1 and a clock K, a frame/address detection circuit 412 that detects the frame and its own address, and a frame/address detection circuit 412 that detects the frame and its own address. An AND gate 413 that sends a clock only when the address detection circuit detects the address of its own station, and this AND gate 41
Shift register 414 inputs data following the above address when clocked through 3.
and a bit number counter 415 that counts the clocks passing through the AND gate 413, and when this bit number counter 415 reaches a predetermined value, the contents of the shift register 414 are latched and the D/A converter 45
It consists of a latch 416 that feeds the

一方、送信部420はクロツクを発生する発振
器421と、デイレイ回路430の出力によつて
リセツトされ、その時点からクロツクを計数する
ビツト数カウンタ422と、このビツト数カウン
タ422に応動して発振器421のクロツクを通
すANDゲート423と、デイレイ回路430の
ロード信号によりA/Dコンバータ46の出力を
同期用フレームコードFLA、上位コントローラ
1(第5図)のアドレスADDと共にロードする
シフトレジスタ424と、ANDゲート423の
クロツクに合わせてシフトレジスタ424の内容
を同期変調して伝送路32に送り出す変調器42
5とで構成されている。
On the other hand, the transmitting section 420 includes an oscillator 421 that generates a clock, a bit number counter 422 that is reset by the output of the delay circuit 430 and counts the clock from that point on, and an oscillator 421 that responds to the bit number counter 422. An AND gate 423 that passes a clock, a shift register 424 that loads the output of the A/D converter 46 along with a synchronization frame code FLA and an address ADD of the host controller 1 (FIG. 5) according to a load signal from a delay circuit 430, and an AND gate. A modulator 42 synchronously modulates the contents of the shift register 424 in accordance with the clock of 423 and sends it out to the transmission path 32.
It consists of 5.

上記の如く構成されたアナログ信号入出力装置
において、伝送路31を介して同期変調されたデ
ータが復調器411に送り込まれると、ここで、
データD1とクロツクKに分割されフレーム/ア
ドレス検出回路412に送られる。この検出回路
はフレームと自局ポートのアドレスを検出し、自
局のアドレスに一致したときANDゲート413
を開くことによつて以後に続くデータをシフトレ
ジスタ414に入力する。一方、このデータD1
のビツト数がビツト数カウンタ415によつて計
数され、全データがシフトレジスタ414に取込
まれたときビツト数カウンタ415はラツチ41
6を動作させると共に、フレーム/アドレス検出
回路412に完了報告Eを加える。かくして、ラ
ツチ416の内容がD/Aコンバータ45によつ
てアナログ信号に変換されて受信サイクルを終了
する。
In the analog signal input/output device configured as described above, when synchronously modulated data is sent to the demodulator 411 via the transmission path 31, here,
The data is divided into data D1 and clock K and sent to frame/address detection circuit 412. This detection circuit detects the frame and the address of the own station's port, and when it matches the address of the own station, the AND gate 413
By opening the gate, subsequent data is input into the shift register 414. On the other hand, this data D1
The number of bits is counted by the bit number counter 415, and when all the data is taken into the shift register 414, the bit number counter 415 closes the latch 41.
6 is operated, and a completion report E is added to the frame/address detection circuit 412. The contents of latch 416 are thus converted to an analog signal by D/A converter 45, completing the receive cycle.

一方、A/Dコンバータの変換スタート指令は
変換所要時間等に応じて最適な時点が選ばれる
が、ここでは、D/Aコンバータがデータを受信
してからデイレイ回路430の遅延時間の経過後
にデータを取り込むようになつている。すなわ
ち、デイレイ回路430のロード信号Lにより
A/Dコンバータ46のデータは同期用のフレー
ムFLA、上位コントローラ1のアドレスADDと
共にシフトレジスタ424にロードされる。デイ
レイ回路430がロード信号Lをシフトレジスタ
424に加えた時、同時にビツト数カウンタ42
2に対してリセツト信号R2を加えるので、その
瞬間からクロツクKの計数を開始し、シフトレジ
スタ424にデータがロードされ終つた段階でこ
のクロツクKとシフトレジスタ424の内容とが
変調器425に入力され、ここで同期変調された
後伝送路32に送り出される。かくして送信サイ
クルを完了する。
On the other hand, the conversion start command for the A/D converter is selected at an optimal time depending on the required conversion time, etc., but in this case, after the D/A converter receives the data, the data is It is becoming more and more popular. That is, the data of the A/D converter 46 is loaded into the shift register 424 along with the frame FLA for synchronization and the address ADD of the host controller 1 by the load signal L of the delay circuit 430. When the delay circuit 430 applies the load signal L to the shift register 424, the bit number counter 42 simultaneously
2, the clock K starts counting from that moment, and when the data has been loaded into the shift register 424, this clock K and the contents of the shift register 424 are input to the modulator 425. The signal is synchronously modulated here and then sent out to the transmission path 32. The transmission cycle is thus completed.

第3図aは伝送路31を介して送り込まれる直
列データの構成を、第3図bに伝送路32を介し
て送り出される直列データの構成をそれぞれ示す
伝送フオーマツトで、通常のHDLC(High Level
DataLink Control)フオーマツトに準拠させ得、
また、必要に応じてCRC(Cyclic Redundancy
Check)のための冗長ビツトを付加して誤り検出
を行つてもよい。
FIG. 3a shows the configuration of serial data sent through the transmission path 31, and FIG. 3b shows the configuration of the serial data sent out through the transmission path 32.
DataLink Control) format,
In addition, if necessary, CRC (Cyclic Redundancy)
Error detection may be performed by adding redundant bits for (Check).

第4図a〜dは伝送手順例を示すタイムチヤー
トで、同図aに示すように上位コントローラ1が
各ポートのデータを所定の時間々隔で送信すると
各ポートでは同図bに示すようにフレームコー
ド/アドレスを検出した時点よりD/Aコンバー
タを動作させ、そして、同図cに示すように上位
コントローラが1フレーム分のデータを送信し終
つてからA/Dコンバータ46を介して得られた
データをロードすると共に、同図dに示すように
各ポートから上位コントローラ1に対してA/D
変換データが送信される。
Figures 4a to 4d are time charts showing examples of transmission procedures. When the upper controller 1 transmits data from each port at predetermined time intervals as shown in figure a, each port transmits data as shown in figure b. The D/A converter is operated from the moment the frame code/address is detected, and the data is obtained via the A/D converter 46 after the host controller has finished transmitting one frame of data, as shown in c in the same figure. At the same time, the A/D data is loaded from each port to the upper controller 1 as shown in d of the same figure.
Conversion data is sent.

なお、上記実施例では上位コントローラからの
ポーリングによつてデータ伝送が行なわれる場合
について説明したが、各ポートからデータの送信
を開始する呼出応答方式にも本発明を適用するこ
とができる。
In the above embodiment, a case has been described in which data transmission is performed by polling from a higher-level controller, but the present invention can also be applied to a call response method in which data transmission is started from each port.

ところで、本発明は計測器、サーボアンプ等の
アナログ信号を入出力するものであるが、上記実
施例を構成する直列信号制御装置40は接点信号
の入出力も可能であることから、これにシーケン
サを接続して遠隔シーケンス制御にも応用し得る
ものである。
By the way, although the present invention is for inputting and outputting analog signals from measuring instruments, servo amplifiers, etc., the serial signal control device 40 constituting the above embodiment is also capable of inputting and outputting contact signals. It can also be applied to remote sequence control by connecting.

〔発明の効果〕〔Effect of the invention〕

この発明は以上説明した通り、受信部、送信部
および両者を結合する結合回路よりなる直列信号
制御装置と、受信部のデータをアナログ信号に変
換して監視制御対象に加えるD/Aコンバータ
と、監視制御対象が出力するアナログ信号をデイ
ジタル化して送信部に加えA/Dコンバータとで
主要部が構成されているので、プログラム処理を
行う従来装置に比べて、構成が著しく簡易化さ
れ、これによつて小形化および信頼性の向上を図
り得、さらに、全体をカスタムLSI化することも
容易である。
As explained above, the present invention includes a serial signal control device comprising a receiving section, a transmitting section, and a coupling circuit that couples the two, a D/A converter that converts data from the receiving section into an analog signal and adds it to a monitoring control target. Since the main part consists of an A/D converter in addition to a transmitter that digitizes the analog signal output by the monitoring control target, the configuration is significantly simplified compared to conventional equipment that performs program processing. Therefore, it is possible to reduce the size and improve reliability, and furthermore, it is easy to make the entire device into a custom LSI.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例の全体的な構成を
示すブロツク図、第2図は同実施例の主要な要素
の詳細な構成を示すブロツク図、第3図は同実施
例の動作を説明するための伝送フオーマツト、第
4図は同実施例の動作を説明するためのタイムチ
ヤート、第5図は一般的な遠隔監視制御系を示す
ブロツク図、第6図は従来のアナログ信号入出力
装置の構成を示すブロツク図である。 1…上位コントローラ、2a,2b…2n…監
視制御対象、3…伝送路、43…直列信号制御装
置としてのシリアルコントローラ、45…D/A
コンバータ、46…A/Dコンバータ、なお、各
図中同一符号は同一または相当部分を示す。
Fig. 1 is a block diagram showing the overall configuration of an embodiment of the present invention, Fig. 2 is a block diagram showing the detailed structure of the main elements of the embodiment, and Fig. 3 shows the operation of the embodiment. 4 is a time chart for explaining the operation of the same embodiment, FIG. 5 is a block diagram showing a general remote monitoring and control system, and FIG. 6 is a conventional analog signal input/output. FIG. 2 is a block diagram showing the configuration of the device. DESCRIPTION OF SYMBOLS 1... Upper controller, 2a, 2b...2n... Monitoring control object, 3... Transmission line, 43... Serial controller as a serial signal control device, 45... D/A
converter, 46...A/D converter, and the same reference numerals in each figure indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 1 伝送路からの直列データを並列データに変換
する受信部、並列データを直列データに変換して
前記伝送路に送出する送信部、これら送,受信部
の何れか一方が動作を完了してから所定の時間を
経過後、他方の動作を開始させるように両者を結
合する結合回路を有する直列信号制御装置と、前
記受信部の並列データをアナログ信号に変換して
監視制御対象に加えるD/Aコンバータと、前記
監視制御対象が出力するアナログ信号をデイジタ
ル信号に変換して前記送信部の入力とするA/D
コンバータとを具備したことを特徴とするアナロ
グ信号入出力装置。
1. A receiving unit that converts serial data from a transmission line into parallel data, a transmitting unit that converts parallel data into serial data and sends it to the transmission line, and after either one of these transmitting and receiving units completes its operation. A serial signal control device having a coupling circuit that couples the two so that the other starts operating after a predetermined time, and a D/A that converts the parallel data of the receiving section into an analog signal and adds it to the monitoring control target. a converter, and an A/D that converts the analog signal output by the monitoring control target into a digital signal and inputs the digital signal to the transmitter.
An analog signal input/output device characterized by comprising a converter.
JP19099284A 1984-09-12 1984-09-12 Analog signal input/output unit Granted JPS6168699A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19099284A JPS6168699A (en) 1984-09-12 1984-09-12 Analog signal input/output unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19099284A JPS6168699A (en) 1984-09-12 1984-09-12 Analog signal input/output unit

Publications (2)

Publication Number Publication Date
JPS6168699A JPS6168699A (en) 1986-04-09
JPH0431158B2 true JPH0431158B2 (en) 1992-05-25

Family

ID=16267061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19099284A Granted JPS6168699A (en) 1984-09-12 1984-09-12 Analog signal input/output unit

Country Status (1)

Country Link
JP (1) JPS6168699A (en)

Also Published As

Publication number Publication date
JPS6168699A (en) 1986-04-09

Similar Documents

Publication Publication Date Title
JPH0561667B2 (en)
US4608630A (en) Method and apparatus for transmitting data words asynchronously from one microprocessor to another in form of timing intervals
US6332173B2 (en) UART automatic parity support for frames with address bits
JPH0431158B2 (en)
JPH02179046A (en) Signal encoding system
JP3252229B2 (en) Digital data transmission system
JPS59134943A (en) Data communication system
JP3318863B2 (en) Synchronous data transmission method and synchronous data transmission device
JP3158711B2 (en) Data transfer method
JPS58129859A (en) Transmitting method of process signal
JPH0795734B2 (en) Circuit for polling communication
JPH03222543A (en) Bus transfer reply system
JPH06216945A (en) Interface device
JPS59230345A (en) Communication processing circuit
JPH04241052A (en) Monitoring and controlling data communication system
JPH0824319B2 (en) Transmission control device
JPS6336717B2 (en)
JPH01246941A (en) System for controlling communication of computer data
JPH05268210A (en) Serial communication equipment
JPH0377458A (en) Communication system
KR970068493A (en) High-speed data transmitter and transmission method of image acquisition device
JPH0221743A (en) Single wire serial communication method and serial data communication equipment
JPH0744584B2 (en) Interrupt signal transmission method and device
JPS6261976B2 (en)
JPH0156582B2 (en)