JPH04309041A - Line monitor equipment - Google Patents
Line monitor equipmentInfo
- Publication number
- JPH04309041A JPH04309041A JP3075015A JP7501591A JPH04309041A JP H04309041 A JPH04309041 A JP H04309041A JP 3075015 A JP3075015 A JP 3075015A JP 7501591 A JP7501591 A JP 7501591A JP H04309041 A JPH04309041 A JP H04309041A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- circuit
- character
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims abstract description 9
- 238000009432 framing Methods 0.000 claims abstract description 8
- 239000000284 extract Substances 0.000 claims description 6
- 238000012806 monitoring device Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、ディジタル通信回線上
のデータを監視する回線モニタ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line monitoring device for monitoring data on a digital communication line.
【0002】0002
【従来の技術】従来、ISDN(サービス総合ディジタ
ル網)などのディジタル通信回線上のデータを回線モニ
タ装置によって視覚モニタする場合は、一般に、伝送さ
れたデータを符号化則に従い「1」と「0」の2値数と
して連続的に、あるいはチャネル毎にフレーム単位で図
4に示すようにモニタ画面上に表示していた。2. Description of the Related Art Conventionally, when data on a digital communication line such as ISDN (Integrated Service Digital Network) is visually monitored using a line monitor device, the transmitted data is generally coded as "1" and "0" according to a coding rule. '' either continuously or in frame units for each channel on the monitor screen as shown in FIG.
【0003】0003
【発明が解決しようとする課題】しかしながら、このよ
うな従来のモニタデータ表示方式では、ディジタル通信
回線上の信号がバイポーラ符号化された複極性パルス列
の信号であっても、これを単に符号化則に従い2値判定
して表示するだけであるため、バイポーラ符号の正負を
判別することができず、しかもコードバイオレーション
の有無等も監視することができないという問題があった
。[Problems to be Solved by the Invention] However, in such conventional monitor data display systems, even if the signal on the digital communication line is a bipolar encoded bipolar pulse train signal, it is simply encoded by the encoding rule. Since the method only performs a binary judgment and displays the result, there is a problem in that it is not possible to determine whether the bipolar code is positive or negative, and it is also not possible to monitor the presence or absence of a code violation.
【0004】本発明は、このような従来の問題を解決す
るものであり、ディジタル通信回線上のバイポーラ符号
化されたデータの正負を判別し、コードバイオレーショ
ンを容易に判読できる回線モニタ装置を提供することを
目的とする。The present invention solves these conventional problems, and provides a line monitor device that can determine whether bipolar-encoded data on a digital communication line is positive or negative and can easily read code violations. The purpose is to
【0005】[0005]
【課題を解決するための手段】本発明は上記目的を達成
するために、ディジタル通信回線上のバイポーラ符号化
されたデータを受信し、該データの正負のパルスを分離
判定する受信データ極性判定回路と、正負のパルスに分
離されたデータ列からフレーム同期もしくはビット同期
を抽出するとともに表示すべきデータを抽出するフレー
ミング処理回路と、前記表示すべきデータを抽出するフ
レーミング処理回路と、前記表示すべきデータをキャラ
クタに変換するキャラクタ発生回路と、前記受信データ
極性判定回路からの正負分離信号から反転表示タイミン
グを生成する反転表示タイミング発生回路と、前記反転
表示タイミング発生回路からの反転表示タイミング信号
により制御され極性に応じて前記キャラクタ発生回路か
らのキャラクタ表示を反転させる表示制御回路とを備え
てなるものである。[Means for Solving the Problems] In order to achieve the above object, the present invention provides a received data polarity determination circuit that receives bipolar encoded data on a digital communication line and separates and determines positive and negative pulses of the data. a framing processing circuit that extracts frame synchronization or bit synchronization from a data string separated into positive and negative pulses and extracts data to be displayed; a framing processing circuit that extracts the data to be displayed; Controlled by a character generation circuit that converts data into characters, an inversion display timing generation circuit that generates an inversion display timing from the positive/negative separation signal from the received data polarity determination circuit, and an inversion display timing signal from the inversion display timing generation circuit. and a display control circuit for inverting the character display from the character generation circuit in accordance with the polarity of the character generation circuit.
【0006】[0006]
【作用】したがって、本発明によれば、ディジタル回線
上のバイポーラ符号化されたデータは受信データ極性判
定回路により正負のパルスに分離され、この分離された
データからフレーミング処理回路により表示すべきデー
タを抽出してキャラクタ発生回路に加えることによりキ
ャラクタに変換し、表示制御回路に加える。そして、反
転表示タイミング発生回路により分離したデータから反
転表示のためのタイミング信号を生成し、このタイミン
グ信号を表示制御回路に加えることにより、反転表示タ
イミングに対応するキャラクタを反転して表示するもの
であるから、実際の回線上でのパルスの正負判定ができ
、コードバイオレーションの判読も容易になる。[Operation] Therefore, according to the present invention, bipolar encoded data on a digital line is separated into positive and negative pulses by the received data polarity determining circuit, and data to be displayed is determined from the separated data by the framing processing circuit. It is extracted and added to a character generation circuit, converted into a character, and then added to a display control circuit. Then, a timing signal for reverse display is generated from the separated data by a reverse display timing generation circuit, and by applying this timing signal to a display control circuit, the character corresponding to the reverse display timing is displayed in reverse. Because of this, it is possible to determine whether the pulse is positive or negative on the actual line, and code violations can be easily read.
【0007】[0007]
【実施例】図1は、本発明の一実施例の構成を示すブロ
ック図である。図1において、11は不図示のインター
フェース回路を含み、着信処理を行うとともに受信デー
タ(バイポーラ符号)の正負のパルスを判定し分離する
受信データ極性判定回路、12は受信データ極性判定回
路11で極性判定されたデータ列からフレーム同期もし
くはビット同期を抽出するとともに、表示すべきデータ
列を抽出するフレーミング処理回路、13はこの表示す
べきデータをキャラクタに変換するキャラクタ発生回路
、14は受信データ極性判定回路11により判定分離さ
れた正負の信号から反転表示のためのタイミング信号を
生成する反転タイミング発生回路であり、この反転表示
タイミング信号は表示制御回路15に出力される。表示
制御回路15は、反転表示タイミング信号に対応するキ
ャラクタ発生回路13からのキャラクタの表示を反転制
御するものであり、この表示制御回路15には表示装置
16が接続されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In FIG. 1, reference numeral 11 includes an interface circuit (not shown), and a reception data polarity determination circuit that performs incoming call processing and determines and separates positive and negative pulses of reception data (bipolar code), and 12 is a reception data polarity determination circuit 11 that determines the polarity. A framing processing circuit extracts frame synchronization or bit synchronization from the determined data string and also extracts a data string to be displayed; 13 is a character generation circuit that converts this data to be displayed into a character; 14 is a reception data polarity determination circuit This is an inversion timing generation circuit that generates a timing signal for inversion display from the positive and negative signals determined and separated by the circuit 11, and this inversion display timing signal is output to the display control circuit 15. The display control circuit 15 controls the inversion of the display of characters from the character generation circuit 13 corresponding to the inversion display timing signal, and a display device 16 is connected to the display control circuit 15.
【0008】次に、上記実施例の動作を図2に示すフロ
ーチャートを参照して説明する。図2は、受信データを
表示装置のモニタ画面上に表示する動作手順を示したも
ので、まず、ステップS1において、ディジタル通信回
線上のデータは受信データ極性判定回路11により受信
され、正負のパルス毎に判定分離される(ステップS2
)。次のステップS3では、判定分離されたデータをフ
レーミング処理回路12に加えることにより、データの
フレーム同期をとり、表示すべきデータのフレーム内で
の位置を判定する。そして、次のステップS4において
、表示すべきデータに対応する表示用キャラクタデータ
をキャラクタ発生回路13から発生させ、チャネルデー
タが「1」か「0」かをステップS5で判定する(ステ
ップS5)。ここで、「1」であると判定されたときは
、ステップS8にジャンプしてキャラクタデータをその
まま表示制御回路15を通して表示装置16に出力し表
示する。また、「0」であると判定されたときは、ステ
ップS6に進み、正のパルスかあるいは負のパルスかを
判定する。正のパルスであるときは、ステップS8にジ
ャンプして「0」のキャラクタを表示装置16に表示し
、また、負のパルスであると判定されたときはステップ
S7に移行して反転表示タイミング発生回路14から表
示制御回路15に反転指令を与え、表示キャラクタデー
タを反転し、この反転されたキャラクタデータを表示装
置16に表示する。Next, the operation of the above embodiment will be explained with reference to the flowchart shown in FIG. FIG. 2 shows the operation procedure for displaying received data on the monitor screen of a display device. First, in step S1, data on the digital communication line is received by the received data polarity determination circuit 11, and positive and negative pulses are detected. The judgment is separated for each step (step S2
). In the next step S3, the determined and separated data is applied to the framing processing circuit 12 to achieve frame synchronization of the data and determine the position of the data to be displayed within the frame. Then, in the next step S4, display character data corresponding to the data to be displayed is generated from the character generation circuit 13, and it is determined in step S5 whether the channel data is "1" or "0" (step S5). Here, when it is determined that it is "1", the process jumps to step S8, and the character data is directly output to the display device 16 through the display control circuit 15 and displayed. Further, when it is determined that the pulse is "0", the process proceeds to step S6, and it is determined whether the pulse is a positive pulse or a negative pulse. If it is a positive pulse, the process jumps to step S8 and a character "0" is displayed on the display device 16, and if it is determined to be a negative pulse, the process moves to step S7 to generate a reverse display timing. An inversion command is given from the circuit 14 to the display control circuit 15 to invert the displayed character data, and this inverted character data is displayed on the display device 16.
【0009】図3は、本実施例におけるモニタ画面上へ
のデータ表示状態を示したものである。ここで、符号3
1〜36で示したビットのデータは負のパルスで伝送さ
れたデータであるため、反転表示される。したがって、
このデータ列において、符号32,33で示すビット位
置でコードバイオレーションが発生していることを容易
に判読することができる。FIG. 3 shows how data is displayed on the monitor screen in this embodiment. Here, code 3
Since the data of the bits indicated by 1 to 36 are data transmitted with negative pulses, they are displayed in reverse. therefore,
In this data string, it can be easily determined that a code violation occurs at the bit positions indicated by numerals 32 and 33.
【0010】なお、本発明は上記実施例に示す構成のも
のに限定されず、請求項に記載した範囲を逸脱しない限
り種々変形し得る。It should be noted that the present invention is not limited to the configuration shown in the above embodiments, but can be modified in various ways without departing from the scope set forth in the claims.
【0011】[0011]
【発明の効果】本発明は上記実施例から明らかなように
、ディジタル通信回線上のバイポーラ符号化されたデー
タパルスの正負を判別し、この正負パルスのいずれかを
反転してキャラクタ表示することにより、コードバイオ
レーションを容易に判読することができるという効果が
ある。[Effects of the Invention] As is clear from the above embodiments, the present invention determines whether the bipolar encoded data pulse on the digital communication line is positive or negative, and inverts one of the positive and negative pulses to display a character. This has the effect that code violations can be easily read.
【図1】本発明の一実施例を示す回線モニタ装置のブロ
ック図FIG. 1 is a block diagram of a line monitor device showing an embodiment of the present invention.
【図2】本実施例におけるデータ表示の動作手順を示す
フローチャート[Fig. 2] Flowchart showing the operation procedure of data display in this embodiment
【図3】本実施例におけるモニタ画面表示の説明図[Figure 3] Explanatory diagram of monitor screen display in this embodiment
【図
4】従来のモニタ画面表示の説明図[Figure 4] Explanatory diagram of conventional monitor screen display
11 受信データ極性判定回路 12 フレーミング処理回路 13 キャラクタ発生回路 14 反転表示タイミング発生回路 15 表示制御装置 16 表示装置 11 Received data polarity determination circuit 12 Framing processing circuit 13 Character generation circuit 14 Reverse display timing generation circuit 15 Display control device 16 Display device
Claims (1)
号化されたデータを受信し、該データの正負のパルスを
分離判定する受信データ極性判定回路と、正負のパルス
に分離されたデータ列からフレーム同期もしくはビット
同期を抽出するとともに表示すべきデータを抽出するフ
レーミング処理回路と、前記表示すべきデータをキャラ
クタに変換するキャラクタ発生回路と、前記受信データ
極性判定回路からの正負分離信号から反転表示タイミン
グを生成する反転表示タイミング発生回路と、前記反転
表示タイミング発生回路からの反転表示タイミング信号
により制御され極性に応じて前記キャラクタ発生回路か
らのキャラクタ表示を反転させる表示制御回路とを備え
たことを特徴とする回線モニタ装置。Claim 1: A received data polarity determination circuit that receives bipolar encoded data on a digital communication line and separates and determines positive and negative pulses of the data, and a frame synchronization or A framing processing circuit that extracts bit synchronization and data to be displayed, a character generation circuit that converts the data to be displayed into characters, and generates inverted display timing from the positive/negative separation signal from the received data polarity determination circuit. and a display control circuit that is controlled by an inversion display timing signal from the inversion display timing generation circuit and inverts the character display from the character generation circuit in accordance with the polarity. Line monitoring device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3075015A JP2897444B2 (en) | 1991-04-08 | 1991-04-08 | Line monitoring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3075015A JP2897444B2 (en) | 1991-04-08 | 1991-04-08 | Line monitoring device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04309041A true JPH04309041A (en) | 1992-10-30 |
JP2897444B2 JP2897444B2 (en) | 1999-05-31 |
Family
ID=13563936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3075015A Expired - Fee Related JP2897444B2 (en) | 1991-04-08 | 1991-04-08 | Line monitoring device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2897444B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58153444A (en) * | 1982-03-08 | 1983-09-12 | Sony Tektronix Corp | Method for testing transmission line |
JPS60163552A (en) * | 1984-02-06 | 1985-08-26 | Fuji Electric Co Ltd | Serial transmission monitor |
JPS62242989A (en) * | 1986-04-15 | 1987-10-23 | 富士通株式会社 | Display controller |
JPH03174853A (en) * | 1989-12-04 | 1991-07-30 | Matsushita Electric Ind Co Ltd | Data monitor |
-
1991
- 1991-04-08 JP JP3075015A patent/JP2897444B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58153444A (en) * | 1982-03-08 | 1983-09-12 | Sony Tektronix Corp | Method for testing transmission line |
JPS60163552A (en) * | 1984-02-06 | 1985-08-26 | Fuji Electric Co Ltd | Serial transmission monitor |
JPS62242989A (en) * | 1986-04-15 | 1987-10-23 | 富士通株式会社 | Display controller |
JPH03174853A (en) * | 1989-12-04 | 1991-07-30 | Matsushita Electric Ind Co Ltd | Data monitor |
Also Published As
Publication number | Publication date |
---|---|
JP2897444B2 (en) | 1999-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4071692A (en) | Data transmission systems | |
CA2233906A1 (en) | Transition-controlled digital encoding and signal transmission system | |
JPH0685823A (en) | Method and apparatus for transmission of data on serial link | |
JPH04309041A (en) | Line monitor equipment | |
JP2705625B2 (en) | Optical fiber cable break detection method | |
JPS6337738A (en) | Digital transmission system for pair cable | |
JP2981332B2 (en) | Frame synchronization method | |
JP2002006888A (en) | System for discriminating codec system and automatic selection circuit for codec system | |
KR960006633A (en) | Interrupt Control Circuit of Video Phone | |
JPH067601Y2 (en) | Bit error rate detection circuit | |
JPS62239734A (en) | Data transmission system | |
SU815950A1 (en) | Device for quality control of operation of telegraphy system terminals | |
KR100195645B1 (en) | Method for detecting the code-data in remote controller signal | |
JPS61251339A (en) | Burst transmission system | |
SU1374234A1 (en) | Device for interfacing telegraph communication line with digital computer | |
JPS5894253A (en) | Detecting system for code error | |
JPH0410822A (en) | Control signal transmission method | |
JPS5940738A (en) | Data communication device | |
JPS63151131A (en) | Time division multiplex transmission system | |
JPH06112994A (en) | Communication equipment | |
JPH0369243A (en) | Multimode s interface terminal equipment | |
JPS61166238A (en) | Digital information communication method | |
JPS6077541A (en) | Pcm communication system | |
JPH06104959A (en) | Data communication system | |
JPS61281733A (en) | Data transmission equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |