JPH04308926A - データ比較装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、可変長データ処理にお
けるデータ比較装置に関する。

【０００２】

【従来の技術】一般に、浮動小数点演算は、整数演算と
比べ、ダイナミックレンジが広く精度も高く、特に、近
時は各種の高度な演算要求に沿うように高速のものが求
められる傾向にある。従来この種の指数表現の数値デー
タは図５に示す形式（パック形式）で示される。数値デ
ータは図５（Ａ）に示すように指数部、仮数部、仮数値
の符号からなり、これらは固定長である。また、上記指
数部は図５（Ｂ）に示すように、指数値符号、指数値か
らなる。仮数値の符号および指数値符号は“±”、指数
値は“１０のｍ乗”（但し、１０は基数、ｍは指数）で
あり、ｍの範囲は図５（Ｃ）に示すようにｍ＝０（２進
表示では０００００）を基準としてプラス側に＋３０（
２進表示では１１１１０）、マイナス側に−３０（２進
表示では−１１１１０）である。

【０００３】また、他の例として図６（Ａ）に示すよう
に先頭に仮数部、その後に指数部をもつ表現形式のもの
があり、その指数部は同図（Ｂ）に示すように仮数部に
おける符号（数値全体の符号）、指数値における符号（
数値全体の符号）、指数値における符号、指数値からな
る。なお、図６（Ａ）では示されていないが上記指数部
の後に可変長データの終端を示す区切コード（例えば、
０または１）を設ける場合がある。また、上記仮数部は
区切コードと仮数部におけるコードとが重複しないよう
にするため一般的なＢＣＤ（ｂｉｎａｒｙ−ｃｏａｄｅ
ｄｄｅｃｉｍａｌ）値表現に従い各ｂｙｔｅ単位に＋１
した特殊パック表現を採るものがある。従来、上記区切
コードで区切られた複数フィールドからなるレコードを
比較する場合には次のような方法が採られていた。

【０００４】図７は可変長データ処理におけるレコード
比較のフローチャートであり、同図中Ｓｎ（ｎ＝１，２
，…）はフローの各ステップを示している。先ず、ステ
ップＳ１で比較すべきレコードの先頭アドレスを指定し
、ステップＳ２で先頭フィールドを指定する。次いで、
ステップＳ２で１フィールドの比較を行う。この１フィ
ールド比較は図示しない比較回路により行われるもので
、１フィールド毎に比較するための区切コードが検出さ
れるとともに、比較データの大小判定信号が検出される
。すなわち、フィールド毎に、データが数値型か文字型
なのかで定義が異なっており（例えば、数値の場合は符
号があり、マイナスのとき逆転する）、そのため区切コ
ードで区切ってフィールド毎に比較する。比較回路によ
り比較結果が出力されるとプログラム・ステータス・ワ
ードＰＳＷ（プログラム処理する際にその状態を見てど
のように動かすかを知らせるためのもの）のフラグが立
つようになっており、ＣＰＵ等の処理装置はこのＰＳＷ
情報を読み取って判定し（ステップＳ４）、ステップＳ
５で大小フラグがセットされているか否かをみる。 大小フラグがセットされていないときは当該フィールド
では大小がなかったと判断してステップＳ６で次のアド
レスを指定し、ステップＳ７でフィールド値を更新して
ステップＳ３に戻る。一方、大小フラグがセットされて
いたときは大小判定信号が出ているときであるからステ
ップＳ８で指定フィールドは数値型か否かを判別し、数
値型のときはステップＳ９でその仮数部符号はマイナス
（−）か判別する。仮数部符号がマイナスのときはステ
ップＳ１０で大小フラグを反転させて図示しないＰＳＷ
に基づくソート処理に移行し、ステップＳ８で指定フィ
ールドが数値型でないときあるいはステップＳ９で仮数
部符号がマイナスでないときはそのままＰＳＷに基づく
ソート処理に移行する。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のデータ比較装置にあっては、２つのレコード
を比較する場合結果値の大小はそのフィールドの型（例
えば、文字型、数値型）によって変わってくることから
文字型、数値型が混在するレコードに関しては区切コー
ドによって各フィールド単位で比較しなければならず、
数値型の場合には符号のために後処理が必要となって処
理速度が遅くなるという欠点があった。すなわち、フィ
ールドに型があるためフィールドの比較による結果値の
大小はそのままではデータの大小として捉えることはで
きず、ＣＰＵによるソフトの後処理が必要となり処理速
度の向上が図れなかった。してみれば、可変長データ処
理であっても比較後の後処理を要らなくなるようにすれ
ば、処理速度を向上させることができることは明かであ
る。

【０００６】本発明の課題は、フィールドの型に拘らず
、高速比較演算が可能なデータ比較装置を実現できるよ
うにすることである。

【０００７】

【課題を解決するための手段】本発明の手段は次の通り
である。データ読出手段１（図１の機能ブロック図を参
照、以下同じ）は、フィールドの区切りを示す区切コー
ドで区切られた複数フィールドからなる一対のレコード
のデータを所定単位で順次読み出すもので、アドレスバ
ス、アドレスバッファ等である。ここで、１レコードの
データは、例えば開始コード、可変長データ、区切コー
ドなどであり、上記データを記憶するＲＡＭ等にはこの
順序でされている。また、各フィールドはフィールドに
予め割り当てられた定義（文字種タイプ、ソートの昇順
、降順等）を有している。比較手段２は、データ読出手
段１により読み出されたデータの大小を、所定順序例え
ば指数値、仮数値の順に比較するコンパレータ等である
。記憶手段３は、読み出した各データの符号（仮数部の
符号）が共に負であるときの状態を記憶するフラグやゲ
ート回路等である。反転手段４は、比較手段２により大
小結果が判定された際、記憶手段３に負状態が記憶され
ていることを条件として大小結果を反転するためのもの
で、例えば補数をとることによって反転させる反転回路
である。

【０００８】

【作用】本発明の手段の作用は次の通りである。データ
読出手段１により所定の順にデータが読み出され、比較
しようとするデータの符号が、比較に先だって予め記憶
手段３により検出され各データの符号が共に負であると
きにはその状態が記憶される。比較手段２により読み出
されたデータの大小が判定されると、記憶手段３に負状
態が記憶されていることを条件に大小結果が反転される
。従って、比較後のソフトによる後処理が軽減され、大
幅な処理速度の短縮が図られる。

【０００９】

【実施例】以下、図２〜図４を参照して実施例を説明す
る。

【００１０】図２〜図４はデータ比較装置の一実施例を
示す図である。

【００１１】先ず、構成を説明する。図２はレコード比
較装置の全体構成を示すブロック図であり、この図にお
いて、レコード比較装置１１は、可変長の比較データ２
１ａ，２１ｂを有し、アドレスバス１２からのアドレス
指定により例えば１ｂｙｔｅ単位でデータバス１３への
データアクセスが可能なメモリ２１と、メモリ２１から
読み出されたデータの大小関係を比較し、その比較結果
に基づく区切コード、大小判定信号及びＰＳＷを後述す
る処理装置２５に出力する比較回路２２と、処理装置２
５からの初期アドレスに基づいてメモリ２１から読み出
すデータを指定するアドレス制御回路２３と、比較回路
２２の出力及びフィールド定義が記憶されたフィールド
タイプメモリ２４から読出したデータに基づいて後述す
るレコード処理プログラム（図４）を実行して大小結果
を判定する処理装置２５とにより構成されている。上記
メモリ２１の比較データ２１ａ，２１ｂはそれぞれ１レ
コードのデータを示しており、データ２１ａ，２１ｂ中
「（」は１レコードの開始コードを示し、「，」はフィ
ールドの区切コードを示している。

【００１２】図３は上記比較回路２２の構成図である。 この図において、比較回路２２はメモリ２１から例えば
１ｂｙｔｅ単位で読み出されたデータを蓄えるリードバ
ッファ（ＲＢ）３１と、リードバッファ（ＲＢ）３１に
蓄えられたデータをラッチするラッチ３２，ラッチ３３
と、ラッチ３２にラッチされたデータの区切信号を検出
し、区切コードとして処理装置２５及び後述する条件検
出回路３８に出力する区切コード検出器３４と、フィー
ルドタイプの種別（数値型のときフラグは“１”）を示
すフラグ３５（フラグ１）と、比較する２つのレコード
のうちの一方のレコードの仮数部の符号を示すフラグ３
６（フラグ２）と、他方のレコードの仮数部の符号を示
すフラグ３７（フラグ３）と、フラグ３６，３７に示さ
れた比較データの符号が共に負である条件を検出し、こ
の条件のとき“Ｈ”信号を出力する条件検出回路３８と
、フラグ３５の出力及び条件検出回路３８の出力のＡＮ
Ｄ論理をとり、フィールドが数値型で、かつ各比較デー
タの符号が共に負であるとき“Ｈ”信号を後述する反転
回路４１に出力するＡＮＤゲート３９と、ラッチ３２及
びラッチ３３にラッチされた比較データの大小関係を比
較し、その比較結果（Ｃ１＞Ｃ２，Ｃ１＜Ｃ２，Ｃ１＝
Ｃ２）を出力する比較器４０と、比較器４０の大小結果
及びＡＮＤゲート３９の出力が入力され、ＡＮＤゲート
３９から“Ｈ”信号が出力されたとき比較器４０の大小
出力（＞，＜）を反転させる反転回路４１と、大小結果
を示すフラグ等からなるプログラム・ステータス・ワー
ドＰＳＷと、反転回路４１を通して出力された比較器３
５の出力を基に終了信号（大小判定信号）を作成するＯ
Ｒゲート４２とにより構成されている。上記フラグ３５
（フラグ１）は、比較するフィールドタイプを示すフラ
グであり、例えば区切コード種を判別することによって
フィールドタイプが数値型のとき“１”が立てられる。 また、上記フラグ３６（フラグ２）はソース側の仮数部
フラグ、上記フラグ３７（フラグ３）はディスティネー
ション側の仮数部フラグであり、共に符号が負（−）の
とき“１”が立てられる。

【００１３】次に、本実施例の動作を説明する。先ず、
アドレス制御回路２３によりアドレス指定がなされると
、メモリ２１から比較データ２１ａ，２１ｂが順次ｂｙ
ｔｅ単位で読み出され、読み出されたデータはリードバ
ッファ（ＲＢ）３１に一旦蓄えられた後、ラッチ３２、
ラッチ３３でラッチされる。ラッチ３２、ラッチ３３で
ラッチされたデータは比較器４０に入力され、比較器４
０でソース側とディスティネーション側のデータ比較が
行われ、結果値がプログラム・ステータス・ワードＰＳ
Ｗに格納されることとなるが、その時ソース側及びディ
ステイネーション側の両方の仮数部のフラグが負であっ
た場合には条件検出回路３８の出力は“Ｈ”となり、Ａ
ＮＤゲート３９から反転回路４１に“Ｈ”信号が出力さ
れて、反転回路４１は比較器４０からＰＳＷに出力され
る大小のフラグを反転させる（但し、＝の場合はそのま
まである）。この文字型チェック付比較機能により、結
果値は文字型限らず合っていることとなり処理装置２５
は大小フラグ判定した段階でＰＳＷに基づく他の処理（
例えば、ソート処理）が行えることになる。

【００１４】図４は処理装置２５におけるレコード比較
処理を示すフローであり、基本的には図７で示した従来
の比較処理から比較後の後処理（図７におけるステップ
Ｓ８，Ｓ９，Ｓ１０がこれに相当する）を削除したフロ
ーに対応する。先ず、ステップＳ１１で比較すべきレコ
ードの先頭アドレスを指定し、ステップＳ１２で先頭フ
ィールドを指定する。次いで、ステップＳ１３でフィー
ルドの型に対応したタイプフラグをセットし、ステップ
Ｓ１４で比較回路２２により１フィールドの比較を行う
。これにより、１フィールド毎に比較するための区切コ
ードが検出されるとともに、比較データの大小判定信号
が検出される。比較回路２２により比較結果が反転回路
４１を通して出力されるとプログラム・ステータス・ワ
ードＰＳＷのフラグが立つようになっており、処理装置
２５はこのＰＳＷを読み取って判定し（ステップＳ１５
）、ステップＳ１６で大小フラグがセットされているか
否かをみる。大小フラグがセットされていないときは当
該フィールドでは大小がなかったと判断してステップＳ
１７で次のアドレスを指定し、ステップＳ１８でフィー
ルド値を更新してステップＳ１３に戻る。一方、大小フ
ラグがセットされていたときは大小判定信号も出力され
てデータの比較が判別されたと判断して本フローの比較
処理を終え図示しないＰＳＷに基づくソート処理に移行
する。

【００１５】以上説明したように、本実施例によれば複
数フィールドからなる一対のレコードのデータを所定単
位で順次読み出すとともに、読み出した各データの符号
が共に負であるときの状態をフラグ３６，３７及び条件
検出回路３８で検出するとともに保持しておき、比較器
４０により大小結果が判定された際、上記負状態が記憶
されていることを条件に該大小結果を反転するようにし
ているので、２つのフィールドのデータを比較した場合
に文字型、数値型に拘らず結果値が合うこととなり、比
較値の処理装置２５における符号判別等の後処理が不要
となる。従って、比較時間を大幅に短縮させることがで
き、可変長データの比較に利用して好適である。また、
文字型を意識させずに比較ができるため、比較回路２２
にデータを入力する前の型チェックも不要となる。さら
に、フィールド単位でなくレコード単位で比較を行うこ
とができ、比較後の処理も不要となるため比較時間の大
幅な短縮が可能となる。

【００１６】なお、本実施例はフィールド単位の比較を
行った例であるが、これを連続して（複数レコード）行
えばレコード単位の比較が可能となることは言うまでも
ない。

【００１７】

【発明の効果】本発明によれば、各データの符号が共に
負であるとき反転手段により比較結果を反転させるよう
にしているので、大小という結果値が文字型、数値型に
関係しなくなり、結果後の処理を簡略化して処理速度を
大幅に短縮させることができる。

【図面の簡単な説明】

【図１】本発明の機能ブロック図である。

【図２】データ比較装置のブロック構成図である。

【図３】データ比較装置の比較回路の構成図である。

【図４】データ比較装置の比較処理のフローチャートで
ある。

【図５】従来の数値データ構造を示す図である。

【図６】従来の数値データ構造を示す図である。

【図７】従来のデータ比較装置の比較処理のフローチャ
ートである。

【符号の説明】

１１　　レコード比較装置 １２　　アドレスバス １３　　データバス ２１　　メモリ ２１ａ，２２ｂ　　比較データ ２２　　比較回路 ２３　　アドレス制御回路 ２４　　フィールドタイプメモリ ２５　　処理装置 ３１　　リードバッファ（ＲＢ） ３２，３３　　ラッチ ３４　　区切コード検出器 ３５　　フラグ１ ３６　　フラグ２ ３７　　フラグ３ ３８　　条件検出回路 ３９　　ＡＮＤゲート ４０　　比較器 ４１　　反転回路 ４２　　ＯＲゲート

Claims (1)

【特許請求の範囲】
1. 【請求項１】　一対の比較データを所定単位で読み出す
   データ読出手段と、読み出したデータの大小を比較する
   比較手段と、読み出した各データの符号が共に負である
   ときの状態を記憶する記憶手段と、前記比較手段により
   大小結果が判定された際、前記記憶手段に前記負状態が
   記憶されていることを条件に該大小結果を反転する反転
   手段と、を具備したことを特徴とするデータ比較装置。