JPH04305887A - Driving method for bloch line memory element - Google Patents

Driving method for bloch line memory element

Info

Publication number
JPH04305887A
JPH04305887A JP3069611A JP6961191A JPH04305887A JP H04305887 A JPH04305887 A JP H04305887A JP 3069611 A JP3069611 A JP 3069611A JP 6961191 A JP6961191 A JP 6961191A JP H04305887 A JPH04305887 A JP H04305887A
Authority
JP
Japan
Prior art keywords
bubble
write
bit
major
bloch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3069611A
Other languages
Japanese (ja)
Inventor
Kenji Mizuno
健二 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3069611A priority Critical patent/JPH04305887A/en
Publication of JPH04305887A publication Critical patent/JPH04305887A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To shorten the rewriting time of information. CONSTITUTION:Major/minor constitution can be formed by arranging a minor loop 32 on a major line 20 at every other bit. A write bubble string is stopped at position '1' before one bit of a write position '0', and is segmented as a bubble to erase a pair of Bloch lines on the minor loop 32, and is housed in a null bit on the major line. Then, the bubble string is transferred by one bit, and write data is advanced to a bit position '0', then a write operation is performed. Residual bubble string is deleted by transferring to the right. Thereby, it is possible to perform the erasure and write of the pair of Bloch lines simultaneously by one time of transfer of the bubble.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は不揮発性の超高密度磁気
記憶素子、ブロッホラインメモリ素子の駆動方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a nonvolatile ultra-high density magnetic memory element, a Bloch line memory element.

【0002】0002

【従来の技術】磁気バブルメモリ素子に代わる超高密度
固体磁気記憶素子として、膜面垂直方向を磁化容易方向
とする強磁性体(フェリ磁性体を含む)膜に存在するス
トライプ磁区の境界を形成するブロッホ磁壁の中に、安
定に存在する垂直ブロッホライン2個からなるブロッホ
ライン対(以下、VBL対と称する)を記憶単位として
用いるブロッホラインメモリ素子が発明された(特願昭
57−182346)。
[Prior Art] As an ultra-high-density solid-state magnetic memory element that replaces a magnetic bubble memory element, boundaries between striped magnetic domains existing in a ferromagnetic (including ferrimagnetic) film whose easy magnetization direction is perpendicular to the film surface are formed. A Bloch line memory element was invented that uses a Bloch line pair (hereinafter referred to as a VBL pair) consisting of two vertical Bloch lines stably existing in a Bloch domain wall as a memory unit (Japanese Patent Application No. 57-182346). .

【0003】ブロッホラインメモリ素子においては、情
報の入出力を行うメジャーライン、マイナーループを構
成する安定化されたストライプドメイン周辺のブロッホ
磁壁に沿って情報をVBL対の形で書き込み、またVB
L対という微小領域で表される情報単位を読み出す手段
、およびマイナーループ上でVBL対をビット毎に転送
保持する手段が不可欠である。
In the Bloch line memory device, information is written in the form of VBL pairs along the Bloch domain wall around the stabilized stripe domain that constitutes the major line and minor loop for inputting and outputting information, and the VB
It is essential to have a means for reading the information unit represented by a minute area called an L pair, and a means for transferring and holding the VBL pair bit by bit on the minor loop.

【0004】ストライプドメインにはリング状ストライ
プドメインが、またメジャーラインには2層のだ行状導
体または1層のだ行状導体と1層の磁性体パタンを利用
するのが一般的である。図3にその具体例を示す。
Generally, a ring-shaped stripe domain is used for the stripe domain, and a two-layer stripe conductor or one layer of stripe conductor and one layer of magnetic material pattern is used for the major line. A specific example is shown in FIG.

【0005】図3において、10はストライプ磁区保持
層であるガーネット層、20はメジャーライン、30は
マイナーループである。メジャーライン20は2層のだ
行状導体21、22およびガーネット層に堀込んだ浅い
溝23で構成されている。マイナーループ30はガーネ
ット層に堀り込んだ浅い溝31とその内側に安定化され
たリング状ストライプドメイン32で構成されている。 メジャーライン20とマイナーループ30は、書き込み
/読み出し/消去ゲート25を介して接続されている。
In FIG. 3, 10 is a garnet layer which is a striped magnetic domain retention layer, 20 is a major line, and 30 is a minor loop. The measure line 20 is composed of two layers of scalloped conductors 21 and 22 and a shallow groove 23 dug into the garnet layer. The minor loop 30 is composed of a shallow groove 31 dug into the garnet layer and a stabilized ring-shaped stripe domain 32 inside the groove. The major line 20 and the minor loop 30 are connected via a write/read/erase gate 25.

【0006】図3を用いて従来のブロッホラインメモリ
素子の駆動方法を説明すると、メジャーライン上左方に
あるバブル発生器で発生されたバブル磁区11は、2層
のだ行状導体21、22によりメジャーライン20上を
左から右へと転送されマイナーループ接合部の位置に止
まる。ここで書き込み/読み出し/消去ゲートを動作さ
せて情報をVBL対の形でマイナーループ30に書き込
む。書き込まれている情報を読み出すには、書き込み/
読み出し/消去ゲートを動作させVBL対の有無をバブ
ル磁区の有無に変換してメジャーライン上に取り出し、
バブル磁区11を2層のだ行状導体により転送して、メ
ジャーライン上右方にあるバブル検出器で検出する。読
み出しゲートはレプリケートゲートとして働くので、非
破壊読み出しである。
The conventional method of driving a Bloch line memory element will be explained with reference to FIG. It is transferred from left to right on the major line 20 and stops at the minor loop junction. Here, the write/read/erase gates are operated to write information into the minor loop 30 in the form of VBL pairs. To read the written information, press Write/
The read/erase gate is operated to convert the presence or absence of a VBL pair into the presence or absence of a bubble magnetic domain and extract it onto the major line.
The bubble magnetic domain 11 is transferred by a two-layer scalloped conductor and detected by a bubble detector located on the right side of the major line. Since the read gate acts as a replicate gate, the read is non-destructive.

【0007】[0007]

【発明が解決しようとする課題】マイナーループに書き
込まれている情報の一部または全体を書き換えるために
は、予めマイナーループ上のVBL対を消去しておかな
ければならない。マイナーループ上でVBL対を消去す
ることは困難であり、VBL対をループ外に排除するの
が一般的である。これは書き込み動作とは別個に行わな
ければならず、情報の書き換え動作に要する時間を増大
させメモリとしての性能を低下させる原因となっている
SUMMARY OF THE INVENTION In order to rewrite part or all of the information written in the minor loop, the VBL pair on the minor loop must be deleted in advance. It is difficult to eliminate VBL pairs on a minor loop, and it is common to exclude VBL pairs from outside the loop. This must be performed separately from the write operation, which increases the time required for the information rewrite operation and causes a decrease in memory performance.

【0008】本発明の目的は、この問題点を解決したブ
ロッホラインメモリ素子の駆動方法を提供することにあ
る。
An object of the present invention is to provide a method for driving a Bloch line memory device that solves this problem.

【0009】[0009]

【課題を解決するための手段】本発明の要旨とするとこ
ろは、膜面に垂直な方向を磁化容易方向とする強磁性体
(フェリ磁性体を含む)膜に存在する垂直ブロッホライ
ン対を情報の担体とし、前記強磁性体膜に存在するバブ
ル磁区を転送するメジャーラインと、メジャーラインの
1ビットおきに書き込み/消去ゲートを介してマイナー
ループを配置したメジャー/マイナー方式のブロッホラ
インメモリ素子の駆動方法において、書き込みデータに
従って前記メジャーライン上を転送されるバブル列を書
き込み動作を行うビット位置のnビット手前(nは奇数
)で停止して消去動作を行い、しかる後に前記バブル列
をnビット転送して書き込み動作を行うことである。
[Means for Solving the Problem] The gist of the present invention is to provide information on perpendicular Bloch line pairs existing in a ferromagnetic (including ferrimagnetic) film whose easy magnetization direction is perpendicular to the film surface. A major/minor type Bloch line memory element having a major line for transferring the bubble magnetic domain existing in the ferromagnetic film, and a minor loop arranged through a write/erase gate every other bit of the major line. In the driving method, the bubble string transferred on the major line according to the write data is stopped n bits (n is an odd number) before the bit position where the write operation is performed to perform the erase operation, and then the bubble string is transferred n bits before the write operation is performed. It is to transfer and perform a write operation.

【0010】0010

【作用】メジャーラインに対し1ビットおきに配置され
たマイナーループに対する書き込みバブル列は、メジャ
ーライン上で1ビットおきに並んでおり、この空いたビ
ット位置にマイナーループからVBL対を消去するため
に切り出したバブルを収容することにより疑似的なスワ
ップ動作を行うことができる。これにより、VBL対の
消去動作と書き込み動作をほぼ同時に行うことができる
[Operation] The write bubble string for the minor loop arranged every other bit on the major line is arranged every other bit on the major line, and in order to erase the VBL pair from the minor loop to this vacant bit position. A pseudo swap operation can be performed by accommodating the cut out bubble. Thereby, the erase operation and write operation of the VBL pair can be performed almost simultaneously.

【0011】[0011]

【実施例】以下、本発明の実施例について図面を参照し
て説明する。
Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【0012】図1は本発明の一実施例を示すパルス波形
図である。図2(a)、(b)、(c)は情報の書き換
え動作を示すパタン図である。本発明を図1および図2
を用いて説明すれば、図2(a)のようにメジャーライ
ン20上左方にあるバブル発生器で発生されたバブル列
は、図1のクロック41に同期した転送信号42でメジ
ャーライン20上を左から右へと転送され、図2右端の
マイナーループ接合部0の1ビット手前のビット位置1
に止まる。ここで図1の消去信号43でゲートを消去ゲ
ートとして動作させ、図2(b)に示すようにマイナー
ループ32上のVBL対をメジャーラインにバブルとし
て切り出す。次に図1の転送信号42を1ビット分出力
して、図2(c)に示すようにメジャーライン上のバブ
ル列を1ビット進める。ここで図1の書き込み信号44
でゲートを書き込みゲートとして動作させ、マイナール
ープ上へVBL対を書き込む。メジャーライン上に残っ
たバブル列は右方に転送され、検出器で消去される。以
上により、1回のバブル列転送で情報の書き換えが行わ
れる。
FIG. 1 is a pulse waveform diagram showing an embodiment of the present invention. FIGS. 2A, 2B, and 2C are pattern diagrams showing information rewriting operations. The present invention is illustrated in FIGS. 1 and 2.
To explain using , the bubble train generated by the bubble generator on the upper left side of the major line 20 as shown in FIG. is transferred from left to right, and the bit position 1 is one bit before the minor loop junction 0 at the right end of Figure 2.
Stops at. Here, the gate is operated as an erase gate using the erase signal 43 in FIG. 1, and the VBL pair on the minor loop 32 is cut out as a bubble on the major line as shown in FIG. 2(b). Next, the transfer signal 42 of FIG. 1 is output for one bit, and the bubble string on the major line is advanced by one bit as shown in FIG. 2(c). Here, the write signal 44 in FIG.
The gate is operated as a write gate and the VBL pair is written onto the minor loop. The bubble row remaining on the major line is transferred to the right and erased by the detector. As described above, information is rewritten by one bubble train transfer.

【0013】マイナーループ数が1024本、メジャー
ライン転送クロックが1[MHz]、ゲート動作時間が
100[μs]のメモリブロックの場合、1アドレスの
情報を書き換えるのに従来2.3[ms]かかっていた
が、本実施例では1.3[ms]に短縮された。
[0013] In the case of a memory block with 1024 minor loops, 1 [MHz] major line transfer clock, and 100 [μs] gate operation time, it conventionally took 2.3 [ms] to rewrite the information of one address. However, in this embodiment, it was shortened to 1.3 [ms].

【0014】[0014]

【発明の効果】このように本発明は、書き込み動作時に
メジャーライン上のバブル列は1ビットおきになること
を利用し、消去動作と書き込み動作を奇数ビットずらし
て1回のバブル列転送で行うことができ、情報の書換え
時間を短縮することができる。
[Effects of the Invention] As described above, the present invention takes advantage of the fact that during a write operation, the bubble rows on the major line are every other bit, and performs the erase operation and the write operation by shifting an odd number of bits and performing one bubble row transfer. This makes it possible to shorten the time required to rewrite information.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の−実施例を示すパルス波形図である。FIG. 1 is a pulse waveform diagram showing an embodiment of the present invention.

【図2】情報の書換え過程を示すパタン図である。FIG. 2 is a pattern diagram showing the process of rewriting information.

【図3】従来のブロッホラインメモリ素子の一例を示す
パタン図である。
FIG. 3 is a pattern diagram showing an example of a conventional Bloch line memory element.

【符号の説明】[Explanation of symbols]

1〜6  ビット位置 10  ストライプドメイン保持層であるガーネット膜
11  バブル磁区 20  メジャーライン 21、22  だ行状導体 23  メジャーライン溝 25  ゲート 26  導体パタン 30  マイナーループ 31  マイナーループ溝 32  リング状ストライプドメイン 33  ストライプドメイン 41  クロック 42  転送信号 43  消去信号 44  書き込み信号
1 to 6 bit positions 10 Garnet film 11 as stripe domain retention layer Bubble magnetic domain 20 Major lines 21, 22 Linear conductor 23 Major line groove 25 Gate 26 Conductor pattern 30 Minor loop 31 Minor loop groove 32 Ring-shaped stripe domain 33 Stripe domain 41 Clock 42 Transfer signal 43 Erase signal 44 Write signal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  膜面に垂直な方向を磁化容易方向とす
る強磁性体(フェリ磁性体を含む)膜に存在する垂直ブ
ロッホライン対を情報の担体とし、前記強磁性体膜に存
在するバブル磁区を転送するメジャーラインと、メジャ
ーラインの1ビットおきに書き込み/消去ゲートを介し
てマイナーループを配置したメジャー/マイナー方式の
ブロッホラインメモリ素子の駆動方法において、書き込
みデータに従って前記メジャーライン上を転送されるバ
ブル列を書き込み動作を行うビット位置のnビット手前
(nは奇数)で停止して消去動作を行い、しかる後に前
記バブル列をnビット転送して書き込み動作を行うこと
を特徴とするブロッホラインメモリ素子の駆動方法。
1. A pair of perpendicular Bloch lines existing in a ferromagnetic (including ferrimagnetic) film whose easy magnetization direction is perpendicular to the film surface is used as an information carrier, and a bubble existing in the ferromagnetic film is used as an information carrier. In a method for driving a Bloch line memory element using a major/minor method in which a major line for transferring magnetic domains and a minor loop is arranged via a write/erase gate every other bit of the major line, data is transferred on the major line according to write data. A bloch characterized in that the erase operation is performed by stopping the bubble string n bits (n is an odd number) before the bit position where the write operation is performed, and then the write operation is performed by transferring the bubble string by n bits. A method of driving line memory elements.
JP3069611A 1991-04-02 1991-04-02 Driving method for bloch line memory element Pending JPH04305887A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3069611A JPH04305887A (en) 1991-04-02 1991-04-02 Driving method for bloch line memory element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3069611A JPH04305887A (en) 1991-04-02 1991-04-02 Driving method for bloch line memory element

Publications (1)

Publication Number Publication Date
JPH04305887A true JPH04305887A (en) 1992-10-28

Family

ID=13407827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3069611A Pending JPH04305887A (en) 1991-04-02 1991-04-02 Driving method for bloch line memory element

Country Status (1)

Country Link
JP (1) JPH04305887A (en)

Similar Documents

Publication Publication Date Title
US3792450A (en) System for overcoming faults in magnetic anisotropic material
US3858189A (en) Magneto resistive signal multiplier for sensing magnetic bubble domains
US4056812A (en) Fault tolerant magnetic bubble memory
JPH04305887A (en) Driving method for bloch line memory element
US4731752A (en) Bloch line memory device with stripe domain stabilizing means
US3157861A (en) Method and device in magnetic memory matrices
US4321693A (en) Magnetic bubble memory chip with dedicated redundancy data section provided thereon
US4249249A (en) Ion-implanted bubble memory
US4458334A (en) Redundancy map storage for bubble memories
US4370735A (en) Magnetic bubble memory device
JPS61248296A (en) Magnetic storage element
JPH04177690A (en) Bloch line memory element and method for initializing stripe domain
SU1451767A1 (en) Information storage
JPS6249673B2 (en)
JPS6355795A (en) Information storing method and information memory element
Morris et al. Storage Devices and Systems
JPS6149754B2 (en)
JPH03100990A (en) Method for erasing information in bloch line memory
JPS6160503B2 (en)
JPH04170786A (en) Magnetic memory cell
JPH03194787A (en) Bloch line memory element
JPH03256290A (en) Writing method for magnetic storage element
GB1136152A (en) Magnetic storage devices
JPS5998386A (en) Magnetic storage element
JPS5996593A (en) Write transfer gate