JPH04295891A - ビデオメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ラスタスキャン型表示
装置のフレームバッファなどとして用いられるビデオメ
モリに関する。

【０００２】

【従来の技術】コンピュータシステムの表示手段として
従来からＣＲＴなどのラスタスキャン型表示装置が用い
られている。このような表示装置では、表示画面を構成
する複数の画素に対応する表示データを記憶したいわゆ
るビデオメモリからのデータに対応した制御信号に基づ
く表示が行われ、ビデオメモリへのデータの書込みによ
って表示が達成される。

【０００３】ビデオメモリは、表示画面を構成する全画
素に対応するデータを記憶できる程度の記憶容量を有し
、たとえば任意の画素に対応した単位記憶領域毎にアク
セスすることができるランダム・アクセス・メモリ（Ｒ
ＡＭ）と、このＲＡＭの任意の１ロー分（同一のローア
ドレスを共有する複数の単位記憶領域からなる記憶領域
）のデータを記憶することができ、シリアルアクセスが
可能なシリアル・アクセス・メモリ（ＳＡＭ）とを備え
ている。ＲＡＭには、たとえば画素毎などにデータの読
出／書込を行うためのランダムアクセスポートが接続さ
れ、ＳＡＭには連続する複数のアドレスのデータの読出
／書込を行うためのシリアルアクセスポートが接続され
ている。

【０００４】一般に、ＲＡＭはダイナミックＲＡＭで構
成され、ＳＡＭはスタティックＲＡＭで構成される。ダ
イナミックＲＡＭは大容量であるがアクセス速度が遅く
、スタティックＲＡＭは小容量であるがアクセスが高速
に行える（アクセス速度はダイナミックＲＡＭの２倍以
上である。）。このような各メモリ素子の特質を生かし
、全画素のデータをＲＡＭに記憶させるとともに、たと
えば全画素のデータの書換えなどのように大量のデータ
の書換えが必要なときにはＳＡＭを介してＲＡＭへのア
クセスを行わせることにより大量のデータの高速な書換
えを実現している。

【０００５】このようなビデオメモリでは、ランダムア
クセスポートからのデータの書込みは、上記のような通
常のランダムアクセスの他に、■共通のローアドレスを
有する１ロー分の記憶領域の全データを単一のデータで
置き換えるフラッシュライトや、■隣接する４つの単位
記憶領域のデータを１メモリサイクルで同時に単一のデ
ータに書き換えるブロックライトの各機能がサポートさ
れている場合がある。■のフラッシュライトは、大領域
のデータを高速に置き換えることができるが、たとえば
いわゆるマルチウインドゥ表示の場合などに、特定の範
囲のカラムに限定してデータの置き換えを行うことがで
きず、結果として任意の矩形領域をたとえば単一色に塗
り潰す処理は行うことができない。一方、■のブロック
ライトでは、任意の矩形領域の塗り潰しが可能であるが
、処理速度は単位記憶領域毎にデータの書換えを行うラ
ンダムアクセスによる場合の高々４倍程度にすぎない。

【０００６】ところで、動画（アニメーション）の表示
を行わせる場合には、マルチバッファなどと称される技
術が適用される。この技術は、たとえば表示画面を構成
する全画素のデータを記憶することができる複数個のフ
レームバッファ（各フレームバッファは、１つのメモリ
の記憶領域を分割して形成されていてもよい。）を用い
、１つのフレームバッファからのデータの読出による表
示（以下このようなバッファを「表示バッファ」という
）と、他のフレームバッファへのデータの書込み（以下
このようなバッファを「非表示バッファ」という）とを
並行して行い、非表示バッファへのデータの書込みが終
了した時点で表示バッファをスイッチすることにより、
スムースな動画の表示を実現する技術である。このマル
チバッファによる動画の表示をよりスムースに行うため
には、非表示バッファを高速にクリアし、さらに表示内
容を高速に書き込むことが必要である。

【０００７】ところが、マルチウインドゥ表示を行って
いる場合には、上記のフラッシュライトによるクリアは
行えず、またブロックライトでは高速なクリアを行うこ
とができないので、動画の表示がスムースに行えない。 たとえば、１０００×１０００画素のウインドゥ内で毎
秒１５フレームから構成される動画の表示を行う場合に
、非表示バッファのクリアをサイクルタイム１５０ｎｓ
ｅｃのブロックライト機能を用いて行う場合を想定する
。 １画素に１つの単位記憶領域が割り当てられているとす
ると、ブロックライトでは１サイクルで４個の単位記憶
領域の書換えを行えるから、ウインドゥのクリアに要す
る時間の割合Ｒｃは、

【０００８】

【数１】

【０００９】となり、半分以上の時間がウインドゥのク
リアに用いられることになる。このように、マルチウイ
ンドゥ表示を行う場合に、ウインドゥ内の領域のクリア
が高速に行えず、このため動画のスムースな表示が行え
ないという問題がある。

【００１０】

【発明が解決しようとする課題】そこで、本発明の目的
は、上述の技術的課題を解決し、任意の矩形領域の塗り
潰しが高速に行えるようにしたビデオメモリを提供する
ことである。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めの本発明のビデオメモリは、表示画面を構成する複数
の画素に対応したデータを記憶するビデオメモリであっ
て、表示画面を構成する全ての画素に対応したデータを
記憶することができる読出／書込自在な記憶手段と、こ
の記憶手段において同一のローアドレスを共有する複数
の単位記憶領域からなる１ロー分の記憶領域のデータを
、一時保持することができる一時保持手段と、この一時
保持手段と上記記憶手段との間で、任意のローアドレス
に関して１ロー分のデータを１度に転送させる制御手段
と、上記記憶手段における任意のカラムアドレスが保持
された第１のカラムアドレス保持手段と、上記記憶手段
における任意のカラムアドレスが保持された第２のカラ
ムアドレス保持手段と、任意のデータが保持されたデー
タ保持手段と、上記一時保持手段と上記記憶手段との間
で１ロー分のデータが転送される際に、この転送される
データのうち上記第１のカラムアドレス保持手段および
第２のカラムアドレス保持手段がそれぞれ保持している
カラムアドレスの間の値のカラムアドレスに対応するデ
ータを、上記データ保持手段に保持されたデータに置き
換えるフィルタ手段とを含むものである。

【００１２】

【作用】表示画面上における任意の矩形領域をたとえば
単一色に塗り潰す場合には、当該矩形領域の境界となる
カラムアドレスが第１および第２のカラムアドレス保持
手段に書き込まれ、データ保持手段には塗り潰す色に対
応したデータが書き込まれる。この状態で、制御手段は
、上記の矩形領域に対応したローアドレスの範囲のデー
タを、１ロー分のデータを単位として、順次、記憶手段
から一時保持手段に転送し、さらに一時保持手段から記
憶手段における元のローアドレスの記憶領域に転送する
。この転送の際には、フィルタ手段は、第１のカラムア
ドレス保持手段と第２のカラムアドレス保持手段とに保
持されたカラムアドレスの間の値のカラムアドレスに対
応するデータを、データ保持手段に保持されたデータに
置き換える。このようにして、上記の矩形領域のデータ
が、データ保持手段の保持データに置き換えられ、この
結果、矩形領域の塗り潰しが達成されることになる。

【００１３】この矩形領域の塗り潰しは、１ロー分のデ
ータを単位として行われるので、極めて高速に終了させ
ることができる。

【００１４】

【実施例】以下実施例を示す添付図面によって詳細に説
明する。図２は、本発明の一実施例のビデオメモリの基
本的な構成を示すブロック図である。このビデオメモリ
は、たとえばＣＲＴなどの表示手段の表示画面を構成す
る複数の画素に対応するデータを記憶するもので、上記
複数の画素の全ての表示データを記憶することができる
読出／書込自在な記憶手段であり、ダイナミックＲＡＭ
で構成されたランダム・アクセス・メモリ（ＲＡＭ）１
を備えている。このＲＡＭ１の記憶データを書き換える
ことにより表示の変更を行える。このビデオメモリには
さらに、ＲＡＭ１のカラムアドレスおよびローアドレス
により一意に決まる任意の単位記憶領域へのランダムア
クセスを行うためのランダムアクセスポートを構成する
ランダムアクセスバッファ２と、ＲＡＭ１の連続するア
ドレスについてのデータの読出／書込を行うためのシリ
アルアクセスポートを構成するシリアルアクセスバッフ
ァ３とが備えられている。

【００１５】シリアルアクセスバッファ３の保持データ
は、１つのカラムアドレスを選択するシリアルセレクタ
４から、スタティックＲＡＭで構成されたシリアル・ア
クセス・メモリ（ＳＡＭ）５に与えられる。このＳＡＭ
５は、ＲＡＭ１において同一のローアドレスを共有する
複数の単位記憶領域からなる１ロー分の記憶領域のデー
タを記憶することができるものであり、このＳＡＭ５と
ＲＡＭ１との間の１ロー分のデータ転送は、制御手段で
あるタイミングジェネレータ６の制御の下に、１メモリ
サイクルで行うことができる。シリアルセレクタ４は、
カラムアドレスバッファ７に保持されたカラムアドレス
を初期値として連続するカラムアドレスを循環的に発生
させるシリアルアドレスカウンタ８からのカラムアドレ
スに基づき、１つのカラムアドレスを選択する。

【００１６】ＲＡＭ１に関連して、カラムアドレスバッ
ファ７に保持されたカラムアドレスをデコードするカラ
ムデコーダ９と、ローアドレスバッファ１０に保持され
たローアドレスをデコードするローデコーダ１１とが設
けられている。　　一方、ランダムアクセスバッファ２
の保持データは、カラムデコーダ９に与えられていると
ともに、バスライン１２を介して、ＲＡＭ１との間で１
ロー分を単位としてデータの授受を行うラインバッファ
１３にも与えられている。

【００１７】図１はラインバッファ１３の構成を示すブ
ロック図である。このラインバッファ１３は、ＲＡＭ１
の１ロー分のデータを一時保持することができる一時保
持手段であるバッファ１４と、ＲＡＭ１からバッファ１
４への１ロー分のデータの転送の際に、第１のカラムア
ドレスバッファ２１に保持されたカラムアドレスＣＡと
、第２のカラムアドレスバッファ２２に保持されたカラ
ムアドレスＣＢ（たとえばＣＢ＜ＣＡ）との間の値のカ
ラムアドレスに対応するデータを、データ保持手段であ
るカラーバッファ１６に保持された所定のカラーデータ
Ｃに置き換えるフィルタ部１７とを備えている。バッフ
ァ１４とＲＡＭ１との間の１ロー分のデータの授受は、
タイミングジェネレータ６の制御の下で、１メモリサイ
クルで行うことができる。

【００１８】第１および第２のカラムアドレスバッファ
２１，２２には、ランダムアクセスバッファ２からバス
ライン１２を介してカラムアドレスＣＡ，ＣＢが与えら
れ、またカラーバッファ１６にもバスライン１２から所
定のカラーデータＣが書き込まれる。図３は、フィルタ
部１７の構成例を示すブロック図であり、任意の１カラ
ムに関する構成のみが示されている。すなわち、フィル
タ部１７は、各カラム毎に、当該カラムのカラムアドレ
スｉと第１のカラムアドレスバッファ２１に保持された
カラムアドレスＣＡとを比較するコンパレータ３１と、
当該カラムのカラムアドレスｉと第２のカラムアドレス
バッファ２２に保持されたカラムアドレスＣＢとを比較
するコンパレータ３２とを備えている。そして、各コン
パレータ３１，３２の出力の論理和をとるＡＮＤゲート
３３の出力信号が、ＲＡＭ１からのカラムアドレスｉの
データＤｉとカラーバッファ１６が保持するカラーデー
タＣとのいずれか一方を選択して、バッファ１４に与え
るべき出力データＱｉとするデータセレクタ３４への選
択制御信号として与えられる。

【００１９】コンパレータ３１は、入力されるカラムア
ドレスＣＡがカラムアドレスｉ未満であるときには論理
「０」の信号を出力し、カラムアドレスｉ以上であると
きには論理「１」の信号を出力する。また、コンパレー
タ３２は、入力されたカラムアドレスＣＢがカラムアド
レスｉ未満であるときには論理「１」の信号を出力し、
カラムアドレスｉ以上であるときには論理「０」の信号
を出力する。この結果、ＡＮＤゲート３３の出力信号は
、カラムアドレスｉがＣＢ＜ｉ≦ＣＡである場合に「１
」となる。この論理「１」の選択制御信号に応答して、
データセレクタ３４はカラーデータＣを選択する。 また論理「０」の選択制御信号に対しては、元のデータ
Ｄｉが選択される。

【００２０】このような構成のフィルタ部１７により、
ＲＡＭ１からバッファ１４への１ロー分のデータの転送
の際に、カラムアドレスＣＢ〜ＣＡのデータがカラーデ
ータＣに置き換えられることになる。フィルタ部１７に
おけるフィタ動作は高速であり、ＲＡＭ１からバッファ
１４への１メモリサイクルでのデータ転送期間内に終了
させることができる。

【００２１】上記の構成によって、任意の矩形領域の塗
り潰しを行う場合には、ランダムアクセスバッファ２を
介して第１および第２のカラムアドレスバッファ２１，
２２に当該矩形領域の境界に対応するカラムアドレスＣ
Ａ，ＣＢがそれぞれ書き込まれる。さらに、カラーバッ
ファ１６には、塗り潰す色に対応したカラーデータＣが
書き込まれる。そして、ローアドレスバッファ１０に当
該矩形領域の範囲のローアドレスを順に保持させながら
、当該ローアドレスを共有する１ロー分の記憶領域のデ
ータをＲＡＭ１からフィルタ部１７を介してバッファ１
４に転送させ、さらにバッファ１４の保持データをＲＡ
Ｍ１の元のローアドレスに転送させる。各１ロー分のデ
ータの転送は１メモリサイクルで終了するから、２メモ
リサイクルで１ロー分の制限された範囲のカラムアドレ
スＣＢ〜ＣＡのデータが単一のカラーデータＣに置き換
えられることになる。このような動作が塗り潰しを行う
矩形領域に対応するローアドレスの全てに関して行われ
ることにより、当該矩形領域がカラーバッファ１６に保
持されたカラーデータＣに対応する色で塗り潰されるこ
とになる。

【００２２】このように本実施例のビデオメモリでは、
任意の矩形領域の塗り潰しを行う際に、１ロー分のデー
タを単位として処理を行わせることかできる。これより
、任意の矩形領域の塗り潰しが極めて高速に達成できる
ようになる。この結果、いわゆるマルチウインドゥ表示
において、ウインドゥ内で動画を表示させる際にも、動
画部分のクリアを高速に行うことができるので、マルチ
バッファ技術における非表示バッファのウインドゥ部の
クリアを高速に終了させて、動画のスムースな表示を達
成することができるようになる。たとえば、１０００×
１０００画素のウインドゥ内に毎秒１５フレームで構成
される動画を表示する場合に、サイクルタイムを１５０
ｎｓｅｃとすると、ウインドゥのクリアに要する時間の
割合は、１ロー分のクリアに２メモリサイクルかかるこ
とを考慮して、１５×１０００×２×１５０×１０−９
＝４．５×１０−３となる。すなわち従来のブロックラ
イト機能を用いた場合に比較して、クリアに要する時間
が１／１００以下に短縮できる。このようにして、マル
チウインドゥ表示の場合の動画の表示が格段に良好に行
われることが理解される。

【００２３】なお、本発明は上記の実施例に限定される
ものではない。たとえば、上記の実施例では、ＲＡＭ１
からバッファ１４へのデータの転送の際にフィルタリン
グが行われることとしたが、このフィルタリングはバッ
ファ１４からＲＡＭ１へのデータ転送の際に行われても
よい。すなわち、この場合には先ずＲＡＭ１からバッフ
ァ１４へデータを変更することなく１ロー分のデータを
転送し、さらにバッファ１４の保持データをフィルタ部
１７でフィタリングさせた後にＲＡＭ１に転送させれば
よい。

【００２４】また、上記の実施例では、矩形領域を指定
するための第１および第２のカラムアドレスバッファ２
１，２２ならびにカラーバッファ１６へのデータの書込
が、転送動作時に行われるようにしているが、各カラム
アドレスバッファ２１，２２ならびにカラーバッファ１
６をレジスタ構成としてそれぞれがデータを長期間保持
できるようにし、カラムアドレスセット動作、カラーバ
ッファセット動作、ラインバッファリード転送動作（Ｒ
ＡＭ１からバッファ１４へのデータ転送）、ラインバッ
ファライト転送動作（バッファ１４からＲＡＭ１へのデ
ータ転送）を、それぞれ別のシーケンスとして定義して
もよい。また、任意の複数の動作が１つのシーケンスと
して定義されてもよい。

【００２５】その他本発明の要旨を変更しない範囲で、
種々の設計変更を施すことが可能である。

【００２６】

【発明の効果】以上のように本発明のビデオメモリによ
れば、表示画面上における任意の矩形領域をたとえば単
一色に塗り潰す処理を、１ロー分のデータを単位として
行わせることができるようになる。したがって、このよ
うな処理が極めて高速に達成できるようになる。この結
果、たとえばマルチウインドゥ表示において、ウインド
ゥ内で動画を表示させたりする場合に、ウインドゥ内の
表示の消去を高速に行うことができるので、動画のスム
ースな表示が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例のビデオメモリの要部の構成
を示すブロック図である。

【図２】全体の構成を示すブロック図である。

【図３】フィルタ部１７の１カラム分の構成例を示すブ
ロック図である。

【符号の説明】

１　　　　ＲＡＭ（記憶手段） ２　　　　ランダムアクセスバッファ ６　　　　タイミングジェネレータ（制御手段）１０　
　ローアドレスバッファ １３　　ラインバッファ １４　　バッファ（一時保持手段） １６　　カラーバッファ（データ保持手段）１７　　フ
ィルタ部 ２１　　第１のカラムアドレスバッファ２２　　第２の
カラムアドレスバッファ３１　　コンパレータ ３２　　コンパレータ ３３　　ＡＮＤゲート ３４　　データセレクタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】表示画面を構成する複数の画素に対応した
   データを記憶するビデオメモリであって、表示画面を構
   成する全ての画素に対応したデータを記憶することがで
   きる読出／書込自在な記憶手段と、この記憶手段におい
   て同一のローアドレスを共有する複数の単位記憶領域か
   らなる１ロー分の記憶領域のデータを、一時保持するこ
   とができる一時保持手段と、この一時保持手段と上記記
   憶手段との間で、任意のローアドレスに関して１ロー分
   のデータを１度に転送させる制御手段と、上記記憶手段
   における任意のカラムアドレスが保持された第１のカラ
   ムアドレス保持手段と、上記記憶手段における任意のカ
   ラムアドレスが保持された第２のカラムアドレス保持手
   段と、任意のデータが保持されたデータ保持手段と、上
   記一時保持手段と上記記憶手段との間で１ロー分のデー
   タが転送される際に、この転送されるデータのうち上記
   第１のカラムアドレス保持手段および第２のカラムアド
   レス保持手段がそれぞれ保持しているカラムアドレスの
   間の値のカラムアドレスに対応するデータを、上記デー
   タ保持手段に保持されたデータに置き換えるフィルタ手
   段とを含むことを特徴とするビデオメモリ。