JPH04295269A - 直列接続ｇｔｏの電圧分担調整方法 - Google Patents
直列接続ｇｔｏの電圧分担調整方法Info
- Publication number
- JPH04295269A JPH04295269A JP5538891A JP5538891A JPH04295269A JP H04295269 A JPH04295269 A JP H04295269A JP 5538891 A JP5538891 A JP 5538891A JP 5538891 A JP5538891 A JP 5538891A JP H04295269 A JPH04295269 A JP H04295269A
- Authority
- JP
- Japan
- Prior art keywords
- gtos
- gto
- circuit
- voltage
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 102100038248 Cis-aconitate decarboxylase Human genes 0.000 description 6
- 101001032339 Homo sapiens Cis-aconitate decarboxylase Proteins 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 102100027302 Interferon-induced protein with tetratricopeptide repeats 3 Human genes 0.000 description 4
- 101710166376 Interferon-induced protein with tetratricopeptide repeats 3 Proteins 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 101100449816 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GTO1 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、複数個のＧＴＯ（ゲ―
トタ―ンオフサイリスタ）を直列接続した回路において
、各ＧＴＯが分担する電圧を調整する直列接続ＧＴＯの
電圧分担調整方法に関する。
トタ―ンオフサイリスタ）を直列接続した回路において
、各ＧＴＯが分担する電圧を調整する直列接続ＧＴＯの
電圧分担調整方法に関する。
【０００２】
【従来の技術】一般にＧＴＯを高電圧回路で使用する場
合、１個のＧＴＯではアノ―ド，カソ―ド間の耐圧が不
十分のために複数個のＧＴＯを直列接続して使用してい
る。しかしながら、ＧＴＯではタ―ンオフ時のバラツキ
が大きく直列接続した場合、タ―ンオン時に各ＧＴＯの
電圧分担に差が生じるという問題がある。このため従来
よりＧＴＯのオフゲ―ト電流の発生タイミングを個々の
ＧＴＯごとに調整するという方法がとられてきた。従来
の調整方法を説明する前に先に、図４、図５を用いて一
般的なＧＴＯのタ―ンオフ動作について説明する。
合、１個のＧＴＯではアノ―ド，カソ―ド間の耐圧が不
十分のために複数個のＧＴＯを直列接続して使用してい
る。しかしながら、ＧＴＯではタ―ンオフ時のバラツキ
が大きく直列接続した場合、タ―ンオン時に各ＧＴＯの
電圧分担に差が生じるという問題がある。このため従来
よりＧＴＯのオフゲ―ト電流の発生タイミングを個々の
ＧＴＯごとに調整するという方法がとられてきた。従来
の調整方法を説明する前に先に、図４、図５を用いて一
般的なＧＴＯのタ―ンオフ動作について説明する。
【０００３】図４はＧＴＯ１個あたりの従来の基本回路
図、図５はＧＴＯのタ―ンオフ動作を説明するためのタ
イムチャ―ト図である。図４において、１０はＧＴＯ、
１１はＧＴＯ１０のゲ―ト回路、１１ａは図示しない制
御回路から与えられるオフゲ―ト信号を遅延させるため
のディレイ回路、１１ｂはディレイ回路１１ａにより遅
延されたオフゲ―ト信号を増幅してＧＴＯにオフゲ―ト
電流を供給かるパルスアンプ、１２はＧＴＯ１０のタ―
ンオフ時の過電圧を吸収するためのスナバ回路、１２ａ
，１２ｂ，１２ｃはスナバ回路１２を構成するそれぞれ
ダイオ―ド、コンデンサ、抵抗である。図５において、
（イ）は図示しない制御回路から与えられるオフゲ―ト
信号、（ロ）はディレイ回路１１ａにより遅延されたオ
フゲ―ト信号、ＩＲＧはＧＴＯ１０をタ―ンオフさせる
為にパルスアンプ１１ｂから出力されるオフゲ―ト電流
の波形、ＩＲＧ１ はオフゲ―ト電流ＩＲＧのピ―ク値
、ＶＡＫ、ＩＴ はＧＴＯ１０のタ―ンオフ時のそれぞ
れアノ―ド，カソ―ド間電圧波形、アノ―ド電流波形、
ｔｓ１は蓄積時間、ｔｆ１は下降時間、Ｔｇｑ１ はタ
―ンオフ時間（ｔｓ１＋ｔｆ１に等しい）、Ｖｄｓｐ１
はスナバ回路１２の図示しない漂遊インダクタンスの影
響により生じるスパイク電圧のピ―ク値、Ｖｐ１は図示
しない回路の漂遊インダクタンスの影響により生じるは
ね上り電圧のピ―ク値、ｔｄ０は図示しない調整手段に
より調整されているディレイ回路１１ａの初期遅延時間
、ｔｄ１はパルスアンプ１１ｂ自身の回路に存在する遅
れ時間である。図４において、ゲ―ト回路１１にオフゲ
―ト信号（イ）が与えられると、図５に示すように、ｔ
ｄ０＋ｔｄ１の時間遅れの後、オフゲ―ト電流ＩＲＧが
ＧＴＯ１０に供給され始めオフゲ―ト電流ＩＲＧのピ―
ク値付近で、アノ―ド電圧ＶＡＫは上昇を、アノ―ド電
流ＩＴ は下降を開始し、ＧＴＯ１０はタ―ンオフ時間
ｔｇｑ１ の時点でオフする。
図、図５はＧＴＯのタ―ンオフ動作を説明するためのタ
イムチャ―ト図である。図４において、１０はＧＴＯ、
１１はＧＴＯ１０のゲ―ト回路、１１ａは図示しない制
御回路から与えられるオフゲ―ト信号を遅延させるため
のディレイ回路、１１ｂはディレイ回路１１ａにより遅
延されたオフゲ―ト信号を増幅してＧＴＯにオフゲ―ト
電流を供給かるパルスアンプ、１２はＧＴＯ１０のタ―
ンオフ時の過電圧を吸収するためのスナバ回路、１２ａ
，１２ｂ，１２ｃはスナバ回路１２を構成するそれぞれ
ダイオ―ド、コンデンサ、抵抗である。図５において、
（イ）は図示しない制御回路から与えられるオフゲ―ト
信号、（ロ）はディレイ回路１１ａにより遅延されたオ
フゲ―ト信号、ＩＲＧはＧＴＯ１０をタ―ンオフさせる
為にパルスアンプ１１ｂから出力されるオフゲ―ト電流
の波形、ＩＲＧ１ はオフゲ―ト電流ＩＲＧのピ―ク値
、ＶＡＫ、ＩＴ はＧＴＯ１０のタ―ンオフ時のそれぞ
れアノ―ド，カソ―ド間電圧波形、アノ―ド電流波形、
ｔｓ１は蓄積時間、ｔｆ１は下降時間、Ｔｇｑ１ はタ
―ンオフ時間（ｔｓ１＋ｔｆ１に等しい）、Ｖｄｓｐ１
はスナバ回路１２の図示しない漂遊インダクタンスの影
響により生じるスパイク電圧のピ―ク値、Ｖｐ１は図示
しない回路の漂遊インダクタンスの影響により生じるは
ね上り電圧のピ―ク値、ｔｄ０は図示しない調整手段に
より調整されているディレイ回路１１ａの初期遅延時間
、ｔｄ１はパルスアンプ１１ｂ自身の回路に存在する遅
れ時間である。図４において、ゲ―ト回路１１にオフゲ
―ト信号（イ）が与えられると、図５に示すように、ｔ
ｄ０＋ｔｄ１の時間遅れの後、オフゲ―ト電流ＩＲＧが
ＧＴＯ１０に供給され始めオフゲ―ト電流ＩＲＧのピ―
ク値付近で、アノ―ド電圧ＶＡＫは上昇を、アノ―ド電
流ＩＴ は下降を開始し、ＧＴＯ１０はタ―ンオフ時間
ｔｇｑ１ の時点でオフする。
【０００４】図６は図４のＧＴＯ１０を２個直列接続し
た従来のＧＴＯ直列接続回路で、図４と同一符号を付し
た部分の名称とその動作機能は同一であり説明を省略す
る。図６において、２０，２１，２２，２１ａ，２１ｂ
，２２ａ，２２ｂ，２２ｃはそれぞれＧＴＯ、ゲ―ト回
路、スナバ回路、ディレイ回路、パルスアンプ、ダイオ
―ド、コンデンサ、抵抗でその動作機能はそれぞれ前述
したＧＴＯ１０、ゲ―ト回路１１、スナバ回路１２、デ
ィレイ回路１１ａ、パルスアンプ１１ｂ、ダイオ―ド１
２ａ、コンデンサ１２ｂ、抵抗１２ｃと同じであり説明
を省略する。１３、２３はそれぞれＧＴＯ１０、ＧＴＯ
２０の洩れ電流の差異によって生じる定常的な電圧不平
衡を減少させるための抵抗である。
た従来のＧＴＯ直列接続回路で、図４と同一符号を付し
た部分の名称とその動作機能は同一であり説明を省略す
る。図６において、２０，２１，２２，２１ａ，２１ｂ
，２２ａ，２２ｂ，２２ｃはそれぞれＧＴＯ、ゲ―ト回
路、スナバ回路、ディレイ回路、パルスアンプ、ダイオ
―ド、コンデンサ、抵抗でその動作機能はそれぞれ前述
したＧＴＯ１０、ゲ―ト回路１１、スナバ回路１２、デ
ィレイ回路１１ａ、パルスアンプ１１ｂ、ダイオ―ド１
２ａ、コンデンサ１２ｂ、抵抗１２ｃと同じであり説明
を省略する。１３、２３はそれぞれＧＴＯ１０、ＧＴＯ
２０の洩れ電流の差異によって生じる定常的な電圧不平
衡を減少させるための抵抗である。
【０００５】図７は、図６のＧＴＯを２個直列接続した
場合でＧＴＯのタ―ンオフ時に分担電圧に差が生じる様
子を説明するためのタイムチャ―ト図である。図７にお
いて、図５と同一符号を付した部分の名称とその動作機
能は同一であり説明を省略する
場合でＧＴＯのタ―ンオフ時に分担電圧に差が生じる様
子を説明するためのタイムチャ―ト図である。図７にお
いて、図５と同一符号を付した部分の名称とその動作機
能は同一であり説明を省略する
【０００６】又、ＩＲＧ２ ，Ｖｄｓｐ２，Ｖｐ２，Ｉ
Ｔ２，ｔｇｑ２ はＧＴＯ２０に関する特性及び諸量を
表すものであり、その名称及び動作機能は図５における
それぞれ、ＩＲＧ１ ，Ｖｄｓｐ１、Ｖｐ１、ＩＴ１、
ｔｇｑ１ と同じでありその説明を省略する。図７はＧ
ＴＯ１０と２０との間の特性差はタ―ンオフ時間ｔｇｑ
１ とｔｇｑ２ だけとした場合を示しており、ｔｇｑ
１ ＜ｔｇｑ２ の例である。
Ｔ２，ｔｇｑ２ はＧＴＯ２０に関する特性及び諸量を
表すものであり、その名称及び動作機能は図５における
それぞれ、ＩＲＧ１ ，Ｖｄｓｐ１、Ｖｐ１、ＩＴ１、
ｔｇｑ１ と同じでありその説明を省略する。図７はＧ
ＴＯ１０と２０との間の特性差はタ―ンオフ時間ｔｇｑ
１ とｔｇｑ２ だけとした場合を示しており、ｔｇｑ
１ ＜ｔｇｑ２ の例である。
【０００７】一般にタ―ンオフ時のＧＴＯの両端電圧は
スナバ回路のコンデンサに流入する電荷量できまり、電
荷量が多い程、当該コンデンサの充電電圧は高くなる。 即ち、直列接続されたＧＴＯでは、速くタ―ンオフした
ＧＴＯの方が遅くタ―ンオフしたＧＴＯより前記コンデ
ンサに流入する電荷量が多いので分担電圧も大となる。 図７の例では、ＧＴＯ１０と２０とではｔｇｑ１
＜ｔｇｑ２ なのでスナバ回路１２のコンデンサ１２ｂ
の方がスナバ回路２２のコンデンサ２２ｂより図７に示
す斜線部の電荷量だけ多く充電され、２個のＧＴＯの分
担電圧にはΔＶＯＦＦ の電圧差が生じる結果となる。
スナバ回路のコンデンサに流入する電荷量できまり、電
荷量が多い程、当該コンデンサの充電電圧は高くなる。 即ち、直列接続されたＧＴＯでは、速くタ―ンオフした
ＧＴＯの方が遅くタ―ンオフしたＧＴＯより前記コンデ
ンサに流入する電荷量が多いので分担電圧も大となる。 図７の例では、ＧＴＯ１０と２０とではｔｇｑ１
＜ｔｇｑ２ なのでスナバ回路１２のコンデンサ１２ｂ
の方がスナバ回路２２のコンデンサ２２ｂより図７に示
す斜線部の電荷量だけ多く充電され、２個のＧＴＯの分
担電圧にはΔＶＯＦＦ の電圧差が生じる結果となる。
【０００８】そこで従来は、ＧＴＯ１０と２０の素子単
品デ―タより事前にｔｇｑ１ とｔｇｑ２を把握しｔｇ
ｑ１ とｔｇｑ２の差分であるΔｔｇｑだけ前記ゲ―ト
回路１１内のディレイ回路１１ａによりオフゲ―ト信号
を遅延させ分担電圧の差分ΔＶＯＦＦ を小さくするよ
うにしてきた。
品デ―タより事前にｔｇｑ１ とｔｇｑ２を把握しｔｇ
ｑ１ とｔｇｑ２の差分であるΔｔｇｑだけ前記ゲ―ト
回路１１内のディレイ回路１１ａによりオフゲ―ト信号
を遅延させ分担電圧の差分ΔＶＯＦＦ を小さくするよ
うにしてきた。
【０００９】
【発明が解決しようとする課題】従来の調整方法では、
ＧＴＯの電圧分担を測定する前に前記素子単品デ―タよ
りタ―ンオフ時間ｔｇｑ１ とｔｇｑ２ を把握しゲ―
ト回路１１内のディレイ回路１１ａを調整しておく必要
があるが、素子単品デ―タから把握した差分Δｔｇｑだ
けの調整では各ＧＴＯの電圧分担がそろわないというの
が実情であった。
ＧＴＯの電圧分担を測定する前に前記素子単品デ―タよ
りタ―ンオフ時間ｔｇｑ１ とｔｇｑ２ を把握しゲ―
ト回路１１内のディレイ回路１１ａを調整しておく必要
があるが、素子単品デ―タから把握した差分Δｔｇｑだ
けの調整では各ＧＴＯの電圧分担がそろわないというの
が実情であった。
【００１０】なぜならば、製造側におけるＧＴＯ単品試
験時と使用者側におけるＧＴＯの直列接続状態における
試験時とでは、ＧＴＯのゲ―ト条件即ちオフゲ―ト電流
ＩＲＧの立ち上りの傾きｄＩＲＧ／ｄｔが一致している
とは限らず（ｄＩＲＧ／ｄｔが大きい程、タ―ンオフ時
間ｔｇｑ１，ｔｇｑ２ は小さくなる。）そのため、タ
―ンオフ時間ｔｇｑ１ ，ｔｇｑ２ が前記単品試験時
と前記使用者側試験時とでは差異が生じるからである。 又、図７の説明では、ＧＴＯ１０と２０とではオフゲ―
ト電流ＩＲＧ１とＩＲＧ２ が同一タイミングで発生す
るものとして説明したが実際には、ゲ―ト回路１１内の
パルスアンプ１１ｂとゲ―ト回路２１内のパルスアンプ
２１ｂとでは動作時間にバラツキがありオフゲ―ト電流
ＩＲＧ１ とＩＲＧ２ の発生タイミングが一致しない
からである。この傾向は大容量のＧＴＯ程、顕著となる
。そのためゲ―ト回路内のディレイ回路を再調整するこ
とになるが、従来の調整方法ではゲ―ト回路内のディレ
イ回路をどの程度調整すればよいか把握することか困難
であり、ＧＴＯの直列接続数が多ければ多い程、電圧分
担の調整に多大の時間を要するという問題があった。
験時と使用者側におけるＧＴＯの直列接続状態における
試験時とでは、ＧＴＯのゲ―ト条件即ちオフゲ―ト電流
ＩＲＧの立ち上りの傾きｄＩＲＧ／ｄｔが一致している
とは限らず（ｄＩＲＧ／ｄｔが大きい程、タ―ンオフ時
間ｔｇｑ１，ｔｇｑ２ は小さくなる。）そのため、タ
―ンオフ時間ｔｇｑ１ ，ｔｇｑ２ が前記単品試験時
と前記使用者側試験時とでは差異が生じるからである。 又、図７の説明では、ＧＴＯ１０と２０とではオフゲ―
ト電流ＩＲＧ１とＩＲＧ２ が同一タイミングで発生す
るものとして説明したが実際には、ゲ―ト回路１１内の
パルスアンプ１１ｂとゲ―ト回路２１内のパルスアンプ
２１ｂとでは動作時間にバラツキがありオフゲ―ト電流
ＩＲＧ１ とＩＲＧ２ の発生タイミングが一致しない
からである。この傾向は大容量のＧＴＯ程、顕著となる
。そのためゲ―ト回路内のディレイ回路を再調整するこ
とになるが、従来の調整方法ではゲ―ト回路内のディレ
イ回路をどの程度調整すればよいか把握することか困難
であり、ＧＴＯの直列接続数が多ければ多い程、電圧分
担の調整に多大の時間を要するという問題があった。
【００１１】従って本発明の目的は、前記の問題を解決
するためになされたものであって、直列接続されたＧＴ
Ｏの電圧分担の調整時間を大幅に削減できる直列接続Ｇ
ＴＯの電圧分担調整方法を提供することにある。 ［発明の構成］
するためになされたものであって、直列接続されたＧＴ
Ｏの電圧分担の調整時間を大幅に削減できる直列接続Ｇ
ＴＯの電圧分担調整方法を提供することにある。 ［発明の構成］
【００１２】
【課題を解決するための手段】本発明は上記の目的を達
成すために、複数個のＧＴＯを直列接続してなる回路に
おいて、前記それぞれのＧＴＯにオフゲ―ト信号の発生
タイミングを調整する手段を設け、前記ＧＴＯのタ―ン
オフ過程時に生じる前記それぞれのＧＴＯのスパイク電
圧の頂点の発生タイミングが一致するように前記調整手
段でオフゲ―ト信号の発生タイミングを調整することを
特徴としたものである。
成すために、複数個のＧＴＯを直列接続してなる回路に
おいて、前記それぞれのＧＴＯにオフゲ―ト信号の発生
タイミングを調整する手段を設け、前記ＧＴＯのタ―ン
オフ過程時に生じる前記それぞれのＧＴＯのスパイク電
圧の頂点の発生タイミングが一致するように前記調整手
段でオフゲ―ト信号の発生タイミングを調整することを
特徴としたものである。
【００１３】
【作用】前述のように、直列接続される複数個のＧＴＯ
のタ―ンオフ時における、スパイク電圧の頂点の発生タ
イミングが一致するように前記調整手段でオフゲ―ト信
号の発生タイミングを調整することにより、直列接続さ
れる複数個のＧＴＯのタ―ンオフ完了に時間差が生じる
ことなく、直列接続される複数個のＧＴＯが同一タイミ
ングでタ―ンオフが完了するため各ＧＴＯが分担する電
圧も同一となる。
のタ―ンオフ時における、スパイク電圧の頂点の発生タ
イミングが一致するように前記調整手段でオフゲ―ト信
号の発生タイミングを調整することにより、直列接続さ
れる複数個のＧＴＯのタ―ンオフ完了に時間差が生じる
ことなく、直列接続される複数個のＧＴＯが同一タイミ
ングでタ―ンオフが完了するため各ＧＴＯが分担する電
圧も同一となる。
【００１４】
【実施例】以下本発明の一実施例を図１、図２及び図３
を参照して説明する。
を参照して説明する。
【００１５】図１は本発明の電圧分担調整方法を説明す
るためのＧＴＯ直列接続回路図である。同図において、
図４，図６と、又図２及び図３において、図７と同一符
号を付した部分の名称とその動作機能は同一であり、説
明を省略する。
るためのＧＴＯ直列接続回路図である。同図において、
図４，図６と、又図２及び図３において、図７と同一符
号を付した部分の名称とその動作機能は同一であり、説
明を省略する。
【００１６】図２及び図３は本発明の電圧分担調整方法
を説明するためのタイムチャ―ト図である。図２におい
て、ｔｄ０はディレイ回路１１ａ及び１１ｂの初期遅延
時間、ｔｄ１０ 、ｔｄ２０ はそれぞれパルスアンプ
１１ｂ，２１ｂの動作遅れ時間、ｔ１ 、ｔ２ はそれ
ぞれＧＴＯ１０のスパイク電圧Ｖｄｓｐ１，ＧＴＯ２０
のスパイク電圧Ｖｄｓｐ２が発生するタイミングの時間
（時間の起点はそれぞれｔｇｑ１ 、ｔｇｑ２ と同じ
）、Δｔｓ はアノ―ド電流ＩＴ１とＩＴ２が下降し始
めるタイミングの時間差、Δｔｐ はスパイク電圧Ｖｄ
ｓｐ１とＶｄｓｐ２の発生タイミングの時間差、Δｔｑ
はＧＴＯ１０と２０がタ―ンオフを完了するタイミン
グの時間差である。
を説明するためのタイムチャ―ト図である。図２におい
て、ｔｄ０はディレイ回路１１ａ及び１１ｂの初期遅延
時間、ｔｄ１０ 、ｔｄ２０ はそれぞれパルスアンプ
１１ｂ，２１ｂの動作遅れ時間、ｔ１ 、ｔ２ はそれ
ぞれＧＴＯ１０のスパイク電圧Ｖｄｓｐ１，ＧＴＯ２０
のスパイク電圧Ｖｄｓｐ２が発生するタイミングの時間
（時間の起点はそれぞれｔｇｑ１ 、ｔｇｑ２ と同じ
）、Δｔｓ はアノ―ド電流ＩＴ１とＩＴ２が下降し始
めるタイミングの時間差、Δｔｐ はスパイク電圧Ｖｄ
ｓｐ１とＶｄｓｐ２の発生タイミングの時間差、Δｔｑ
はＧＴＯ１０と２０がタ―ンオフを完了するタイミン
グの時間差である。
【００１７】図２は、ｔｄ１０ ＜ｔｄ２０ 及びｔｇ
ｑ１ ＜ｔｇｑ２ のためＧＴＯ１０と２０でタ―ンオ
フを終了するタイミングの時間差Δｔｑ だけ生じ、図
２に示す斜線部の電荷量だけコンデンサ１２ｂはコンデ
ンサ２２ｂより多く充電された結果、前述の理由により
２個のＧＴＯの分担電圧にはΔＶＯＦＦ の電圧差が生
じた例である。
ｑ１ ＜ｔｇｑ２ のためＧＴＯ１０と２０でタ―ンオ
フを終了するタイミングの時間差Δｔｑ だけ生じ、図
２に示す斜線部の電荷量だけコンデンサ１２ｂはコンデ
ンサ２２ｂより多く充電された結果、前述の理由により
２個のＧＴＯの分担電圧にはΔＶＯＦＦ の電圧差が生
じた例である。
【００１８】一般的に、ＧＴＯではタ―ンオフ時、アノ
―ド電流の下降期間中に前述したスパイク電圧が発生す
るが、このスパイク電圧が発生するタイミングはＧＴＯ
がタ―ンオフを終了する直前付近とされている。従って
、図２において 故に、 となる。
―ド電流の下降期間中に前述したスパイク電圧が発生す
るが、このスパイク電圧が発生するタイミングはＧＴＯ
がタ―ンオフを終了する直前付近とされている。従って
、図２において 故に、 となる。
【００１９】前述の理由により図２の斜線部の面積が小
さい程、２個のＧＴＯの分担電圧の差電圧ΔＶＯＦＦ
が小となるから、２個のＧＴＯの分担電圧をそろえるに
は、時間差Δｔｑ 即ち、時間差Δｔｐ が小となるよ
うＧＴＯ１０のゲ―ト回路１１内のディレイ回路１１ａ
によりオフゲ―ト信号（ロ）を遅延させればよいことに
なる。即ち、ＧＴＯ１０のスパイク電圧Ｖｄｓｐ１の頂
点の発生タイミングをＧＴＯ２０のスパイク電圧Ｖｄｓ
ｐ２の頂点の発生タイミングにそろえるようにすればよ
いことがわかる。
さい程、２個のＧＴＯの分担電圧の差電圧ΔＶＯＦＦ
が小となるから、２個のＧＴＯの分担電圧をそろえるに
は、時間差Δｔｑ 即ち、時間差Δｔｐ が小となるよ
うＧＴＯ１０のゲ―ト回路１１内のディレイ回路１１ａ
によりオフゲ―ト信号（ロ）を遅延させればよいことに
なる。即ち、ＧＴＯ１０のスパイク電圧Ｖｄｓｐ１の頂
点の発生タイミングをＧＴＯ２０のスパイク電圧Ｖｄｓ
ｐ２の頂点の発生タイミングにそろえるようにすればよ
いことがわかる。
【００２０】このように、ＧＴＯ１０のスパイク電圧Ｖ
ｄｓｐ１の頂点の発生タイミングを、ＧＴＯ２０のスパ
イク電圧Ｖｄｓｐ２の頂点の発生タイミングにそろえる
ようディレイ回路１１ａにより調整した例を図３に示す
。図３ではｔｄ１´はディレイ回路１１ａの遅延時間で
、図２における遅延時間ｔｄ０に対し追加分の遅延時間
になっている。図３の例では２個のＧＴＯのアノ―ド電
流波形ＶＡＫとアノ―ド電流波形ＩＴ が重ならないよ
うに図示しているが、ディレイ回路１１ａの遅延時間ｔ
ｄ１´を前述の時間Δｔｐ に近付ける程、２個のＧＴ
Ｏの分担電圧の差電圧ΔＶＯＦＦ を小さくすることが
可能になる。
ｄｓｐ１の頂点の発生タイミングを、ＧＴＯ２０のスパ
イク電圧Ｖｄｓｐ２の頂点の発生タイミングにそろえる
ようディレイ回路１１ａにより調整した例を図３に示す
。図３ではｔｄ１´はディレイ回路１１ａの遅延時間で
、図２における遅延時間ｔｄ０に対し追加分の遅延時間
になっている。図３の例では２個のＧＴＯのアノ―ド電
流波形ＶＡＫとアノ―ド電流波形ＩＴ が重ならないよ
うに図示しているが、ディレイ回路１１ａの遅延時間ｔ
ｄ１´を前述の時間Δｔｐ に近付ける程、２個のＧＴ
Ｏの分担電圧の差電圧ΔＶＯＦＦ を小さくすることが
可能になる。
【００２１】次に、具体的な調整方法の一例について説
明する。最初のＧＴＯのタ―ンオフとしては、ＧＴＯ１
個でも負担できる回路電圧で、かつタ―ンオフ可能な最
大電流で一度ＧＴＯをタ―ンオフさせ、２個のＧＴＯの
タ―ンオフ時のアノ―ド電圧を波形記憶機能を有するシ
ンクロスコ―プ等の測定器に記録する。記録した波形に
より２個のＧＴＯのスパイク電圧の頂点の発生タイミン
グの時間差Δｔｐ を測定し、分担電圧の高い方のＧＴ
Ｏのゲ―ト回路内のディレイ回路により、オフゲ―ト信
号をΔｔｐ の時間だけ遅らせる。引き続いて最初のタ
―ンオフと同一の条件でタ―ンオフを行ない、２個のＧ
ＴＯのタ―ンオフ時のアノ―ド電圧を測定し電圧分担に
問題ないことを確認する。
明する。最初のＧＴＯのタ―ンオフとしては、ＧＴＯ１
個でも負担できる回路電圧で、かつタ―ンオフ可能な最
大電流で一度ＧＴＯをタ―ンオフさせ、２個のＧＴＯの
タ―ンオフ時のアノ―ド電圧を波形記憶機能を有するシ
ンクロスコ―プ等の測定器に記録する。記録した波形に
より２個のＧＴＯのスパイク電圧の頂点の発生タイミン
グの時間差Δｔｐ を測定し、分担電圧の高い方のＧＴ
Ｏのゲ―ト回路内のディレイ回路により、オフゲ―ト信
号をΔｔｐ の時間だけ遅らせる。引き続いて最初のタ
―ンオフと同一の条件でタ―ンオフを行ない、２個のＧ
ＴＯのタ―ンオフ時のアノ―ド電圧を測定し電圧分担に
問題ないことを確認する。
【００２２】以上、本発明の調整方法の一例を２個直列
接続したＧＴＯの例で説明したが、本発明は直列接続数
を２個に限定するものではなく、２個以上の場合にも適
用できるものである。その場合、前記初期遅延時間を任
意に設定しておき、合せるべき基準のＧＴＯを決定し、
この基準のＧＴＯのスパイク電圧の頂点の発生タイミン
グに他のＧＴＯのスパイク電圧の頂点の発生タイミング
を合せるべくゲ―ト回路内のディレイ回路を調整すれば
よい。
接続したＧＴＯの例で説明したが、本発明は直列接続数
を２個に限定するものではなく、２個以上の場合にも適
用できるものである。その場合、前記初期遅延時間を任
意に設定しておき、合せるべき基準のＧＴＯを決定し、
この基準のＧＴＯのスパイク電圧の頂点の発生タイミン
グに他のＧＴＯのスパイク電圧の頂点の発生タイミング
を合せるべくゲ―ト回路内のディレイ回路を調整すれば
よい。
【００２３】
【発明の効果】以上説明のように本発明によれば、従来
のように事前にＧＴＯのタ―ンオフ時間を把握して、ゲ
―ト回路のディレイ回路を調整しておく必要がなく、１
回のタ―ンオフ試験の後、次にどの程度ゲ―ト回路内の
ディレイ回路を調整すればよいか簡単に把握することが
できるので、直列接続されたＧＴＯの電圧分担の調整時
間を大幅に削減すことができる。
のように事前にＧＴＯのタ―ンオフ時間を把握して、ゲ
―ト回路のディレイ回路を調整しておく必要がなく、１
回のタ―ンオフ試験の後、次にどの程度ゲ―ト回路内の
ディレイ回路を調整すればよいか簡単に把握することが
できるので、直列接続されたＧＴＯの電圧分担の調整時
間を大幅に削減すことができる。
【図１】本発明の電圧分担調整方法を説明するためのＧ
ＴＯの直列接続回路図。
ＴＯの直列接続回路図。
【図２】本発明の電圧分担調整方法を説明するためのタ
イムチャ―ト図。
イムチャ―ト図。
【図３】本発明の電圧分担調整方法を説明するためのタ
イムチャ―ト図。
イムチャ―ト図。
【図４】ＧＴＯ１個あたりの従来の基本回路図。
【図５】ＧＴＯのタ―ンオフ動作を説明するためのタイ
ムチャ―ト図。
ムチャ―ト図。
【図６】従来のＧＴＯの直列接続回路図。
【図７】ＧＴＯのタ―ンオフ時に分担電圧に差が生じる
様子を説明するためのタイムチャ―ト図である。
様子を説明するためのタイムチャ―ト図である。
１０，２０…ＧＴＯ、１１，２１…ゲ―ト回路、１１ａ
，２１ａ…ディレイ回路、１１ｂ，２１ｂ…パルスアン
プ、１２，２２…スナバ回路、１２ａ，２２ａ…ダイオ
―ド、１２ｂ，２２ｂ…コンデンサ、１２ｃ，２２ｃ，
１３，２３…抵抗。
，２１ａ…ディレイ回路、１１ｂ，２１ｂ…パルスアン
プ、１２，２２…スナバ回路、１２ａ，２２ａ…ダイオ
―ド、１２ｂ，２２ｂ…コンデンサ、１２ｃ，２２ｃ，
１３，２３…抵抗。
Claims (1)
- 【請求項１】 複数個のＧＴＯを直列接続してなる回
路において、前記それぞれのＧＴＯにオフゲ―ト信号の
発生タイミングを調整する手段を設け、前記ＧＴＯのタ
―ンオフ過程時に生じる前記それぞれのＧＴＯのスパイ
ク電圧の頂点の発生タイミングが一致するように前記調
整手段でオフゲ―ト信号の発生タイミングを調整するこ
とを特徴とした直列接続ＧＴＯの電圧分担調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5538891A JPH04295269A (ja) | 1991-03-20 | 1991-03-20 | 直列接続ｇｔｏの電圧分担調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5538891A JPH04295269A (ja) | 1991-03-20 | 1991-03-20 | 直列接続ｇｔｏの電圧分担調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04295269A true JPH04295269A (ja) | 1992-10-20 |
Family
ID=12997129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5538891A Pending JPH04295269A (ja) | 1991-03-20 | 1991-03-20 | 直列接続ｇｔｏの電圧分担調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04295269A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995025383A1 (de) * | 1994-03-15 | 1995-09-21 | Siemens Aktiengesellschaft | Verfahren und vorrichtung zur vergleichmässigung der spannungsaufteilung seriengeschalteter, gategesteuerter halbleiter |
-
1991
- 1991-03-20 JP JP5538891A patent/JPH04295269A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995025383A1 (de) * | 1994-03-15 | 1995-09-21 | Siemens Aktiengesellschaft | Verfahren und vorrichtung zur vergleichmässigung der spannungsaufteilung seriengeschalteter, gategesteuerter halbleiter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6127746A (en) | Method of controlling the switching DI/DT and DV/DT of a MOS-gated power transistor | |
| US10461730B1 (en) | Adaptive multi-level gate driver | |
| CN109765470B (zh) | 温度电流精确可控的功率半导体器件特性测试方法 | |
| TWI693496B (zh) | 低壓差穩壓器及其系統 | |
| US20220149714A1 (en) | High Performance Synchronous Rectification in Discontinuous Current Mode Converters | |
| Sack et al. | Design considerations for a fast stacked-MOSFET switch | |
| US5017871A (en) | Gradient current speed-up circuit for high-speed NMR imaging system | |
| US7825645B2 (en) | Switched-mode power supply regulation | |
| US5302863A (en) | CMOS peak amplitude detector | |
| CN109462323A (zh) | 用于共源共栅开关电源器件的过电压保护 | |
| WO2010073489A1 (ja) | スイッチ装置、および試験装置 | |
| Collier et al. | Fast SiC switching limits for pulsed power applications | |
| JP3791400B2 (ja) | 半導体装置 | |
| JP2828734B2 (ja) | ２つの電源の間で電力を伝達するためのスイッチング装置および該装置内のスイッチングデバイスを制御する方法 | |
| JPH04295269A (ja) | 直列接続ｇｔｏの電圧分担調整方法 | |
| TWI384737B (zh) | A Fast Response Device and Method for Switching Power Converter | |
| CN101599692B (zh) | 切换式电源转换器的快速响应装置及方法 | |
| Parashar et al. | Active voltage balancing methodology for series connection of 1700v sic mosfets | |
| JP4061741B2 (ja) | 半導体スイッチのスイッチング信号調整装置 | |
| US4153049A (en) | Apparatus for maintaining signals within a given amplitude range | |
| Yue et al. | A Review of Voltage Sharing Control Methods for Series-connected IGBTs for Applications in Pulsed Power Generation | |
| EP0552883B1 (en) | High speed sample and hold signal generator | |
| CN111381143A (zh) | 一种rbdt动态特性测试装置及测试方法 | |
| US11695409B2 (en) | Drive circuit of power semiconductor element | |
| US20230170688A1 (en) | Hv switch unit |