JPH0429408A - Superconductive threshold value logical circuit - Google Patents

Superconductive threshold value logical circuit

Info

Publication number
JPH0429408A
JPH0429408A JP13310090A JP13310090A JPH0429408A JP H0429408 A JPH0429408 A JP H0429408A JP 13310090 A JP13310090 A JP 13310090A JP 13310090 A JP13310090 A JP 13310090A JP H0429408 A JPH0429408 A JP H0429408A
Authority
JP
Japan
Prior art keywords
superconducting
current
circuit
threshold logic
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13310090A
Other languages
Japanese (ja)
Other versions
JP2802452B2 (en
Inventor
Yutaka Harada
豊 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Research Development Corp of Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Research Development Corp of Japan filed Critical Research Development Corp of Japan
Priority to JP13310090A priority Critical patent/JP2802452B2/en
Publication of JPH0429408A publication Critical patent/JPH0429408A/en
Application granted granted Critical
Publication of JP2802452B2 publication Critical patent/JP2802452B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

PURPOSE:To realize a computer which performs fast and multifunctional learning and with superior recognizing and judging function by using a current switching tape logical circuit, and changing the current value of a bias current to be supplied to a Josephson device as a means to change weight. CONSTITUTION:The bias current is supplied from a variable current source 2 to a superconductive loop 6 forming the close circuit of a magnetic flux coupling type Josephson device 1 and an inductance 3. In the magnetic flux coupling type Josephson device, the maximum superconductive current of the Josephson device is controlled by digital input signals supplied from terminals 5, 5'. The parameter of a circuit is changed by the change of the outside status, and circuit structure and configuration can be changed on the whole. Such process itself is equivalent to the learning. To attain the above purpose, the variable power source 2 is used to change the bias current Ib, and the variable power source 2 is formed in structure controlled by an applied bias control signal via a terminal 4.

Description

【発明の詳細な説明】 (発明の利用分野) 本発明は超伝導回路、特に超伝導ループにバイアス電流
を供給し、該超伝導ループ内で電流を切り換える、いわ
ゆる電流切り換え型の超伝導論理回路を用いたしきい論
理回路の回路構成に係わる。
Detailed Description of the Invention (Field of Application of the Invention) The present invention relates to a superconducting circuit, particularly a so-called current switching type superconducting logic circuit that supplies a bias current to a superconducting loop and switches the current within the superconducting loop. It is concerned with the circuit configuration of threshold logic circuits using .

(発明の背景) 従来の計算機はANDまたはOR回路を組み合わせた論
理回路システムで構成されている。これらの計算機は極
めて高速に動作し、人間の計算能力を遥かに上回る性能
を発揮し、社会に貢献していることは周知の事実である
。しかし、従来の計算機は、人間が日常行なっている認
識動作、判断動作には不適当であることも次第に明らか
になってきた。このため、認識、判断に好適な計算機を
構築する目的で、人間の脳細胞にューロン)を手本にし
たしきい値論理回路とそれを使った計算機システム技術
が例えば、せ利俊−「神経回路網の数理」産業図書、昭
和53年、L、D、Jacklel+ R。
(Background of the Invention) Conventional computers are configured with a logic circuit system combining AND or OR circuits. It is a well-known fact that these computers operate at extremely high speeds, exhibit performance that far exceeds human computing ability, and contribute to society. However, it has become increasingly clear that conventional computers are unsuitable for the recognition and judgment operations that humans perform on a daily basis. For this reason, for the purpose of constructing a computer suitable for recognition and judgment, threshold logic circuits modeled after human brain cells (neurons) and computer system technology using them have been developed, for example, by Toshi Seri. "Mathematics of Circuit Networks" Sangyo Tosho, 1978, L, D, Jacklel + R.

E、 Howard、 H,P、 Graf、 B、 
Straughn+ and J。
E., Howard, H.P., Graf, B.
Straughn+ and J.

D、Denker+  ”Artificial  n
eural  networks forcomput
ing Journal of Vacur+a+ S
ocietyTechnogV 84(1)、   J
an/Feb、 1986.1)9.61−63に開示
されている。
D, Denker+ “Artificial n
ural networks for compute
ing Journal of Vacur+a+ S
ocietyTechnogV 84(1), J
an/Feb, 1986.1) 9.61-63.

以下に、しきい値論理回路の動作説明を行い、本発明の
位置付けを明らかにする。第22図はしきい値論理回路
の動作を示す図である。しきい値論理回路650は、複
数個の入力端子600、入力線610と少な(とも1個
の出力線620を持つ回路である。しきい値論理回路で
は、複数の入力端子には“O”または“1”のデジタル
信号Xiが印加され、そのデジタル信号Xiの重み加算
料ΣW i X iがしきい値Tを超えれば出力は“1
”に、それ以外は“0”になる論理動作を行なう。
The operation of the threshold logic circuit will be explained below to clarify the positioning of the present invention. FIG. 22 is a diagram showing the operation of the threshold logic circuit. The threshold logic circuit 650 is a circuit that has a plurality of input terminals 600, an input line 610, and one output line 620. Alternatively, if a digital signal Xi of "1" is applied and the weighted addition fee ΣW i X i of the digital signal Xi exceeds the threshold T, the output is "1".
”, otherwise it performs a logical operation that becomes “0”.

ここで、Wiは重みを表わす。しきい値論理回路の特徴
は学習機能にある。即ち、学習により、重みWiを変化
させ、最終的に目的に適応した回路システムを構築する
。従って、しきい値論理回路を構成するには、入力信号
の重み加算を行ない素子をスイッチさせる機能だけでな
く、重みWiを変化させる機能を持たなければならない
。通常、この重みを制御端子630から入力する重み制
御信号で制御する。
Here, Wi represents weight. A feature of threshold logic circuits is their learning function. That is, the weight Wi is changed through learning, and a circuit system adapted to the purpose is finally constructed. Therefore, in order to configure a threshold logic circuit, it is necessary to have not only a function of performing weighted addition of input signals and switching elements, but also a function of changing the weight Wi. Normally, this weight is controlled by a weight control signal input from a control terminal 630.

従来技術では、この目的のために、計算機上にしきい値
論理回路モデルをソフトウェアで構成し、乗算や加算演
算は計算機の演算の一部としてソフトウェアによる方法
か、または専用の乗算器をハードウェアとして備えた複
雑な回路形式を採用していた。これら従来技術によるし
きい値論理回路では以下の欠点がある。即ち、ソフトウ
ェアに依る回路表現では演算速度が遅く、乗算器を用い
た回路では回路数が多く、回路システムの規模が大きく
なる。脳細胞の例を見れば明らかなように、しきい値論
理回路で計算機を構成する場合、回路数の多いほど機能
を多くでき、精度も高くなる。
In the conventional technology, for this purpose, a threshold logic circuit model is configured in software on a computer, and multiplication and addition operations are performed by software as part of the computer's operations, or by using a dedicated multiplier as hardware. It adopted a complex circuit format. These conventional threshold logic circuits have the following drawbacks. That is, circuit representation using software has a slow calculation speed, and a circuit using multipliers has a large number of circuits, resulting in a large scale circuit system. As is clear from the example of brain cells, when a computer is constructed from threshold logic circuits, the more circuits there are, the more functions can be achieved, and the higher the accuracy.

また、各回路の演算精度は必ずしも高いものを必要とし
ない。従って、しきい値論理回路は簡単な構成のもので
、高い集積度を上げられるものでなければならない。ま
た、高速で学習、認識、判断を行なうためには、しきい
値論理回路自体が高速のスイッチング回路で構成されて
いなければならない。
Furthermore, the calculation accuracy of each circuit does not necessarily need to be high. Therefore, the threshold logic circuit must be of simple construction and capable of increasing the degree of integration. Furthermore, in order to perform learning, recognition, and judgment at high speed, the threshold logic circuit itself must be constructed from a high-speed switching circuit.

ジョセフソン素子は低消費電力で高速動作を行うため、
計算機素子として優れている。従って、ジョセフソン素
子によるしきい値論理回路を採用すれば計算機性能は飛
躍的に向上する。従来、このジョセフソン素子を使った
しきい値論理回路技術は例えば、原田、波多野、山王、
川辺、「ジョセフソンしきい値論理回路と応用」電子通
信学会論文誌、vol、 J70−C,no、 6. 
pp、 912−919  及びY、tlatano、
 Y、t(arada、 Y、Yamashita、 
Y、Tarutaniand U、 Kawabe  
”A 4−bitx4−bit Multiplier
 and3−bit  Counter in Jos
ephson Threshold Logic’。
Josephson elements operate at high speed with low power consumption, so
Excellent as a computer element. Therefore, if a threshold logic circuit using Josephson elements is employed, computer performance will be dramatically improved. Conventionally, threshold logic circuit technology using this Josephson element has been developed by, for example, Harada, Hatano, Sanno,
Kawabe, “Josephson Threshold Logic Circuits and Applications,” Journal of the Institute of Electronics and Communication Engineers, vol. J70-C, no. 6.
pp, 912-919 and Y, latano,
Y, t(arada, Y, Yamashita,
Y, Tarutaniand U, Kawabe
”A 4-bitx4-bit Multiplier
and3-bit Counter in Jos
ephson Threshold Logic'.

IEEE Journal of 5olid−3ta
te C1rcuits、 vol。
IEEE Journal of 5olid-3ta
te C1rcuits, vol.

5C−22,no−4,August 1987に開示
されている。しかし、従来技術によるしきい値論理回路
では第22図に示す重みWiは固定であり、学習機能が
付与されていない。
5C-22, no-4, August 1987. However, in the threshold logic circuit according to the prior art, the weight Wi shown in FIG. 22 is fixed and no learning function is provided.

(発明の目的) 本発明の目的は、高速のジョセフソン素子を使ったスイ
ッチング回路で、重みを任意に変えられるしきい値論理
回路を提供し、しきい値論理回路を使った高速かつ多機
能の学習を行なう認識、判断機能に優れた計算機を実現
することにある。
(Objective of the Invention) The object of the present invention is to provide a threshold logic circuit in which weights can be arbitrarily changed using a switching circuit using a high-speed Josephson element, and to provide a high-speed and multifunctional switching circuit using a threshold logic circuit. The objective is to realize a computer with excellent recognition and judgment functions that can perform learning.

(発明の概要) この目的の為に、本発明ではジョセフソン素子を用いた
スイッチング回路として高速性能、低消費電力性能に優
れた電流切り換え彫型の論理回路を用い、重みを変える
手段として該ジョセフソン素子に供給するバイアス電流
の電流値を変える方法を採用する。
(Summary of the Invention) For this purpose, the present invention uses a current-switching carved logic circuit with excellent high-speed performance and low power consumption performance as a switching circuit using a Josephson element, and uses the Josephson element as a means for changing weights. A method is adopted in which the current value of the bias current supplied to the SON element is changed.

(発明の実施例) 以下に実施例を用いて本発明を説明する。(Example of the invention) The present invention will be explained below using Examples.

第2図は本発明の第1の実施例で使う入力重み加算回路
50の例である。第2図に示す例では、磁束結合型ジョ
セフソン素子1とインダクタンス3を閉回路にした超伝
導ループ6に可変電流源2よりバイアス電流Ibが供給
される。該磁束結合型ジョセフソン素子では端子5.5
′から供給されるデジタル入力信号により該ジョセフソ
ン素子の最大超伝導電流が制御される。また、該可変電
流源2では端子4を介して印加されるバイアス制御信号
(重み制御信号に相当)により該超伝導ループ6に供給
するバイアス電流値が制御される。
FIG. 2 shows an example of the input weight addition circuit 50 used in the first embodiment of the present invention. In the example shown in FIG. 2, a bias current Ib is supplied from a variable current source 2 to a superconducting loop 6 in which a flux-coupled Josephson element 1 and an inductance 3 form a closed circuit. In the flux-coupled Josephson element, terminal 5.5
The maximum superconducting current of the Josephson element is controlled by a digital input signal supplied from '. Further, in the variable current source 2, the bias current value supplied to the superconducting loop 6 is controlled by a bias control signal (corresponding to a weight control signal) applied via a terminal 4.

この回路では、一般にインダクタンス3の値はジョセフ
ソン素子の等価インダクタンスよりも大きく設定するた
め、回路動作の初期に該デジタル人力信号を“0”にし
て素子に入力電流を流さなければ、該バイアス電流1.
は該磁束結合型ジョセフソン素子1に流れる。この状態
で、該端子5.5′を介してデジタル入力信号電流を流
すと、該磁束結合型ジョセフソン素子の最大超伝導電流
が小さくなり、該磁束結合ジョセフソン素子は一時的に
電圧状態にスイッチし、該バイアス電流■。
In this circuit, the value of inductance 3 is generally set larger than the equivalent inductance of the Josephson element. 1.
flows through the magnetic flux-coupled Josephson element 1. In this state, when a digital input signal current is passed through the terminal 5.5', the maximum superconducting current of the flux-coupled Josephson element becomes small, and the flux-coupled Josephson element temporarily enters a voltage state. Switch the bias current ■.

はインダクタンス3に流れる。この動作は、該可変電流
源2から供給されるバイアス電流Ibを該磁束結合ジョ
セフソン素子1から該インダクタンス3にスイッチさせ
る電流切り換え動作に相当する。
flows into inductance 3. This operation corresponds to a current switching operation that switches the bias current Ib supplied from the variable current source 2 from the flux-coupled Josephson element 1 to the inductance 3.

以上に説明したジョセフソン素子のスイッチング動作は
既に開示された技術であり、例えば、T、 R,Ghe
ewala、  ”Josephson−Logic 
Devicesand C1rcuit″、 IEEE
 Trans、 Electron Devices+
vo1. HD−27,no、 10. pP、 18
574869に詳しく記述されている。これらに開示さ
れている従来技術では、ジョセフソン素子に供給される
バイアス電流1.は固定された値であり、回路構造や構
成は変化しない。一方、本発明では、該バイアス電流■
、は可変であり、外部より制御される事に特徴がある。
The switching operation of the Josephson element described above is a technique that has already been disclosed, and for example, T, R, Ghe
ewala, “Josephson-Logic
DevicesandC1rcuit'', IEEE
Trans, Electron Devices+
vol1. HD-27, no, 10. pP, 18
It is described in detail in 574869. In the prior art disclosed in these publications, the bias current supplied to the Josephson element is 1. is a fixed value, and the circuit structure and configuration do not change. On the other hand, in the present invention, the bias current
, is variable and is characterized by being controlled from the outside.

即ち、外部状況の変化により、回路のパラメータを変え
、大局的にみれば回路構造、構成を変化させることがで
きる。このプロセス自体が先に説明した学習に相当する
。この目的の為に、第2図に示す回路では、該バイアス
電流1bを変化させる為に電流源として可変電流源2を
用い、該可変電流源2は端子4を介して印加されるバイ
アス制御信号で制御される構造である。この構造であれ
ば、デジタル入力信号Xiが“0”であればインダクタ
ンス3に流れる出力電流I。atは零であり、デジタル
入力信号Xiが“1”であればバイアス電流I、がイン
ダクタンス3に出力電流I outとして流れる。従っ
て、インダクタンス3に流れる出力電流1 outは(
1)式で表わされる。
That is, depending on changes in external conditions, circuit parameters can be changed, and from a broader perspective, the circuit structure and configuration can be changed. This process itself corresponds to the learning described above. For this purpose, in the circuit shown in FIG. It is a structure controlled by With this structure, if the digital input signal Xi is "0", the output current I flows through the inductance 3. at is zero, and if the digital input signal Xi is "1", a bias current I flows through the inductance 3 as an output current Iout. Therefore, the output current 1 out flowing through the inductance 3 is (
1) It is expressed by the formula.

I out−1bχi、  Xi= (1,O)   
(1)ここで、バイアス電流■5を変化させることがし
きい値論理回路の重みWiを変える事に相当する事は(
1)式より明かである。従って、第2図の回路では、回
路自体が学習と言う新しい機能を持つことが出来る。第
3図は第2図の回路に改良例である。この回路では超伝
導ループ6は該磁束結合型ジョセフソン素子1、インダ
クタンス3および超伝導配線7とその帰還電流配線7′
から構成されている。第3図の構成では、超伝導配線7
を使って回路の出力信号を遠方まで伝えることができる
。第3図の回路で、帰還電流配線7′の機能を接地面を
使って実現できることは明かである。
I out−1bχi, Xi= (1, O)
(1) Here, changing the bias current 5 corresponds to changing the weight Wi of the threshold logic circuit (
1) It is clear from equation. Therefore, in the circuit shown in FIG. 2, the circuit itself can have a new function called learning. FIG. 3 is an improved example of the circuit of FIG. 2. In this circuit, a superconducting loop 6 includes the flux-coupled Josephson element 1, an inductance 3, a superconducting wire 7, and its feedback current wire 7'.
It consists of In the configuration shown in FIG. 3, the superconducting wiring 7
can be used to transmit the output signal of a circuit over a long distance. It is clear that in the circuit of FIG. 3, the function of the feedback current line 7' can be realized using a ground plane.

この場合、帰還電流配線7′は必ずしも配線としての形
状を必要としない。また、超伝導配線7自体インダクタ
ンスとしての機能を持っており、第3図に示す回路機能
を実現するには、インダクタンス3は必ずしもコイルと
しての形状を必要としないことは明かである。
In this case, the feedback current wiring 7' does not necessarily need to have the shape of a wiring. Furthermore, since the superconducting wiring 7 itself has a function as an inductance, it is clear that the inductance 3 does not necessarily need to be shaped as a coil in order to realize the circuit function shown in FIG.

第4図は可変電流源2の第1の構成方法を示している。FIG. 4 shows a first method of configuring the variable current source 2. In FIG.

第4図の回路構成では、可変電流源2は可変電圧源20
1と固定抵抗202から構成される。この回路構成で、
該可変電流源201の電圧を変化させれば該バイアス電
流■ゎを変化させることができる。第5図は可変電流源
2の第2の構成方法を示している。第5図の構成例では
、可変電流源2は電圧源211と可変抵抗212から構
成される。この回路構成で、可変抵抗212の抵抗値を
変化させれば該バイアス電流I、を変化させることが出
来る。第6図は可変電流源2の第3の構成方法を示して
いる。第6図の構成例では、可変電流源2は電圧源22
1、抵抗222.223.1個以上の磁束結合ジョセフ
ソン素子225と抵抗226の直列接続から構成されて
いる。該ジョセフソン素子225には学習条件に従って
、端子227.227′を介して制御信号(電流)が印
加され、該ジョセフソン素子225を超伝導状態から電
圧状態に遷移させる。この回路構成では、電圧源221
と抵抗222から構成される電流源から流れる電流は抵
抗223とジョセフソン素子225と抵抗226の直列
接続に分流する。抵抗223に流れる電流が該超伝導ル
ープ6のバイアス電流■、になることは明か。ここで、
ジョセフソン素子225を電圧状態にして、該ジョセフ
ソン素子225のあるブランチに流れる電流を阻止すれ
ば、その電流は抵抗223に流れ込む。従って、端子2
27.227′を介して印加する制御信号によりバイア
ス電流■1を変化させることが出来る。第6図の回路例
では、ジョセフソン素子225に磁束結合型ジョセフソ
ン素子を採用したが、他に電流を直接ジョセフソン素子
に注入して素子を電圧状態に遷移させるいわゆる電流注
入型ジョセフソン素子を使っても同等の機能を実現でき
ることは明か。第7図は可変電流源2の第4の構成方法
を示している。第7図の構成例では、該可変電流源2は
超伝導トランス231から構成されている。該超伝導ト
ランス231の第1の巻線は端子232.232′に接
続され、第2の巻線は該超伝導ループ6に接続されてい
る。この回路構成で、超伝導トランス231の相互自己
インダクタンスをMb、第2の巻線の自己インダクタン
スをLb、端子232.232′を介して第2の巻線に
流れるバイアス制御電流を11とすれば、該超伝導ルー
プに供給されるバイアス電流■、の関係は(2)式で表
わされる。
In the circuit configuration of FIG. 4, the variable current source 2 is replaced by the variable voltage source 20.
1 and a fixed resistor 202. With this circuit configuration,
By changing the voltage of the variable current source 201, the bias current can be changed. FIG. 5 shows a second method of configuring the variable current source 2. In FIG. In the configuration example shown in FIG. 5, the variable current source 2 includes a voltage source 211 and a variable resistor 212. With this circuit configuration, the bias current I can be changed by changing the resistance value of the variable resistor 212. FIG. 6 shows a third method of configuring the variable current source 2. In FIG. In the configuration example shown in FIG. 6, the variable current source 2 is the voltage source 22.
1. Resistor 222.223. Consists of one or more magnetic flux coupling Josephson elements 225 and a resistor 226 connected in series. A control signal (current) is applied to the Josephson element 225 through terminals 227 and 227' according to the learning conditions, causing the Josephson element 225 to transition from the superconducting state to the voltage state. In this circuit configuration, the voltage source 221
A current flowing from a current source composed of a resistor 222 and a resistor 222 is shunted to a series connection of a resistor 223, a Josephson element 225, and a resistor 226. It is clear that the current flowing through the resistor 223 becomes the bias current (2) of the superconducting loop 6. here,
If Josephson element 225 is placed in a voltage state to prevent current from flowing through a certain branch of Josephson element 225, that current will flow into resistor 223. Therefore, terminal 2
The bias current 1 can be changed by a control signal applied through 27 and 227'. In the circuit example of FIG. 6, a magnetic flux coupling type Josephson element is used as the Josephson element 225, but a so-called current injection type Josephson element is also used, which directly injects current into the Josephson element to transition the element to a voltage state. It is clear that the same functionality can be achieved using . FIG. 7 shows a fourth method of configuring the variable current source 2. In FIG. In the configuration example shown in FIG. 7, the variable current source 2 is composed of a superconducting transformer 231. The first winding of the superconducting transformer 231 is connected to the terminals 232, 232' and the second winding is connected to the superconducting loop 6. In this circuit configuration, if the mutual self-inductance of the superconducting transformer 231 is Mb, the self-inductance of the second winding is Lb, and the bias control current flowing to the second winding via the terminals 232 and 232' is 11. , the bias current supplied to the superconducting loop {circle over (2)} is expressed by equation (2).

1、=Mb−1,/Lb     (2)(2)式より
、第7図に示す回路でバイアス制御電流1.によりバイ
アス電流■、を制御する。
1,=Mb-1,/Lb (2) From equation (2), the bias control current 1. The bias current ■ is controlled by

第2図に示す回路は超伝導ループ6にバイアス電流■、
を供給する回路構成であり、バイアス電流を超伝導循環
電流として供給することが可能である。第8図はこの実
施例である。第8図の回路構成では、バイアス電流源回
路は可変電流源2、ジョセフソン素子242、インダク
タンス241から構成されている。可変電流源2は端子
4から供給されるバイアス制御信号により制御される。
The circuit shown in Figure 2 has a bias current in the superconducting loop 6,
The circuit configuration is such that the bias current can be supplied as a superconducting circulating current. FIG. 8 shows this embodiment. In the circuit configuration shown in FIG. 8, the bias current source circuit includes a variable current source 2, a Josephson element 242, and an inductance 241. Variable current source 2 is controlled by a bias control signal supplied from terminal 4.

また該ジョセフソン素子242は端子243.243′
を介して印加される書き込み信号により制御される。こ
の回路構成で、インダクタンス241の値はジョセフソ
ン素子242の等価インダクタンスより大きくしである
ため、回路の初期動作状態では可変電流源2から供給さ
れるバイアス電流1bは該ジョセフソン素子242に流
れる。
Furthermore, the Josephson element 242 has terminals 243 and 243'.
is controlled by a write signal applied via the . In this circuit configuration, the value of the inductance 241 is larger than the equivalent inductance of the Josephson element 242, so the bias current 1b supplied from the variable current source 2 flows to the Josephson element 242 in the initial operating state of the circuit.

次に、端子243.243′を介して書き込み信号を印
加すると、該ジョセフソン素子242は電圧状態に遷移
し、該可変電流源2より供給されたバイアス電流I、は
インダクタンス241を介して該超伝導ループ6に供給
され、該可変電流源2に戻る。次に可変電流源2から供
給する電流を遮断すると、該超伝導ループ6に流れてい
たバイアス電流■5は該ジョセフソン素子242、イン
ダクタンス241を流れる。従って、この状態では、バ
イアス電流Ibはインダクタンス241、超伝導ループ
6、ジョセフソン素子242から構成される閉ループを
超伝導電流となって循環する。ここで、バイアス電流■
ゎは初期に可変電流源2から供給された電流であること
から、該可変電流源からの供給を流を変化させれば超伝
導ループ6に供給されるバイアス電流I、を変えること
ができる。さらに、第8図の回路構成であれば、1個の
可変電流源2で複数個の信号重み加算回路50を駆動で
き、全体としての回路規模を小さくできる。
Next, when a write signal is applied via terminals 243 and 243', the Josephson element 242 transitions to a voltage state, and the bias current I, supplied by the variable current source 2, passes through the inductance 241 to It is fed into a conducting loop 6 and returns to the variable current source 2. Next, when the current supplied from the variable current source 2 is cut off, the bias current (5) flowing through the superconducting loop 6 flows through the Josephson element 242 and the inductance 241. Therefore, in this state, the bias current Ib circulates as a superconducting current through a closed loop composed of the inductance 241, the superconducting loop 6, and the Josephson element 242. Here, the bias current ■
Since ゎ is the current initially supplied from the variable current source 2, the bias current I supplied to the superconducting loop 6 can be changed by changing the flow supplied from the variable current source. Furthermore, with the circuit configuration shown in FIG. 8, a plurality of signal weight addition circuits 50 can be driven by one variable current source 2, and the overall circuit scale can be reduced.

第1図は本発明による超伝導しきい値論理回路の第1の
実施例500である。第1図の実施例では、第2図に示
す入力重み加算回路50を複数個使い、複数個の該重み
加算回路50の複数個の出力信号を複数個の超伝導配線
7を介して磁束結合型ジョセフソン素子8に入力する構
成である。該磁束結合型ジョセフソン素子8には電流源
9からバイアス電流11+rが供給される。さらに該磁
束結合型ジョセフソン素子8には端子13を介してしき
い値電流信号が入力される。このしきい値信号により該
磁束結合型ジョセフソン素子が電圧状態になる信号レベ
ルが決まる。即ち、複数の超伝導配線7を介して伝送さ
れた信号電流および端子13を介して入力されたしきい
値電流の発生する磁束は該磁束結合型ジョセフソン素子
8に鎖交する。該磁束が一定の値を越すと該磁束結合型
ジョセフソン素子は超伝導状態から電圧状態に遷移する
。該磁束結合型ジョセフソン素子の信号は端子10を介
して検出される。以上説明した回路動作より、該磁束結
合型ジョセフソン素子8に鎖交する磁束は各入力重み加
算回路の出力信号としきい値信号の加算によっており、
該磁束結合型ジョセフソン素子は8それを一定の信号レ
ベルで“1”または“0”信号に弁別する動作を行なう
ことは明か。従って、第1図に示す実施例が第22図の
回路動作を実行することは明かである。
FIG. 1 is a first embodiment 500 of a superconducting threshold logic circuit according to the present invention. In the embodiment shown in FIG. 1, a plurality of input weight addition circuits 50 shown in FIG. The configuration is such that the signal is input to a type Josephson element 8. A bias current 11+r is supplied to the flux-coupled Josephson element 8 from a current source 9. Furthermore, a threshold current signal is input to the flux-coupled Josephson element 8 via a terminal 13. This threshold signal determines the signal level at which the flux-coupled Josephson element becomes in a voltage state. That is, the magnetic flux generated by the signal current transmitted via the plurality of superconducting wires 7 and the threshold current input via the terminal 13 interlinks with the flux-coupled Josephson element 8. When the magnetic flux exceeds a certain value, the flux-coupled Josephson element transitions from a superconducting state to a voltage state. The signal of the flux-coupled Josephson element is detected via the terminal 10. From the circuit operation explained above, the magnetic flux interlinking with the flux-coupled Josephson element 8 is determined by the addition of the output signal of each input weight addition circuit and the threshold signal.
It is clear that the magnetic flux coupling type Josephson element 8 performs an operation of discriminating it into a "1" or "0" signal at a constant signal level. It is therefore clear that the embodiment shown in FIG. 1 implements the circuit operation of FIG. 22.

第9図は第1図に示す実施例を改良した実施例500′
である。第1図の実施例では、複数の超伝導配線7は並
列に該磁束結合型ジョセフソン素子8に入力されていた
が、第9図の実施例では複数の超伝導配線7は該磁束結
合型ジョセフソン素子の入力線12を介して接地される
構造である。
FIG. 9 shows an embodiment 500' that is an improved version of the embodiment shown in FIG.
It is. In the embodiment shown in FIG. 1, the plurality of superconducting wires 7 are input in parallel to the flux-coupled type Josephson element 8, but in the embodiment shown in FIG. This structure is grounded via the input line 12 of the Josephson element.

この方法であれば、該磁束結合型ジョセフソン素子の入
力線を少なくでき、回路構造を簡単にできる。
With this method, the number of input lines of the flux-coupled Josephson element can be reduced, and the circuit structure can be simplified.

第10図は第9図に示す超伝導しきい値回路500′を
複数個使って構成した多出力しきい値論理回路網の実施
例である。この回路網では、デジタル入力信号を各超伝
導しきい値論理回路に共通に与え、入力信号条件に応じ
た複数の出カバターンを作成できる。
FIG. 10 shows an embodiment of a multi-output threshold logic network constructed using a plurality of superconducting threshold circuits 500' shown in FIG. 9. In this network, a digital input signal is commonly applied to each superconducting threshold logic circuit, and multiple output patterns can be created depending on the input signal conditions.

本発明による第1図に示す第1の実施例では、超伝導ル
ープ6は1個の磁束結合型ジョセフソン素子1とインダ
クタンス3で構成されていた。この為、論理動作を終了
した後、インダクタンス3に流れたバイアス電流■ゎを
該磁束結合型ジョセフソン素子に戻すためには、該可変
電流源2を一時遮断し、再びバイアス電流を設定しなお
す操作が必要であり、煩雑である。しかし、第2図の回
路に機能を付加すればこの煩雑な操作を必要としない回
路を実現できる。第11図は本発明の第2の実施例で使
う入力重み加算回路100例である。
In the first embodiment of the present invention shown in FIG. 1, the superconducting loop 6 was composed of one flux-coupled Josephson element 1 and an inductance 3. Therefore, in order to return the bias current flowing through the inductance 3 to the flux-coupled Josephson element after completing the logic operation, the variable current source 2 must be temporarily shut off and the bias current set again. It requires operations and is complicated. However, if functions are added to the circuit shown in FIG. 2, a circuit that does not require this complicated operation can be realized. FIG. 11 shows an example of 100 input weight adding circuits used in the second embodiment of the present invention.

第11図の回路では、第1、第2の磁束結合型ジョセフ
ソン素子21.22、インダクタンス23.24を閉ル
ープに並べた超伝導ループ60に可変電流源2からバイ
アス電流■1を供給する構成である。該第1の磁束結合
型ジョセフソン素子21には端子25.25′を介して
デジタル入力信号が印加される。このデジタル入力信号
は該磁束結合型ジョセフソン素子の最大超伝導電流を制
御することは第2図の回路動作と同様である。また第2
の磁束結合型ジョセフソン素子22には端子26.26
′を介してリセット電流が印加される。
In the circuit shown in FIG. 11, a bias current 1 is supplied from a variable current source 2 to a superconducting loop 60 in which first and second flux-coupled Josephson elements 21, 22 and inductances 23, 24 are arranged in a closed loop. It is. A digital input signal is applied to the first flux-coupled Josephson element 21 via terminals 25, 25'. This digital input signal controls the maximum superconducting current of the flux-coupled Josephson element, which is similar to the circuit operation shown in FIG. 2. Also the second
The flux-coupled Josephson element 22 has terminals 26 and 26.
A reset current is applied through .

該リセット電流も同様に、該磁束結合型ジョセフソン素
子2の最大超伝導電流を制御する。この回路では、イン
ダクタンス23は回路負荷としての役目を有し、第2図
のインダクタンス3に相当する。インダクタンス24は
寄生インダクタンス等を総称したもので、その容量は一
般に小さく、回路動作には必ずしも必要としない。以下
に回路動作を説明する。動作初期には、デジタル入力信
号およびリセット信号を抑制し、可変電流源2よりバイ
アス電流1.を該超伝導ループ60に印加する。このと
き、インダクタンス23および第2の磁束結合型ジョセ
フソン素子22の等価インダクタンスの合計はインダク
タンス24および第1の磁束結合型ジョセフソン素子2
1の等価インダクタンスの合計より大きいため、該バイ
アス電流I。
The reset current similarly controls the maximum superconducting current of the flux-coupled Josephson element 2. In this circuit, inductance 23 serves as a circuit load and corresponds to inductance 3 in FIG. Inductance 24 is a general term for parasitic inductance, etc., and its capacitance is generally small and is not necessarily required for circuit operation. The circuit operation will be explained below. At the initial stage of operation, the digital input signal and reset signal are suppressed, and the bias current 1. is applied to the superconducting loop 60. At this time, the sum of the equivalent inductances of the inductance 23 and the second flux-coupled Josephson element 22 is the sum of the equivalent inductance of the inductance 24 and the first flux-coupled Josephson element 2.
Since the bias current I is greater than the sum of the equivalent inductances of 1.

は該第1の磁束結合型ジョセフソン素子21を流れる。flows through the first flux-coupled Josephson element 21.

次に端子25.25′を介してデジタル入力信号を印加
すると該磁束結合型ジョセフソン素子21が電圧状態に
遷移し、該バイアス電流1bは該第2の磁束結合型ジョ
セフソン素子22、インダクタンス23を介して流れる
。ここまでは第2図に示す入力重み加算回路50の動作
と同様である。次に論理動作が終了し、該デジタル人力
信号を取り去っても該バイアス電流Ibの流れるパスは
変化せず、該第2の磁束結合型ジョセフソン素子22を
流れる。このため、次の論理動作を可能にするため、リ
セット信号電流を端子26.26′から印加し、該第2
の磁束結合型ジョセフソン素子22を電圧状態に遷移さ
せ、該バイアス電流I、を該第1の磁束結合型ジョセフ
ソン素子に戻す。この状態は次の論理動作を可能とさせ
ることは明か。以上の回路動作から、該可変電流源2は
常に電流を該超伝導ループに準直流で供給すればよく、
第2図に示す入力重み加算回路50の様に論理動作を終
了する度に該可変電流源2を遮断する必要がない。第1
1図の実施例で、該可変電流源2から供給されるバイア
ス電流Ibを変化すれば、インダクタンス23に出力す
る電流を変化させることができる。これは、(1)式の
重みWiを変えることに相当する。第12図は第11図
の改良例で、回路で信号を遠方に伝送するため超伝導配
線7.7′を用いた回路例である。第13図はリセット
動作を自動的に行なう回路の例である。第13図の実施
例では、第1、第2の磁束結合型ジョセフソン素子21
.22に端子25.25′を介してデジタル入力信号を
印加し、かつ該第2の磁束結合型ジョセフソン素子22
には定電流源31から供給されるオフセット電流I。f
fを印加する構成である。ここで、該磁束結合型ジョセ
フソン素子22に印加される該オフセット電流は該デジ
タル入力信号“1”の場合の電流と流れる向きが反対で
電流値が同じになるように設定するため、該オフセット
電流と該デジタル入力信号電流の発生する磁束は互に打
ち消し合う。第13図の実施例では、入力信号が印加さ
れない場合、第2の磁束結合型ジョセフソン素子22に
はオフセット電流I。f、の発生する磁束が鎖交してい
るためバイアス電流I、は第1の磁束結合型ジョセフソ
ン素子を流れる。ここで、論理動作が可能となる。次に
、デジタル入力信号“1”が印加されると、第1の磁束
結合型ジョセフソン素子には磁束が鎖交し、第2の磁束
結合型ジョセフソン素子22に鎖交する磁束は零になる
ため、該バイアス電流■ゎは第2の磁束結合型ジョセフ
ソン素子22を介してインダクタンス23に流れる。次
にデジタル入力信号を取り去ると、該バイアス電流I、
は該第1の磁束結合型ジョセフソン素子21に流れ、次
の論理動作が可能となる。以上より、第13図に示す実
施例が自動的にリセット動作を行なっていることは明か
Next, when a digital input signal is applied via the terminals 25, 25', the flux-coupled Josephson element 21 transitions to a voltage state, and the bias current 1b is transferred to the second flux-coupled Josephson element 22, the inductance 23 flows through. The operation up to this point is similar to the operation of the input weight addition circuit 50 shown in FIG. Next, when the logic operation is completed and the digital human input signal is removed, the path through which the bias current Ib flows remains unchanged and flows through the second flux-coupled Josephson element 22. Therefore, in order to enable the next logical operation, a reset signal current is applied from the terminals 26 and 26', and the second
flux-coupled Josephson element 22 to a voltage state and returns the bias current I to the first flux-coupled Josephson element. It is clear that this state allows the following logical operation. From the above circuit operation, it is sufficient that the variable current source 2 always supplies current to the superconducting loop as quasi-direct current,
Unlike the input weight adding circuit 50 shown in FIG. 2, there is no need to cut off the variable current source 2 every time a logic operation is completed. 1st
In the embodiment shown in FIG. 1, by changing the bias current Ib supplied from the variable current source 2, the current output to the inductance 23 can be changed. This corresponds to changing the weight Wi in equation (1). FIG. 12 is an improved example of FIG. 11, and is an example of a circuit using superconducting wiring 7, 7' to transmit signals over long distances. FIG. 13 is an example of a circuit that automatically performs a reset operation. In the embodiment shown in FIG. 13, the first and second flux-coupled Josephson elements 21
.. 22 through terminals 25, 25', and the second flux-coupled Josephson element 22.
is an offset current I supplied from a constant current source 31. f
This is a configuration in which f is applied. Here, the offset current applied to the flux-coupled Josephson element 22 is set so that the flow direction is opposite to the current in the case of the digital input signal "1" and the current value is the same, so the offset current is The magnetic flux generated by the current and the digital input signal current cancel each other out. In the embodiment of FIG. 13, when no input signal is applied, an offset current I flows through the second flux-coupled Josephson element 22. Since the magnetic fluxes generated by f are interlinked, the bias current I flows through the first flux-coupled Josephson element. Logical operations are now possible. Next, when the digital input signal "1" is applied, the magnetic flux interlinks with the first flux-coupled Josephson element, and the magnetic flux interlinks with the second flux-coupled Josephson element 22 becomes zero. Therefore, the bias current flows through the inductance 23 via the second magnetic flux coupling type Josephson element 22. Then, when the digital input signal is removed, the bias current I,
flows into the first flux-coupled Josephson element 21, and the next logical operation becomes possible. From the above, it is clear that the embodiment shown in FIG. 13 automatically performs the reset operation.

第11図に示す入力重み加算回路100の可変電流源2
は第2図の入力重み加算回路50で示した可変電流源と
同様の構成を採用できる。第14図、第15図、第16
図、第17図、第18回は入力重み加算回路100の可
変電流源2の構成方法を示している。各々、第4図、第
5図、第6図、第7図、第8図に示す可変電流源の構成
法に相当する。
Variable current source 2 of input weight addition circuit 100 shown in FIG.
can adopt a configuration similar to that of the variable current source shown in the input weight adding circuit 50 of FIG. Figure 14, Figure 15, Figure 16
17 and 18 show a method of configuring the variable current source 2 of the input weight addition circuit 100. Each corresponds to the configuration method of the variable current source shown in FIG. 4, FIG. 5, FIG. 6, FIG. 7, and FIG. 8.

第19図は本発明による超伝導しきい値論理回路の第2
の実施例510である。第19図の実施例は、第11図
に示す入力重み加算回路100を複数個使い、該複数個
の入力重み加算回路100の複数個の出力信号を複数個
の超伝導配線7を介して磁束結合型ジョセフソン素子8
に入力する超伝導しきい値論理回路510である。この
回路構成は第9図に示す実施例の構成と同様である。
FIG. 19 shows the second superconducting threshold logic circuit according to the present invention.
This is Example 510. The embodiment shown in FIG. 19 uses a plurality of input weight addition circuits 100 shown in FIG. Coupled Josephson element 8
A superconducting threshold logic circuit 510 inputs to the superconducting threshold logic circuit 510. This circuit configuration is similar to that of the embodiment shown in FIG.

第20図は第19図に示す超伝導しきい値論理回路51
0を複数個使って構成した多出力しきい値論理回路網の
実施例である。この回路網では、デジタル入力信号を各
超伝導しきい値論理回路に共通に与え、入力信号条件に
応じた複数の出カバターンを作成できる。
FIG. 20 shows the superconducting threshold logic circuit 51 shown in FIG. 19.
This is an example of a multi-output threshold logic circuit network configured using a plurality of 0's. In this network, a digital input signal is commonly applied to each superconducting threshold logic circuit, and multiple output patterns can be created depending on the input signal conditions.

第2図、第11図の入力重み加算回路では、デジタル入
力信号が1個の場合を取り上げたが、各デジタル入力信
号が印加される磁束結合型ジョセフソン素子の入力線を
複数設けて仕入力信号回路とすることが出来ることは明
か。更に、第21図に示すように、複数の磁束結合型ジ
ョセフソン素子31.32を入力素子として該超伝導ル
ープ内に配列し、該複数の磁束結合型ジョセフソン素子
に端子33.33’  34.34′を介して複数のデ
ジタル入力信号を印加する構成とすれば、多入力重み加
算回路を構成できることは明か。
In the input weight addition circuits shown in Figs. 2 and 11, the case where there is one digital input signal was taken up, but it is possible to input multiple input lines of the flux-coupled Josephson element to which each digital input signal is applied. It is clear that it can be used as a signal circuit. Furthermore, as shown in FIG. 21, a plurality of flux-coupled Josephson elements 31, 32 are arranged in the superconducting loop as input elements, and terminals 33, 33' 34 are connected to the plurality of flux-coupled Josephson elements. It is clear that a multi-input weighted addition circuit can be constructed by applying a plurality of digital input signals via .34'.

(本発明の効果) 以上説明したごとく、本発明を用いれば、高速のジョセ
フソンスイッチング回路で、学習機能を有する、しきい
値論理回路を構成できる。従って、本発明により、しき
い値論理回路を使った、認識判断を実行するのに好適な
高速計算機を実現できる。故に、本発明はこの高度の認
識判断を行なう高速計算機の実現に必要不可欠である。
(Effects of the Present Invention) As described above, by using the present invention, a threshold logic circuit having a learning function can be constructed using a high-speed Josephson switching circuit. Therefore, according to the present invention, it is possible to realize a high-speed computer suitable for executing recognition judgment using a threshold logic circuit. Therefore, the present invention is indispensable for realizing a high-speed computer that performs this sophisticated recognition judgment.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による超伝導しきい値論理回路の第1の
実施例を示す図、第2図は超伝導しきい値論理回路の第
1の実施例で使う重み加算回路の基本構造を示す図、第
3図は第2図の改良例を示す図、第4図、第5図、第6
図、第7図、第8図はそれぞれ入力重み加算回路の可変
電流源の構成例を示す図、第9図は超伝導しきい値論理
回路の第1の実施例の変形例を示す図、第10図は第1
の超伝導しきい値論理回路を使った多出力しきい値論理
回路網の構成例を示す図、第11図は超伝導しきい値論
理回路の第2の実施例で使う重み加算回路の基本構造を
示す図、第12図、第13図はそれぞれ第11図の改良
例を示す図、第14図、第15図、第16図、第17図
、第18図はそれぞれ入力重み加算回路の可変電流源の
構成例を示す図、第19図は本発明による超伝導しきい
値論理回路の第2の実施例を示す図、第20図は第2の
超伝導しきい値論理回路を使った多出力しきい値論理回
路網の構成例を示す図、第21図は多人力重み加算回路
の構成例を示す図、第22図はしきい値論理回路の原理
動作を示す図である。 1・・・磁束結合型ジョセフソン素子、2・・・可変電
流源、3・・・インダクタンス、4,5゜5′ ・・・
端子、6・・・超伝導ループ、7・・・超伝導配線、7
′ ・・・帰還電流配線、8・・・磁束結合型ジョセフ
ソン素子、9・・・定電流源、10・・・端子、12・
・・入力線、13・・・端子、21.22・・・磁束結
合型ジョセフソン素子、23.24・・・インダクタン
ス、25.25’、26.26’  ・・・端子、31
・・・定電流源、60・・・超伝導ループ、50゜10
0・・・入力重み加算回路、201・・・可変電流源、
202・・・抵抗、211・・・定電圧源、212・・
・可変抵抗、221・・・定電圧源、222,223・
・・抵抗、225・・・磁束結合型ジョセフソン素子、
226・・・抵抗、227,227’  ・・・端子、
230・・・閉ループ、231・・・超伝導トランス、
232゜232′ ・・・端子、241・・・インダク
タンス、242・−・ジョセフソン素子、243゜24
3′ ・・・端子、 500,500’ 510・・・
超伝導しきい値論理回路、600・・・入力端子、61
0・・・入力線、620・・・出力線、630・・・制
御端子、650・・・しきい値論理回路。 第1図 第2図 第4図 第3図 第9図 第5図 f゛ 第6図 第7図 第11図 第12図 第13図 第14図 第15図 第16図 第17図 第19図 第21図 第22図
FIG. 1 shows a first embodiment of a superconducting threshold logic circuit according to the present invention, and FIG. 2 shows the basic structure of a weight addition circuit used in the first embodiment of the superconducting threshold logic circuit. Figure 3 shows an improved example of Figure 2, Figures 4, 5, and 6.
7 and 8 are diagrams each showing a configuration example of the variable current source of the input weight addition circuit, and FIG. 9 is a diagram showing a modification of the first embodiment of the superconducting threshold logic circuit. Figure 10 is the first
Figure 11 shows the basics of the weight addition circuit used in the second embodiment of the superconducting threshold logic circuit. Figures 12 and 13 are diagrams showing the structure of Figure 11, respectively, and Figures 14, 15, 16, 17, and 18 are diagrams of the input weight addition circuit. FIG. 19 is a diagram showing a configuration example of a variable current source, FIG. 19 is a diagram showing a second embodiment of the superconducting threshold logic circuit according to the present invention, and FIG. 20 is a diagram showing a second embodiment of the superconducting threshold logic circuit according to the present invention. FIG. 21 is a diagram showing a configuration example of a multi-output threshold logic circuit network, FIG. 21 is a diagram showing a configuration example of a multi-manual weight addition circuit, and FIG. 22 is a diagram showing the principle operation of the threshold logic circuit. 1...Flux-coupled Josephson element, 2...Variable current source, 3...Inductance, 4,5°5'...
Terminal, 6... Superconducting loop, 7... Superconducting wiring, 7
'...Feedback current wiring, 8...Flux-coupled Josephson element, 9...constant current source, 10...terminal, 12...
...Input line, 13...Terminal, 21.22...Flux-coupled Josephson element, 23.24...Inductance, 25.25', 26.26'...Terminal, 31
...Constant current source, 60...Superconducting loop, 50°10
0... Input weight addition circuit, 201... Variable current source,
202...Resistor, 211... Constant voltage source, 212...
・Variable resistance, 221...constant voltage source, 222, 223・
...Resistance, 225...Flux-coupled Josephson element,
226...Resistance, 227, 227'...Terminal,
230...Closed loop, 231...Superconducting transformer,
232゜232'...terminal, 241...inductance, 242...Josephson element, 243゜24
3'...terminal, 500,500' 510...
Superconducting threshold logic circuit, 600...input terminal, 61
0...Input line, 620...Output line, 630...Control terminal, 650...Threshold logic circuit. Figure 1 Figure 2 Figure 4 Figure 3 Figure 9 Figure 5 f Figure 6 Figure 7 Figure 11 Figure 12 Figure 13 Figure 14 Figure 15 Figure 16 Figure 17 Figure 19 Figure 21 Figure 22

Claims (1)

【特許請求の範囲】 1、少なくとも1個のジョセフソン素子とインダクタン
スからなる超伝導閉回路に電流源からバイアス電流を供
給する構成であって、該ジョセフソン素子には入力信号
が印加できる手段を有し、該入力信号により該ジョセフ
ソン素子において該バイアス電流の流れを切り換える機
能を有し、該電流源には該バイアス電流を変化させる機
能を有する超伝導電流切り換え回路を少なくとも1個以
上含み、該超伝導電流切り換え回路の該超伝導閉回路の
電流を入力とする他のジョセフソン回路から構成され、
該超伝導閉回路の電流で該ジョセフソン回路をスイッチ
させることを特徴とする超伝導しきい値論理回路。 2、特許請求の範囲第1項の超伝導しきい値論理回路で
あって、該超伝導電流切り換え回路の超伝導閉回路に超
伝導配線を含むことを特徴とする超伝導しきい値論理回
路。 3、特許請求の範囲第2項の超伝導しきい値論理回路で
あって、該超伝導電流切り換え回路の超伝導閉回路は少
なくとも1個以上のジョセフソン素子を含むブランチと
ジョセフソン素子を含まないブランチの並列接続で構成
され、該バイアス電流は2本のブランチの接続点に供給
されていることを特徴とする超伝導しきい値論理回路。 4、特許請求の範囲第2項の超伝導しきい値論理回路で
あって、該超伝導電流切り換え回路の超伝導閉回路は少
なくとも1個以上のジョセフソン素子を含む第1のブラ
ンチと少なくとも1個以上のジョセフソン素子を含む第
2のブランチの並列接続で構成され、該バイアス電流は
2本のブランチの接続点に供給されていることを特徴と
する超伝導しきい値論理回路。 5、特許請求の範囲第4項の超伝導しきい値論理回路で
あって、第1のブランチにあるジョセフソン素子には入
力信号が、第2のブランチのジョセフソン素子にはリセ
ット信号が印加されることを特徴とする超伝導しきい値
論理回路。 6、特許請求の範囲第4項の超伝導しきい値論理回路で
あって、第1のブランチおよび第2のブランチのジョセ
フソン素子に入力信号が印加され、更に、第2のブラン
チのジョセフソン素子には定電流が印加され、該定電流
の発生する磁束が該入力信号電流の発生する磁束を打ち
消すことを特徴とする超伝導しきい値論理回路。 7、特許請求の範囲第2項の超伝導しきい値論理回路で
あって、該電流源が可変電圧源と抵抗で構成される超伝
導しきい値論理回路。 8、特許請求の範囲第2項の超伝導しきい値論理回路で
あって、該超伝導電流切り換え回路の電流源が可変抵抗
と電圧源で構成される超伝導しきい値論理回路。 9、特許請求の範囲第2項の超伝導しきい値論理回路で
あって、該超伝導電流切り換え回路の電流源が電流源に
ジョセフソン素子からなる電流分流回路を並列に接続し
たことを特徴とする超伝導しきい値論理回路。 10、特許請求の範囲第2項の超伝導しきい値論理回路
であって、該超伝導電流切り換え回路の電流源が超伝導
トランスと超伝導配線で構成され、該超伝導トランスの
一方の巻線に流す電流により該バイアス電流が誘起され
ることを特徴とする超伝導しきい値論理回路。 11、特許請求の範囲第2項の超伝導しきい値論理回路
であって、該超伝導配線の電流源が1個以上のジョセフ
ソン素子と該超伝導閉回路で第2の超伝導閉回路を構成
し、該第2の超伝導閉回路には可変電流源から電流が供
給される構成であって、該第2の超伝導閉回路に流れる
循環電流が該超伝導電流切り換え回路のバイアス電流で
あることを特徴とする超伝導しきい値論理回路。 12、特許請求の範囲第2項の超伝導しきい値論理回路
であって、該他のジョセフソン回路には、該超伝導切り
換え回路からの信号電流以外に信号電流を印加する手段
を別途設けたことを特徴とする超伝導しきい値論理回路
。 13、特許請求の範囲第2項の超伝導しきい値論理回路
であって、複数の超伝導電流切り換え回路の超伝導配線
を他のジョセフソン回路のより少ない入力線に接続する
ことを特徴とする超伝導しきい値論理回路。 14、特許請求の範囲第2項の超伝導しきい値論理回路
を複数個並べ、入力信号を複数個の超伝導しきい値論理
回路の共通入力とし、複数の出力信号を出力することを
特徴とする超伝導しきい値論理回路。
[Claims] 1. A structure in which a bias current is supplied from a current source to a superconducting closed circuit consisting of at least one Josephson element and an inductance, and means for applying an input signal to the Josephson element. and has a function of switching the flow of the bias current in the Josephson element according to the input signal, and the current source includes at least one superconducting current switching circuit having a function of changing the bias current, The superconducting current switching circuit is composed of another Josephson circuit that receives the current of the superconducting closed circuit as an input,
A superconducting threshold logic circuit characterized in that the Josephson circuit is switched by the current of the superconducting closed circuit. 2. The superconducting threshold logic circuit according to claim 1, characterized in that the superconducting closed circuit of the superconducting current switching circuit includes superconducting wiring. . 3. The superconducting threshold logic circuit according to claim 2, wherein the superconducting closed circuit of the superconducting current switching circuit includes a branch including at least one Josephson element and a Josephson element. 1. A superconducting threshold logic circuit comprising two branches connected in parallel, the bias current being supplied to a connection point between the two branches. 4. The superconducting threshold logic circuit according to claim 2, wherein the superconducting closed circuit of the superconducting current switching circuit includes a first branch including at least one Josephson element and at least one 1. A superconducting threshold logic circuit comprising a second branch connected in parallel including at least one Josephson element, the bias current being supplied to a connection point between the two branches. 5. The superconducting threshold logic circuit according to claim 4, wherein an input signal is applied to the Josephson element in the first branch, and a reset signal is applied to the Josephson element in the second branch. A superconducting threshold logic circuit characterized by: 6. The superconducting threshold logic circuit according to claim 4, wherein an input signal is applied to the Josephson elements of the first branch and the second branch, and further includes a Josephson element of the second branch. A superconducting threshold logic circuit characterized in that a constant current is applied to the element, and the magnetic flux generated by the constant current cancels the magnetic flux generated by the input signal current. 7. The superconducting threshold logic circuit according to claim 2, wherein the current source is comprised of a variable voltage source and a resistor. 8. The superconducting threshold logic circuit according to claim 2, wherein the current source of the superconducting current switching circuit is comprised of a variable resistor and a voltage source. 9. The superconducting threshold logic circuit according to claim 2, characterized in that the current source of the superconducting current switching circuit has a current shunting circuit made of a Josephson element connected in parallel to the current source. superconducting threshold logic circuit. 10. The superconducting threshold logic circuit according to claim 2, wherein the current source of the superconducting current switching circuit is composed of a superconducting transformer and superconducting wiring, and one winding of the superconducting transformer A superconducting threshold logic circuit characterized in that the bias current is induced by a current flowing through a line. 11. The superconducting threshold logic circuit according to claim 2, in which the current source of the superconducting wiring comprises one or more Josephson elements and the superconducting closed circuit forming a second superconducting closed circuit. , the second superconducting closed circuit is supplied with current from a variable current source, and the circulating current flowing through the second superconducting closed circuit is a bias current of the superconducting current switching circuit. A superconducting threshold logic circuit characterized by: 12. The superconducting threshold logic circuit according to claim 2, wherein the other Josephson circuit is provided with means for applying a signal current in addition to the signal current from the superconducting switching circuit. A superconducting threshold logic circuit characterized by: 13. The superconducting threshold logic circuit according to claim 2, characterized in that superconducting wires of a plurality of superconducting current switching circuits are connected to fewer input lines of other Josephson circuits. superconducting threshold logic circuit. 14. A plurality of superconducting threshold logic circuits according to claim 2 are arranged, an input signal is used as a common input of the plurality of superconducting threshold logic circuits, and a plurality of output signals are outputted. superconducting threshold logic circuit.
JP13310090A 1990-05-23 1990-05-23 Superconducting threshold logic Expired - Fee Related JP2802452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13310090A JP2802452B2 (en) 1990-05-23 1990-05-23 Superconducting threshold logic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13310090A JP2802452B2 (en) 1990-05-23 1990-05-23 Superconducting threshold logic

Publications (2)

Publication Number Publication Date
JPH0429408A true JPH0429408A (en) 1992-01-31
JP2802452B2 JP2802452B2 (en) 1998-09-24

Family

ID=15096825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13310090A Expired - Fee Related JP2802452B2 (en) 1990-05-23 1990-05-23 Superconducting threshold logic

Country Status (1)

Country Link
JP (1) JP2802452B2 (en)

Also Published As

Publication number Publication date
JP2802452B2 (en) 1998-09-24

Similar Documents

Publication Publication Date Title
Huang et al. Bounds on number of hidden neurons of multilayer perceptrons in classification and recognition
WO2020018960A1 (en) Compute-in-memory architecture for neural networks
Gocheva et al. Modeling of Electronic Circuits with Generalized Nets
JPH02276310A (en) Logic circuit
JPH0429408A (en) Superconductive threshold value logical circuit
JP4066012B2 (en) Superconducting driver circuit and superconducting equipment
JPH0360219A (en) Superconducting threshold logic circuit
JPS58108830A (en) Josephson logical integrated circuit
JP3845320B2 (en) Superconducting single flux quantum multi-input exclusive OR circuit
US4555643A (en) Superconducting logic circuit and superconducting switching device therefor
US4373138A (en) Hybrid unlatching flip-flop logic element
JP2694778B2 (en) Superconducting neuron element
US4538077A (en) Circuit utilizing Josephson effect
Ninomiya et al. Design and simulation of neural network digital sequential circuits
JP2739781B2 (en) Superconducting synapse circuit
US3014204A (en) Magnetic circuits
Barbosa et al. Feasible directions linear programming by neural networks
US3506845A (en) Networks of elements for implementing threshold functions
JPH04130592A (en) Threshold logic circuit
GB825949A (en) Means for the transfer of information in circuits incorporating magnetic cores
JPH0234530B2 (en)
JPH04129423A (en) Superconducting multi-threshold logic circuit
JP2550587B2 (en) The Josephson Gate
JPH0754900B2 (en) Josephson resistor-coupling negation circuit
JP2000252811A (en) Sfq/latching conversion circuit and superconducting/ semiconductor interface circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees