JPH04291979A - Fabrication of semiconductor light emitting device - Google Patents

Fabrication of semiconductor light emitting device

Info

Publication number
JPH04291979A
JPH04291979A JP3057366A JP5736691A JPH04291979A JP H04291979 A JPH04291979 A JP H04291979A JP 3057366 A JP3057366 A JP 3057366A JP 5736691 A JP5736691 A JP 5736691A JP H04291979 A JPH04291979 A JP H04291979A
Authority
JP
Japan
Prior art keywords
film
plating
forming
metal film
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3057366A
Other languages
Japanese (ja)
Inventor
Tatsuyuki Sanada
真田 達行
Akira Furuya
章 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3057366A priority Critical patent/JPH04291979A/en
Publication of JPH04291979A publication Critical patent/JPH04291979A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To improve the characteristics of a semiconductor laser in the information of a semiconductor layer electrode structure by preventing an active laser from a cleavage part upon a high-melting-point contact metal layer from being damaged to prevent the deterioration of device characteristics and make uniform an injected current for improvement of a heat dissipation characteristic. CONSTITUTION:The surface of a semiconductor laser body is covered with an SiO2 film 16, and a stripe window 17 is opened. A high melting point contact metal layer is formed by covering with a Ti film 18 and a Pt film 19. The surface of the metal layer is covered with an Au film. Au plating 21 is formed through selective plating. An Au film 20 of a predetermined width part (in the vicinity of a cleavage portion) on the stripe window is left behind, and the Au film other than the foregoing portion is removed. The high-melting-point contact metal layer (Pt film 19, Ti film) is etched and removed by reactive ion etching (IBE) using the Au plating 21 as a mask.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は,半導体発光素子の製造
方法,特に半導体レーザ(LD:レーザダイオード)の
電極構造の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor light emitting device, and more particularly to a method of forming an electrode structure of a semiconductor laser (LD: laser diode).

【0002】0002

【従来の技術】図14〜図19を用いて,従来の半導体
レーザの電極形成方法を工程順に説明する。 (工程1,図14)n基板51上に,nバッファ層52
,ノンドープ活性層53,pクラッド層54,およびp
コンタクト層55を順次堆積する。
2. Description of the Related Art A conventional method for forming electrodes of a semiconductor laser will be explained step by step with reference to FIGS. 14 to 19. (Step 1, FIG. 14) On the n-substrate 51, the n-buffer layer 52
, non-doped active layer 53, p cladding layer 54, and p
Contact layers 55 are sequentially deposited.

【0003】(工程2,図15)全面に誘電体膜56を
堆積した後,ストライプ窓57を開口する。 (工程3,図16)全面に高融点コンタクト金属層58
を堆積する。
(Step 2, FIG. 15) After depositing a dielectric film 56 on the entire surface, stripe windows 57 are opened. (Step 3, FIG. 16) High melting point contact metal layer 58 on the entire surface
Deposit.

【0004】(工程4,図17)数μmの厚さにAuを
選択メッキして,Auメッキ59を形成する。Auメッ
キ59は,ワイヤボンディング時の機械的ストレスから
レーザ活性層を保護すると共に,レーザ活性層で発生す
る熱の放散を良好にするように働く。
(Step 4, FIG. 17) Au plating 59 is formed by selectively plating Au to a thickness of several μm. The Au plating 59 serves to protect the laser active layer from mechanical stress during wire bonding and to improve the dissipation of heat generated in the laser active layer.

【0005】(工程5,図18)Auメッキ59をマス
クとし,高融点コンタクト金属層58をエッチングして
除去する。 (工程6,図19)誘電体膜56を選択的にエッチング
した後,半導体レーザ本体にストライプ窓57と並行し
,n基板51に到達する深さの素子分離溝60を形成す
る。この素子分離溝60は,アレイ状態で,個々の半導
体レーザ素子の電圧−電流特性,電流−光特性などの初
期特性を測定するために形成する。
(Step 5, FIG. 18) Using the Au plating 59 as a mask, the high melting point contact metal layer 58 is etched and removed. (Step 6, FIG. 19) After selectively etching the dielectric film 56, an element isolation trench 60 is formed in the semiconductor laser body in parallel with the stripe window 57 and deep enough to reach the n-type substrate 51. The device isolation trench 60 is formed in order to measure initial characteristics such as voltage-current characteristics and current-optical characteristics of individual semiconductor laser devices in an array state.

【0006】n基板51の裏面にオーミックコンタクト
61を形成した後,Auメッキ59に対応する部分にA
uメッキ62を形成する。劈開部63に沿って劈開する
ことにより,個々の半導体レーザ素子に分離する。
After forming the ohmic contact 61 on the back surface of the n-type substrate 51, A is applied to the portion corresponding to the Au plating 59.
U plating 62 is formed. By cleaving along the cleavage portion 63, the semiconductor laser elements are separated into individual semiconductor laser elements.

【0007】[0007]

【発明が解決しようとする課題】従来の方法では,工程
5(図18)において,Auメッキ59をマスクとし,
高融点コンタクト金属層58をエッチングして除去して
いる。一般に,高融点金属はケミカルエッチングするこ
とが困難であり,無理に行うと半導体レーザ本体の半導
体をエッチングしてしまう危険性が高い。そこで,高融
点コンタクト金属層58のエッチングは,反応性イオン
エッチング(RIE)またはイオンビームエッチング(
IBE)などのドライエッチングで行っている。
[Problem to be solved by the invention] In the conventional method, in step 5 (FIG. 18), Au plating 59 is used as a mask,
The high melting point contact metal layer 58 is etched away. Generally, it is difficult to chemically etch high-melting point metals, and if this is done forcibly, there is a high risk of etching the semiconductor of the semiconductor laser body. Therefore, the high melting point contact metal layer 58 is etched by reactive ion etching (RIE) or ion beam etching (
This is done using dry etching such as IBE).

【0008】ところが,劈開部63の近傍にはAuメッ
キ59が存在しないので,RIEまたはIBEによる物
理的ダメージが活性層53に入り,半導体レーザ端面の
素子特性を劣化させる。その結果,しきい値電流の増大
やQスイッチ発振(通常のしきい値電流より大きな電流
を印加することによって始めて発振する現象)を起こす
ようになる。また,劈開部63の近傍に高融点コンタク
ト金属層58が存在しないので,素子抵抗の増大や電流
の不均一注入が生じる。さらに,活性層53で発生する
熱を効率良く放熱することができない。
However, since the Au plating 59 is not present in the vicinity of the cleavage portion 63, physical damage caused by RIE or IBE enters the active layer 53 and deteriorates the device characteristics of the semiconductor laser end face. As a result, the threshold current increases and Q-switch oscillation (a phenomenon that oscillates only when a current larger than the normal threshold current is applied) occurs. Furthermore, since the high melting point contact metal layer 58 is not present in the vicinity of the cleavage portion 63, element resistance increases and current is non-uniformly injected. Furthermore, the heat generated in the active layer 53 cannot be efficiently radiated.

【0009】以上のように,従来例には,信頼性に欠け
る,製造歩留りが低い,という問題があった。本発明は
,これらの問題点を解決して,高融点コンタクト金属層
のエッチング時に,劈開部付近の活性層に物理的ダメー
ジが入らないようにして,素子特性の劣化を防止すると
共に,注入電流を均一化し,熱放散特性を良好にして,
半導体レーザの特性を向上させることのできる,半導体
装置の製造方法,特に半導体レーザの電極構造の形成方
法を提供することを目的とする。
[0009] As described above, the conventional example has the problems of lack of reliability and low manufacturing yield. The present invention solves these problems and prevents physical damage to the active layer near the cleavage area during etching of the high-melting point contact metal layer, thereby preventing deterioration of device characteristics and injecting current. uniformity, good heat dissipation characteristics,
It is an object of the present invention to provide a method for manufacturing a semiconductor device, particularly a method for forming an electrode structure of a semiconductor laser, which can improve the characteristics of a semiconductor laser.

【0010】0010

【課題を解決するための手段】上記の目的を達成するた
めに,本発明に係る半導体発光素子の製造方法は,次の
ように構成する。 (1)第1の発明 半導体発光素子を構成する多層半導体構造の表面を誘電
体膜で被覆する工程と,該誘電体膜にストライプ状の開
口部を形成する工程と,該開口部を含む誘電体膜の全面
を覆ってコンタクト用の金属膜を形成する工程と,開口
部のストライプに沿った領域に位置する金属膜上に互い
に離間して複数のメッキ電極を形成する工程と,該複数
のメッキ電極相互間の開口部上に位置し,多層半導体構
造を劈開して分割するための分割領域に保護膜を形成す
る工程と,メッキ電極および該保護膜をマスクとして金
属膜をドライエッチングし,メッキ電極および保護膜以
外の金属膜を除去する工程と,分割領域をもって劈開を
行い,多層半導体構造を分割する工程とを含むように構
成する。
Means for Solving the Problems In order to achieve the above object, a method for manufacturing a semiconductor light emitting device according to the present invention is configured as follows. (1) A step of coating the surface of a multilayer semiconductor structure constituting a semiconductor light emitting device of the first invention with a dielectric film, a step of forming striped openings in the dielectric film, and a step of forming a dielectric film including the openings. a step of forming a metal film for contact covering the entire surface of the body membrane; a step of forming a plurality of plating electrodes spaced apart from each other on the metal film located in an area along the stripes of the opening; a process of forming a protective film in the dividing area located above the opening between the plated electrodes to cleave and divide the multilayer semiconductor structure; dry etching the metal film using the plated electrode and the protective film as a mask; The method is configured to include a step of removing the metal film other than the plating electrode and the protective film, and a step of performing cleavage using the dividing region to divide the multilayer semiconductor structure.

【0011】(2)第2の発明 半導体発光素子を構成する多層半導体構造の表面を誘電
体膜で被覆する工程と,該誘電体膜にストライプ状の開
口部を形成する工程と,該開口部を含む誘電体膜の全面
を覆って半導体に対するコンタクト用の金属膜を形成す
る工程と,開口部のストライプに沿った位置の金属膜上
に連続してメッキ層を形成する工程と,該メッキ層をマ
スクとして金属膜をドライエッチングし,該メッキ層以
外の金属膜を除去する工程と,連続して形成されたメッ
キ層をストライプと直角の方向に選択的に除去し,メッ
キ層を互いに離間した構成の複数のメッキ電極に分割す
る工程と,該複数のメッキ電極相互間に位置する部分を
分割領域として劈開を行い,多層半導体構造を分割する
工程とを含むように構成する。
(2) A step of coating the surface of the multilayer semiconductor structure constituting the semiconductor light emitting device of the second invention with a dielectric film, a step of forming striped openings in the dielectric film, and a step of forming the openings in the form of stripes. a process of forming a metal film for contacting the semiconductor over the entire surface of the dielectric film including The process of dry etching the metal film using the mask as a mask and removing the metal film other than the plated layer, and selectively removing the continuously formed plated layer in the direction perpendicular to the stripes, and separating the plated layers from each other. The method includes the steps of dividing the structure into a plurality of plating electrodes, and dividing the multilayer semiconductor structure by cleaving the portions located between the plurality of plating electrodes as dividing regions.

【0012】0012

【作用】本発明に係る電極構造形成方法では,高融点コ
ンタクト金属層をエッチングによって除去する時に,劈
開部の近傍に高融点コンタクト金属層が露出しない。す
なわち,劈開部の近傍(ストライプ窓上の所定幅の部分
)は高伝導体金属層によって被覆されている。この高伝
導体金属層が,反応性イオンエッチング(RIE)また
はイオンビームエッチング(IBE)の際に,保護膜と
して働くので,エッチングによる物理的ダメージが半導
体レーザ本体,特に劈開部の近傍に位置する活性層に侵
入するのを阻止する。その結果,素子特性の劣化を防止
することができる。
In the method for forming an electrode structure according to the present invention, when the high melting point contact metal layer is removed by etching, the high melting point contact metal layer is not exposed in the vicinity of the cleaved portion. That is, the vicinity of the cleavage portion (a predetermined width portion on the striped window) is covered with a highly conductive metal layer. This highly conductive metal layer acts as a protective film during reactive ion etching (RIE) or ion beam etching (IBE), so physical damage caused by etching is localized to the semiconductor laser body, especially near the cleavage area. Prevents it from entering the active layer. As a result, deterioration of element characteristics can be prevented.

【0013】また,ストライプ窓上の部分(劈開部の近
傍)が高融点コンタクト金属層で被覆されているので,
半導体レーザの共振器の全長にわたってコンタクト電極
が設けられていることになる。その結果,注入電流を均
一化することができると共に,レーザ活性層で発生する
熱を効果的に放散させることができる。
[0013] Also, since the part above the stripe window (near the cleavage part) is covered with a high melting point contact metal layer,
A contact electrode is provided over the entire length of the resonator of the semiconductor laser. As a result, the injection current can be made uniform, and the heat generated in the laser active layer can be effectively dissipated.

【0014】[0014]

【実施例】[第1実施例]図1〜図7を用いて,本発明
の第1実施例を工程順に説明する。 (工程1,図1)n−InP基板11上に,n−InP
バッファ層(不純物濃度1×1018cm−2,厚さ2
μm)12,ノンドープInGaAsP活性層(厚さ0
.15μm)13,p−InPクラッド層(不純物濃度
5×1017cm−2,厚さ1.5μm)14,および
p−InGaAsPコンタクト層(不純物濃度1×10
19cm−2,厚さ0.3μm)15を順次,液相成長
法またはMOCVD( Metal OrganicC
hemical Vapor Deposition 
)法によって成長させる。これにより,半導体レーザ本
体が形成される。
[Embodiment] [First Embodiment] A first embodiment of the present invention will be explained in order of steps with reference to FIGS. 1 to 7. (Step 1, Figure 1) On the n-InP substrate 11, n-InP
Buffer layer (impurity concentration 1 x 1018 cm-2, thickness 2
μm) 12, non-doped InGaAsP active layer (thickness 0
.. 15 μm) 13, p-InP cladding layer (impurity concentration 5×10 cm−2, thickness 1.5 μm) 14, and p-InGaAsP contact layer (impurity concentration 1×10
19cm-2, thickness 0.3μm) 15 was sequentially grown by liquid phase growth method or MOCVD (Metal OrganicC
chemical vapor deposition
) to grow by law. As a result, a semiconductor laser body is formed.

【0015】(工程2,図2)p−InGaAsPコン
タクト層15上に,SiO2 膜(膜厚約3000Å)
16を400℃の熱CVD法によって堆積した後,幅2
μmのストライプ窓17を開口する。
(Step 2, FIG. 2) A SiO2 film (about 3000 Å thick) is formed on the p-InGaAsP contact layer 15.
16 was deposited by thermal CVD method at 400°C, the width was 2.
A μm stripe window 17 is opened.

【0016】(工程3,図3)ウエーハ全面に,高融点
コンタクト金属層として,Ti膜(膜厚1000Å)1
8およびPt膜(膜厚3000Å)19を電子ビーム蒸
着法によって堆積する。
(Step 3, FIG. 3) A Ti film (thickness 1000 Å) 1 is deposited on the entire surface of the wafer as a high melting point contact metal layer.
8 and a Pt film (thickness: 3000 Å) 19 are deposited by electron beam evaporation.

【0017】全面に,高伝導体金属層として,Au膜(
膜厚3500Å)20を電子ビーム蒸着法または抵抗蒸
着法によって堆積する。 (工程4,図3,図4)通常のフォトリソグラフィ技術
によって選択メッキ用のパターニングを行い,電界メッ
キ法によりAuメッキ(厚さ3μm)21を形成する。
[0017] An Au film (
A film thickness of 3500 Å) 20 is deposited by electron beam evaporation or resistance evaporation. (Step 4, FIGS. 3 and 4) Patterning for selective plating is performed using ordinary photolithography, and Au plating (thickness: 3 μm) 21 is formed using electrolytic plating.

【0018】430℃,30分間の熱処理を施してp側
オーミックコンタクトの形成を行う。ストライプ窓17
上の部分(劈開部の近傍)を包含するように,Auメッ
キ21をフォトレジストで被覆し,フォトレジストで覆
われていない部分のAu膜20をエッチングによって除
去する。
A p-side ohmic contact is formed by heat treatment at 430° C. for 30 minutes. striped window 17
The Au plating 21 is covered with a photoresist so as to cover the upper part (near the cleavage part), and the part of the Au film 20 not covered with the photoresist is removed by etching.

【0019】(工程5,図4,図5)Auメッキ21を
マスクとし,反応性イオンエッチング(RIE)によっ
て,Pt膜19をエッチングする。Pt膜19のエッチ
ングガスにはArガスを用いた。この場合,PtとAu
のエッチングレートはほぼ等しいので,Pt膜19のエ
ッチングと並行して,ストライプ窓17上の部分のAu
膜20もエッチングされる。Tiのエッチングレートは
Pt,Auのおおむね1/10なので,このAu膜20
が無くなった時点でエッチングを止めることにより,P
t膜19はエッチングされ,Tiのみを選択的に残すこ
とができる。
(Step 5, FIGS. 4 and 5) Using the Au plating 21 as a mask, the Pt film 19 is etched by reactive ion etching (RIE). Ar gas was used as the etching gas for the Pt film 19. In this case, Pt and Au
Since the etching rate of the Pt film 19 is almost the same, the Au part above the stripe window 17 is etched in parallel with the etching of the Pt film 19.
Membrane 20 is also etched. Since the etching rate of Ti is approximately 1/10 of that of Pt and Au, this Au film 20
By stopping the etching when the P
The t-film 19 is etched, leaving only Ti selectively.

【0020】ストライプ窓17上の部分(劈開部の近傍
)のAu膜20はPt膜19のエッチングによって無く
なるが,その下のPt膜19が次の工程で保護膜として
作用する。 (工程6,図5,図6)Auメッキ21をマスクとし,
反応性イオンエッチング(RIE)によって,Ti膜1
8をエッチングする。
The portion of the Au film 20 above the striped window 17 (near the cleavage portion) is removed by etching the Pt film 19, but the Pt film 19 underneath acts as a protective film in the next step. (Step 6, Figure 5, Figure 6) Using the Au plating 21 as a mask,
Ti film 1 is etched by reactive ion etching (RIE).
Etch 8.

【0021】Ti膜18のエッチングガスにはCF4 
ガスを用いた。この場合,PtおよびAuは殆どエッチ
ングされない。 (工程7,図7)通常のフォトリソグラフィ技術によっ
て,素子分離溝(深さ約6μm)23のメサエッチング
を行う。
CF4 is used as the etching gas for the Ti film 18.
Using gas. In this case, Pt and Au are hardly etched. (Step 7, FIG. 7) Mesa etching of the element isolation groove (approximately 6 μm in depth) 23 is performed using normal photolithography technology.

【0022】基板11の厚さを約100μmにした後,
基板11の裏面にAuGe(膜厚500Å),Au(膜
厚2500Å)を抵抗蒸着法で堆積した後,380℃,
30分間の熱処理を施して,nオーミックコンタクト2
4を形成する。通常のフォトリソグラフィ技術によって
選択メッキ用のパターニングを行い,電界メッキ法によ
りAuメッキ(厚さ3μm)25を形成する。
After making the thickness of the substrate 11 about 100 μm,
After depositing AuGe (film thickness: 500 Å) and Au (film thickness: 2500 Å) on the back surface of the substrate 11 using a resistance vapor deposition method, the film was heated at 380°C.
After 30 minutes of heat treatment, the n-ohmic contact 2
form 4. Patterning for selective plating is performed using ordinary photolithography technology, and Au plating (thickness: 3 μm) 25 is formed using electrolytic plating.

【0023】劈開部22で劈開を行い,個々の半導体レ
ーザ素子に分離し,製品とする。 [第2実施例]図8〜図13を用いて,本発明の第2実
施例を工程順に説明する。 (工程1,図8)n−InP基板31上に,n−InP
バッファ層(不純物濃度1×1018cm−2,厚さ2
μm)32,ノンドープInGaAsP活性層(厚さ0
.15μm)33,p−InPクラッド層(不純物濃度
5×1017cm−2,厚さ1.5μm)34,および
p−InGaAsPコンタクト層(不純物濃度1×10
19cm−2,厚さ0.3μm)35を順次,液相成長
法またはMOCVD法によって成長させる。これにより
,半導体レーザ本体が形成される。
[0023] Cleavage is performed in the cleavage section 22 to separate the semiconductor laser devices into individual semiconductor laser devices, thereby producing products. [Second Embodiment] A second embodiment of the present invention will be explained step by step with reference to FIGS. 8 to 13. (Step 1, FIG. 8) On the n-InP substrate 31,
Buffer layer (impurity concentration 1 x 1018 cm-2, thickness 2
μm) 32, non-doped InGaAsP active layer (thickness 0
.. 15 μm) 33, p-InP cladding layer (impurity concentration 5×10 cm−2, thickness 1.5 μm) 34, and p-InGaAsP contact layer (impurity concentration 1×10
19 cm −2 , thickness 0.3 μm) 35 are sequentially grown by liquid phase epitaxy or MOCVD. As a result, a semiconductor laser body is formed.

【0024】(工程2,図9)p−InGaAsPコン
タクト層35上に,SiO2 膜(膜厚約3000Å)
36を400℃の熱CVD法によって堆積した後,幅2
μmのストライプ窓37を開口する。
(Step 2, FIG. 9) A SiO2 film (about 3000 Å thick) is formed on the p-InGaAsP contact layer 35.
After depositing 36 by thermal CVD method at 400℃,
A μm stripe window 37 is opened.

【0025】(工程3,図10)ウエーハ全面に,高融
点コンタクト金属層として,Ti膜(膜厚1000Å)
38およびPt膜(膜厚3000Å)39を電子ビーム
蒸着法によって堆積する。
(Step 3, FIG. 10) A Ti film (thickness: 1000 Å) is formed on the entire surface of the wafer as a high melting point contact metal layer.
38 and a Pt film (thickness: 3000 Å) 39 are deposited by electron beam evaporation.

【0026】通常のフォトリソグラフィ技術によって選
択メッキ用のパターニングを行い,電界メッキ法により
Auメッキ(厚さ3μm)40をストライプ窓37上の
部分(劈開部の近傍)を包含するように形成する。43
0℃,30分間の熱処理を施してp側オーミックコンタ
クトの形成を行う。
Patterning for selective plating is performed using ordinary photolithography, and Au plating (thickness: 3 μm) 40 is formed by electroplating so as to cover the portion above the stripe window 37 (near the cleavage portion). 43
Heat treatment is performed at 0° C. for 30 minutes to form a p-side ohmic contact.

【0027】(工程4,図10,図11)Auメッキ4
0をマスクとし,RIEによって,Pt膜39をエッチ
ングする。Pt膜39のエッチングガスにはArガスを
用いた。この場合,PtとAuのエッチングレートはほ
ぼ等しいので,Pt膜39のエッチングと並行して,A
uメッキ40もエッチングされる。しかしながら,Au
メッキ40は充分な厚さを持っているので,差し支えな
い。Tiについては,エッチングレートの差から,殆ど
残すことができる。
(Step 4, FIG. 10, FIG. 11) Au plating 4
0 as a mask, the Pt film 39 is etched by RIE. Ar gas was used as the etching gas for the Pt film 39. In this case, since the etching rates of Pt and Au are almost equal, the etching rate of Pt film 39 is parallel to that of
The u plating 40 is also etched. However, Au
Since the plating 40 has sufficient thickness, there is no problem. As for Ti, most of it can be left because of the difference in etching rate.

【0028】(工程5,図11,図12)Auメッキ4
0をマスクとし,RIEによって,Ti膜38をエッチ
ングする。Ti膜38のエッチングガスにはCF4 ガ
スを用いた。この場合,PtおよびAuは殆どエッチン
グされない。
(Step 5, FIG. 11, FIG. 12) Au plating 4
0 as a mask, the Ti film 38 is etched by RIE. CF4 gas was used as the etching gas for the Ti film 38. In this case, Pt and Au are hardly etched.

【0029】また,通常のフォトリソグラフィ技術を用
いてストライプ窓17上の部分の位置に存在するAuメ
ッキ40を選択的に除去する。 (工程6,図13)通常のフォトリソグラフィ技術によ
って,素子分離溝(深さ約6μm)42のメサエッチン
グを行う。
Further, the Au plating 40 existing at the portion above the stripe window 17 is selectively removed using a normal photolithography technique. (Step 6, FIG. 13) Mesa etching of the element isolation groove (approximately 6 μm in depth) 42 is performed using normal photolithography technology.

【0030】基板31の厚さを約100μmにした後,
基板31の裏面にAuGe(膜厚500Å),Au(膜
厚2500Å)を抵抗蒸着法で堆積した後,380℃,
30分間の熱処理を施して,nオーミックコンタクト4
3を形成する。通常のフォトリソグラフィ技術によって
選択メッキ用のパターニングを行い,電界メッキ法によ
りAuメッキ(厚さ3μm)44を形成する。
After making the thickness of the substrate 31 about 100 μm,
After depositing AuGe (film thickness: 500 Å) and Au (film thickness: 2500 Å) on the back surface of the substrate 31 using a resistance vapor deposition method,
After 30 minutes of heat treatment, the n-ohmic contact 4
form 3. Patterning for selective plating is performed using ordinary photolithography technology, and Au plating (thickness: 3 μm) 44 is formed using electrolytic plating.

【0031】劈開部41で劈開を行い,個々の半導体レ
ーザ素子に分離し,製品とする。以上の実施例では,P
t膜およびTi膜のエッチングに反応性イオンエッチン
グ(RIE)法を用いたが,イオンビームエッチング(
IBE)法を用いても同様の結果が得られる。
[0031] Cleavage is performed in the cleavage section 41 to separate the semiconductor laser elements into individual semiconductor laser elements, thereby producing products. In the above embodiment, P
Although reactive ion etching (RIE) was used to etch the T film and Ti film, ion beam etching (
Similar results can be obtained using the IBE) method.

【0032】[0032]

【発明の効果】本発明によれば,高融点コンタクト金属
層を反応性イオンエッチング(RIE)またはイオンビ
ームエッチング(IBE)によって除去する時に,劈開
部近傍(ストライプ窓上部分)に高伝導体金属層または
高伝導体メッキが存在して保護膜として働くので,エッ
チングによる物理的ダメージがレーザ活性層へ侵入する
のを阻止することができる。したがって,素子特性の劣
化を防止することができる。
According to the present invention, when a high melting point contact metal layer is removed by reactive ion etching (RIE) or ion beam etching (IBE), high conductive metal is removed near the cleavage portion (above the stripe window). The presence of a layer or highly conductive plating can act as a protective layer and prevent physical damage from etching from penetrating the laser active layer. Therefore, deterioration of element characteristics can be prevented.

【0033】また,ストライプ窓上の部分(劈開部の近
傍)が高融点コンタクト金属層で被覆されているので,
半導体レーザの共振器の全長にわたってコンタクト電極
が設けられていることになる。その結果,注入電流を均
一化することができると共に,レーザ活性層で発生する
熱を効果的に放散させることができる。
[0033] Furthermore, since the part above the stripe window (near the cleavage part) is covered with a high melting point contact metal layer,
A contact electrode is provided over the entire length of the resonator of the semiconductor laser. As a result, the injection current can be made uniform, and the heat generated in the laser active layer can be effectively dissipated.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の第1実施例の一工程を示す図である。FIG. 1 is a diagram showing one process of a first embodiment of the present invention.

【図2】本発明の第1実施例の一工程を示す図である。FIG. 2 is a diagram showing one process of the first embodiment of the present invention.

【図3】本発明の第1実施例の一工程を示す図である。FIG. 3 is a diagram showing one process of the first embodiment of the present invention.

【図4】本発明の第1実施例の一工程を示す図である。FIG. 4 is a diagram showing one process of the first embodiment of the present invention.

【図5】本発明の第1実施例の一工程を示す図である。FIG. 5 is a diagram showing one process of the first embodiment of the present invention.

【図6】本発明の第1実施例の一工程を示す図である。FIG. 6 is a diagram showing one process of the first embodiment of the present invention.

【図7】本発明の第1実施例の一工程を示す図である。FIG. 7 is a diagram showing one process of the first embodiment of the present invention.

【図8】本発明の第2実施例の一工程を示す図である。FIG. 8 is a diagram showing one process of the second embodiment of the present invention.

【図9】本発明の第2実施例の一工程を示す図である。FIG. 9 is a diagram showing one process of the second embodiment of the present invention.

【図10】本発明の第2実施例の一工程を示す図である
FIG. 10 is a diagram showing one process of the second embodiment of the present invention.

【図11】本発明の第2実施例の一工程を示す図である
FIG. 11 is a diagram showing one process of the second embodiment of the present invention.

【図12】本発明の第2実施例の一工程を示す図である
FIG. 12 is a diagram showing one process of the second embodiment of the present invention.

【図13】本発明の第2実施例の一工程を示す図である
FIG. 13 is a diagram showing one process of the second embodiment of the present invention.

【図14】従来例の一工程を示す図である。FIG. 14 is a diagram showing one process of a conventional example.

【図15】従来例の一工程を示す図である。FIG. 15 is a diagram showing one process of a conventional example.

【図16】従来例の一工程を示す図である。FIG. 16 is a diagram showing one process of a conventional example.

【図17】従来例の一工程を示す図である。FIG. 17 is a diagram showing one process of a conventional example.

【図18】従来例の一工程を示す図である。FIG. 18 is a diagram showing one process of a conventional example.

【図19】従来例の一工程を示す図である。FIG. 19 is a diagram showing one process of a conventional example.

【符号の説明】[Explanation of symbols]

11,51  n基板 12,52  nバッファ層 13,53  活性層 14,54  pクラッド層 15,55  pコンタクト層 16,36  SiO2 膜 17,37  ストライプ窓 18,38  Ti膜 19,39  Pt膜 20        Au膜 21,40  Auメッキ 22,41  劈開部 23,42  素子分離溝 24,43  nオーミックコンタクト25,44  
Auメッキ
11, 51 N substrate 12, 52 N buffer layer 13, 53 Active layer 14, 54 P cladding layer 15, 55 P contact layer 16, 36 SiO2 film 17, 37 Stripe window 18, 38 Ti film 19, 39 Pt film 20 Au Films 21, 40 Au plating 22, 41 Cleavage portions 23, 42 Element isolation grooves 24, 43 N-ohmic contacts 25, 44
Au plating

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  半導体発光素子を構成する多層半導体
構造の表面を誘電体膜で被覆する工程と,該誘電体膜に
ストライプ状の開口部を形成する工程と,該開口部を含
む誘電体膜の全面を覆ってコンタクト用の金属膜を形成
する工程と,開口部のストライプに沿った領域に位置す
る金属膜上に互いに離間して複数のメッキ電極を形成す
る工程と,該複数のメッキ電極相互間の開口部上に位置
し,多層半導体構造を劈開して分割するための分割領域
に保護膜を形成する工程と,メッキ電極および該保護膜
をマスクとして金属膜をドライエッチングし,メッキ電
極および保護膜以外の金属膜を除去する工程と,分割領
域をもって劈開を行い,多層半導体構造を分割する工程
とを含むことを特徴とする半導体発光素子の製造方法。
1. A step of coating the surface of a multilayer semiconductor structure constituting a semiconductor light emitting device with a dielectric film, a step of forming striped openings in the dielectric film, and a dielectric film including the openings. a step of forming a metal film for contact covering the entire surface of the opening, a step of forming a plurality of plating electrodes spaced apart from each other on the metal film located in an area along the stripes of the opening, and a step of forming a plurality of plating electrodes at a distance from each other. A process of forming a protective film in the dividing area located above the opening between each other to cleave and divide the multilayer semiconductor structure, and dry etching the metal film using the plating electrode and the protective film as a mask, and removing the plating electrode. and a step of removing a metal film other than a protective film, and a step of performing cleavage using a dividing region to divide a multilayer semiconductor structure.
【請求項2】  半導体発光素子を構成する多層半導体
構造の表面を誘電体膜で被覆する工程と,該誘電体膜に
ストライプ状の開口部を形成する工程と,該開口部を含
む誘電体膜の全面を覆って半導体に対するコンタクト用
の金属膜を形成する工程と,開口部のストライプに沿っ
た位置の金属膜上に連続してメッキ層を形成する工程と
,該メッキ層をマスクとして金属膜をドライエッチング
し,該メッキ層以外の金属膜を除去する工程と,連続し
て形成されたメッキ層をストライプと直角の方向に選択
的に除去し,メッキ層を互いに離間した構成の複数のメ
ッキ電極に分割する工程と,該複数のメッキ電極相互間
に位置する部分を分割領域として劈開を行い,多層半導
体構造を分割する工程とを含むことを特徴とする半導体
発光素子の製造方法。
2. A step of coating a surface of a multilayer semiconductor structure constituting a semiconductor light emitting device with a dielectric film, a step of forming striped openings in the dielectric film, and a dielectric film including the openings. a process of forming a metal film for contacting the semiconductor over the entire surface of the opening, a process of forming a plating layer continuously on the metal film at positions along the stripes of the opening, and a process of forming a metal film using the plating layer as a mask. A process of dry etching to remove metal films other than the plated layer, and a process of selectively removing continuously formed plated layers in a direction perpendicular to the stripes, and multiple plating with a configuration in which the plated layers are separated from each other. 1. A method of manufacturing a semiconductor light emitting device, comprising the steps of dividing into electrodes, and dividing a multilayer semiconductor structure by cleaving the portions located between the plurality of plated electrodes as dividing regions.
JP3057366A 1991-03-20 1991-03-20 Fabrication of semiconductor light emitting device Withdrawn JPH04291979A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3057366A JPH04291979A (en) 1991-03-20 1991-03-20 Fabrication of semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3057366A JPH04291979A (en) 1991-03-20 1991-03-20 Fabrication of semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JPH04291979A true JPH04291979A (en) 1992-10-16

Family

ID=13053590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3057366A Withdrawn JPH04291979A (en) 1991-03-20 1991-03-20 Fabrication of semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JPH04291979A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041254A (en) * 1996-07-24 1998-02-13 Sony Corp Ohmic electrode and forming method thereof
JP2006054277A (en) * 2004-08-11 2006-02-23 Sony Corp Semiconductor laser light emitter and method for manufacturing semiconductor laser light emitter
JP2008010635A (en) * 2006-06-29 2008-01-17 Rohm Co Ltd Semiconductor light-emitting element
JP2008034587A (en) * 2006-07-28 2008-02-14 Sony Corp Method of manufacturing semiconductor laser, semiconductor device, and device
JP2008226999A (en) * 2007-03-09 2008-09-25 Sumitomo Electric Ind Ltd Method for manufacturing semiconductor optical element
JP2012119479A (en) * 2010-11-30 2012-06-21 Sumitomo Electric Device Innovations Inc Semiconductor device manufacturing method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041254A (en) * 1996-07-24 1998-02-13 Sony Corp Ohmic electrode and forming method thereof
KR100496369B1 (en) * 1996-07-24 2005-09-08 소니 가부시끼 가이샤 Ohmic electrode and method of making the same
JP2006054277A (en) * 2004-08-11 2006-02-23 Sony Corp Semiconductor laser light emitter and method for manufacturing semiconductor laser light emitter
JP2008010635A (en) * 2006-06-29 2008-01-17 Rohm Co Ltd Semiconductor light-emitting element
JP2008034587A (en) * 2006-07-28 2008-02-14 Sony Corp Method of manufacturing semiconductor laser, semiconductor device, and device
JP2008226999A (en) * 2007-03-09 2008-09-25 Sumitomo Electric Ind Ltd Method for manufacturing semiconductor optical element
JP2012119479A (en) * 2010-11-30 2012-06-21 Sumitomo Electric Device Innovations Inc Semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
US5504768A (en) Semiconductor laser device and method for manufacturing the same
EP0963017A2 (en) Semiconductor emission element and method of manufacturing same
JP2000307184A (en) Manufacture of semiconductor element
US6665325B2 (en) Quantum cascade laser and method for making same
US4441187A (en) A semiconductor laser light source
JP3206555B2 (en) Gallium nitride based semiconductor light emitting device and method of manufacturing the same
US4238764A (en) Solid state semiconductor element and contact thereupon
JP2000340880A (en) Semiconductor laser and manufacture thereof
US4972238A (en) Semiconductor laser device
US4142160A (en) Hetero-structure injection laser
JPH04291979A (en) Fabrication of semiconductor light emitting device
US6108361A (en) Semiconductor laser and method for producing the same
JP3661919B2 (en) Manufacturing method of semiconductor laser device
EP0630084B1 (en) Semiconductor laser
JP3344096B2 (en) Semiconductor laser and manufacturing method thereof
JPH03250684A (en) Manufacture of mesa buried type optical semiconductor device
JP2001094211A (en) Semiconductor light-emitting element and its manufacturing method
JPH09162484A (en) Planar electrode semiconductor optical element and fabrication thereof
JP3505913B2 (en) Method for manufacturing semiconductor light emitting device
JPS59155979A (en) Manufacture of semiconductor laser
JP2805094B2 (en) Optical semiconductor device
JP3681460B2 (en) Semiconductor laser device, manufacturing method thereof, and semiconductor laser device
JP2784298B2 (en) Super luminescent diode and method for producing the same
JP2002246679A (en) Semiconductor laser element and manufacturing method therefor
JPH11354880A (en) Semiconductor laser element and its manufacturing method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514