JPH04291176A - 論理シミュレーションシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シミュレータの外部か
ら回路情報およびテストデータ情報を受けて所望の論理
回路のシミュレーションを行なう論理シミュレーション
システムに関する。

【０００２】近年、ディジタルシステムの高機能化や短
期開発の要求に伴い、設計の機能検証ツールである論理
シミュレーションに対して、システム規模のシミュレー
ションが必要になり、大規模且つ長大時間の高速シミュ
レーションが要求されている。

【０００３】このため、論理回路のシミュレーションを
高速に実行するハードウェアをもつシミュレータが提供
されている。

【０００４】

【従来の技術】図１１は第１の従来例を説明するための
図であるが、この図１１において、１００１は回路情報
用データベースで、この回路情報用データベース１００
１は、シミュレーションすべき回路の情報（例えばＡＮ
ＤゲートとかＯＲゲートという情報）を格納するもので
ある。

【０００５】１００２はテストデータ用データベースで
、このテストデータ用データベース１００２は、シミュ
レーションのサイクル（周期）単位で記述されタイミン
グやパルス形式が定義されたテストデータを格納するも
のである。

【０００６】１００３はタイミング／パルス変換処理で
、このタイミング／パルス変換処理１００３は、サイク
ル単位で記述されたテストデータを詳細タイミングに展
開されたテストデータに変換する処理（プログラム）で
ある。

【０００７】１００４はテストデータ用データベースで
、このテストデータ用データベース１００４は、タイミ
ング／パルス変換処理１００３にて変換されたテストデ
ータを格納するものである。

【０００８】１００５はシミュレータで、このシミュレ
ータ１００５は、シミュレーション対象回路の構成を決
定する対象回路構成決定手段と、シミュレーション手段
とを有し、回路情報用データベース１００１からのシミ
ュレーションすべき回路の情報と、テストデータ用デー
タベース１００４からのタイミング／パルス変換処理済
テストデータ（詳細テストパターン）とを入力として、
所望論理回路（シミュレーションすべき回路１００５′
；図１２参照）のシミュレーションを行なうものである
。

【０００９】１００６はシミュレーション結果データベ
ースで、このシミュレーション結果データベース１００
６は、シミュレータ１００５で実行されたシミュレーシ
ョン結果を格納するものである。

【００１０】このような構成により、所望の論理回路の
シミュレーションを行なう場合は、回路情報用データベ
ース１００１からのシミュレーションすべき回路の情報
と、テストデータ用データベース１００４からのタイミ
ング／パルス変換処理済テストデータとを、シミュレー
タ１００５へ入力して、このシミュレータ１００５にて
、所望の論理回路のシミュレーションを行なう。

【００１１】そして、このシミュレータ１００５で実行
されたシミュレーション結果は、シミュレーション結果
データベース１００６に格納される。

【００１２】図１３は第２の従来例を説明するための図
であるが、この図１３において、２００１は回路情報用
データベースで、この回路情報用データベース２００１
も、シミュレーションすべき回路の情報（例えばＡＮＤ
ゲートとかＯＲゲートという情報）を格納するものであ
る。

【００１３】２００２はテストデータ用データベースで
、このテストデータ用データベース２００２は、入力値
（０１Ｚ）と期待値（ＺＨＬＸ）とが混在したテストデ
ータを格納するものである。

【００１４】２００３は期待値照合回路挿入処理で、こ
の期待値照合回路挿入処理２００３は、シミュレータ２
００６において本来のシミュレーション回路（シミュレ
ートすべき回路）とは別に期待値照合回路を挿入生成す
る処理（プログラム）である。

【００１５】２００４は入力値分離処理で、この入力値
分離処理２００４は、テストデータ用データベース２０
０２からのテストデータについてその入力値を期待値か
ら分離する処理（プログラム）である。

【００１６】２００５は入力値用データベースで、この
入力値用データベース２００５は、入力値分離処理２０
０４で分離された入力値を格納するものである。

【００１７】２００６はシミュレータで、このシミュレ
ータ２００６も、シミュレーション対象回路の構成を決
定する対象回路構成決定手段と、シミュレーション手段
とを有し、これらの手段で、図１４に示すような本来の
シミュレーション回路（シミュレーションすべき回路）
２００７と期待値照合回路２００８とを生成して、期待
値照合を含むシミュレーションを行なうものである。

【００１８】ここで、本来のシミュレーション回路２０
０７は、回路情報用データベース２００１からの回路の
情報に基づいて、シミュレータ２００６で生成され、入
力値用データベース２００５からの入力値データ（０１
Ｚ）を入出力端子ｂから受けて、所望の論理回路のシミ
ュレーションを行なうものである。

【００１９】また、期待値照合回路２００８は、外部か
らの期待値照合回路挿入処理２００３によりシミュレー
タ２００６において挿入生成されるもので、本来のシミ
ュレーション回路２００７の出力結果が、入力端子ｃを
通じて入力されてきたテストデータ用データベース２０
０２からの期待値ＺＨＬＸと一致しているかどうかを参
照するものである。

【００２０】このような構成により、所望の論理回路の
シミュレーションを行なって、シミュレーション結果が
所要の期待値と一致しているかどうかを参照する場合は
、まず、回路情報用データベース２００１からのシミュ
レーションすべき回路の情報に基づいて、所望の論理回
路を生成するとともに、外部からの期待値照合回路挿入
処理２００３によりシミュレータ２００６において期待
値照合回路２００８を挿入生成し、入力値用データベー
ス２００５からの入力値データを本来のシミュレーショ
ン回路２００７へ入力して、所望の論理回路のシミュレ
ーションを行なうとともに、本来のシミュレーション回
路２００７の出力結果が、期待値照合回路２００８で、
テストデータ用データベース２００２からの期待値と一
致しているかどうかが参照されるのである。

【００２１】そして、このシミュレーション回路２００
７で実行されたシミュレーション結果および期待値照合
回路２００８で実行された期待値参照結果は、図示しな
いデータベースに格納される。

【００２２】図１５は第３の従来例を説明するための図
であるが、この図１５において、３００１は回路情報用
データベースで、この回路情報用データベース３００１
も、シミュレーションすべき回路の情報（例えばＡＮＤ
ゲートとかＯＲゲートという情報）を格納するものであ
る。

【００２３】３００２はテストデータ用データベースで
、このテストデータ用データベース３００２は、シミュ
レーションのサイクル（周期）単位で記述されタイミン
グやパルス形式が定義されたテストデータを格納すると
ともに、入力値（０１Ｚ）と期待値（ＺＨＬＸ）とが混
在したテストデータを格納するものである。

【００２４】３００３は期待値照合回路挿入処理で、こ
の期待値照合回路挿入処理３００３は、シミュレータ３
００６において本来のシミュレーション回路（シミュレ
ートすべき回路）とは別に期待値照合回路を挿入生成す
る処理（プログラム）である。

【００２５】３００４Ａはタイミング／パルス変換処理
で、このタイミング／パルス変換処理３００４Ａは、サ
イクル単位で記述されたテストデータを詳細タイミング
に展開されたテストデータに変換する処理（プログラム
）である。

【００２６】３００４Ｂは入力値分離処理で、この入力
値分離処理３００４Ｂは、テストデータ用データベース
３００２からのテストデータについてその入力値を期待
値から分離する処理（プログラム）である。

【００２７】３００５Ａはテストデータ用データベース
で、このテストデータ用データベース３００５Ａは、タ
イミング／パルス変換処理３００４Ａにて変換されたテ
ストデータを格納するものである。

【００２８】３００５Ｂは入力値用データベースで、こ
の入力値用データベース３００５Ｂは、入力値分離処理
３００４Ｂで分離された入力値を格納するものである。

【００２９】３００６はシミュレータで、このシミュレ
ータ３００６も、シミュレーション対象回路の構成を決
定する対象回路構成決定手段と、シミュレーション手段
とを有し、これらの手段で、図１６に示すような本来の
シミュレーション回路（シミュレーションすべき回路）
３００７と期待値照合回路３００８とを生成して、期待
値照合を含むシミュレーションを行なうものである。

【００３０】ここで、本来のシミュレーション回路３０
０７は、回路情報用データベース３００１からの回路の
情報に基づいて、シミュレータ３００６で生成され、入
力値用データベース３００５からのタイミング／パルス
変換処理済テストデータ（詳細テストパターン）および
入力値データ（０１Ｚ）を受けて、所望の論理回路のシ
ミュレーションを行なうものである。

【００３１】また、期待値照合回路３００８は、外部か
らの期待値照合回路挿入処理３００３によりシミュレー
タ３００６において挿入生成されるもので、本来のシミ
ュレーション回路３００７の出力結果が、入力されてき
たテストデータ用データベース３００２からの期待値Ｚ
ＨＬＸと一致しているかどうかを参照するものである。

【００３２】このような構成により、所望の論理回路の
シミュレーションを行なって、シミュレーション結果が
所要の期待値と一致しているかどうかを参照する場合は
、まず、回路情報用データベース３００１からのシミュ
レーションすべき回路の情報に基づいて、所望の論理回
路を生成するとともに、外部からの期待値照合回路挿入
処理３００３によりシミュレータ３００６において期待
値照合回路３００８を挿入生成し、入力値用データベー
ス３００５からのタイミング／パルス変換処理済テスト
データと入力値データとを本来のシミュレーション回路
３００７へ入力して、所望の論理回路のシミュレーショ
ンを行なうとともに、本来のシミュレーション回路３０
０７の出力結果が、期待値照合回路３００８で、テスト
データ用データベース３００２からの期待値と一致して
いるかどうかが参照される。

【００３３】そして、このシミュレーション回路３００
７で実行されたシミュレーション結果および期待値照合
回路３００８で実行された期待値参照結果は、図示しな
いデータベースに格納される。

【００３４】今、本来のシミュレーション回路３００７
として、ＤフリップフロップＤ−ＦＦを有する４ビット
シフトレジスタを例にして示すと、シミュレータ３００
６によって生成されるシミュレーション対象回路は、期
待値照合回路３００８を含めて、図１７のようになる。

【００３５】なお、この４ビットシフトレジスタへは双
方向バッフアＢＦ１〜ＢＦ４を通じて入力値ＩＯ１〜Ｉ
Ｏ４が入力されるとともに、この４ビットシフトレジス
タからは双方向バッフアＢＦ１〜ＢＦ４を通じて出力値
が出力されるようになっており、更に入力値と分離され
た状態で入力される期待値＃ＩＯ１〜＃ＩＯ４と４ビッ
トシフトレジスタからの出力値とが期待値照合回路３０
０８で照合されて、その結果＊ＩＯ１〜＊ＩＯ４が得ら
れるようになっている。

【００３６】また、信号ＳＥＬ，ＢＵＳＣは入出力切替
信号、信号ＤＡＴＡはデータ信号，信号ＣＬＫはクロッ
ク信号、信号ＣＬＲはクリア信号である。

【００３７】そして、この場合、各信号のタイムチャー
トは図１８のようになり、この図からテスト周期１でク
リアを行ない、テスト周期２〜５でデータの並列ロード
を行なうことがわかる。テスト周期６〜１２は直列シフ
ト動作である。なお、図１８において、＊マークは双方
向ピンの入力状態を示す。

【００３８】また、各信号のテストタイミングは図１９
のようになる。さらに、テストデータの構成は、図２０
に示すように、共通ブロック４００１とテストブロック
４００２からなり、テストブロック４００２は、タイミ
ング／パルス定義情報を記述するタイミングパート４０
０３と、サイクル単位のテストデータを記述するパター
ンパート４００４とからなる。なお、パターンパート４
００４に記述する形式には、ベクター形式とウェイブ形
式とがある。

【００３９】そして、いま、タイミングパート４００３
に記述されるタイミング／パルス定義情報の一例を示す
と、図２１のようになり、パターンパート４００４に記
述されるサイクル単位のテストデータ（ベクター形式の
もの）の一例を示すと、図２２のようになる。

【００４０】

【発明が解決しようとする課題】しかしながら、まず、
上記第１の従来例では、本来のシミュレーション回路へ
の入力として、入力ピンの詳細なタイミングの変化デー
タが必要であり、そのためサイクル単位で記述されたテ
ストデータを予めそのタイミングまたはパルスの定義を
参照し、詳細なタイミングの変化データに変換する前処
理（タイミング／パルス変換処理）が必要で、この前処
理によって、シミュレーション全体の時間が増大してし
まうという課題がある。

【００４１】また、上記第２の従来例では、入力値と期
待値とが混在したテストデータから予め入力値のみを分
離するという前処理（入力値分離処理）を必要とし、こ
のため、同じくシミュレーション全体の時間が増大して
しまうという課題がある。

【００４２】さらに、上記第３の従来例では、本来のシ
ミュレーション回路への入力として、入力ピンの詳細な
タイミングの変化データが必要であるとともに、入力値
と期待値とが混在したテストデータから予め入力値のみ
を分離するという前処理（入力値分離処理）をも必要と
し、シミュレーション全体の時間が更に増大してしまう
という課題がある。

【００４３】本発明は、このような課題に鑑み創案され
たもので、データ変換や入力値分離という前処理を不要
にして、シミュレーションをより高速に実行できるよう
にした、論理シミュレーションシステムを提供すること
を目的とする。

【００４４】

【課題を解決するための手段】図１は本発明の原理説明
図で、この図１において、１は回路情報用データベース
で、この回路情報用データベース１は、シミュレーショ
ンすべき回路の情報を格納するものである。

【００４５】２はテストデータ用データベースで、この
テストデータ用データベース２は、シミュレーションの
サイクル単位で記述されタイミングやパルス形式が定義
されたテストデータを格納するものである。

【００４６】３は回路付加手段で、この回路付加手段３
は、シミュレーションすべき回路の前段に、タイミング
／パルス発生回路や入力値分離回路のごときテストデー
タ変換用付加回路を挿入する処理で（プログラム）であ
る。

【００４７】４はシミュレータで、このシミュレータ４
は、シミュレーション対象回路５の構成を決定する対象
回路構成決定手段４１と、シミュレーション手段４２と
を有し、これらの手段４１，４２で、本来のシミュレー
ション回路（シミュレーションすべき回路）５１を生成
するとともに、このシミュレーション回路５１の前段に
、テストデータ変換用付加回路５２を模擬的に加え、こ
れらのシミュレーション回路５１とテストデータ変換用
付加回路５２とで、シミュレーションを行なうものであ
る。

【００４８】

【作用】上述の本発明の論理シミュレーションシステム
では、所望の論理回路のシミュレーションを行なう場合
は、まず、回路情報用データベース１からのシミュレー
ションすべき回路の情報により、シミュレータ４におい
て、シミュレーション回路５として所望の論理回路を生
成し、更には回路付加手段３によってシミュレータ４に
おいてテストデータ変換用付加回路５２を挿入生成し、
更にテストデータ用データベース２からのテストデータ
をシミュレータ４へ入力する。これにより、テストデー
タ用データベース２からのテストデータを、付加回路５
２によって変換してから、この変換後のテストデータを
用いて、シミュレーション回路５１にて、所望の論理回
路のシミュレーションが行なわれる。

【００４９】

【実施例】以下、図面を参照して本発明の実施例を説明
する。 （ａ）第１実施例の説明 図２は本発明の第１実施例を説明する図で、この図２に
おいて、１０１は回路情報用データベースで、この回路
情報用データベース１０１は、シミュレーションすべき
回路の情報（例えばＡＮＤゲートとかＯＲゲートという
情報）を論理回路記述言語（ＦＬＤＬ）で格納するもの
である。

【００５０】１０２はテストデータ用データベースで、
このテストデータ用データベース１０２は、シミュレー
ションのサイクル（周期）単位で記述されタイミングや
パルス形式が定義されたテストデータをテストデータ言
語（ＦＬＤＬ）で格納するものである。

【００５１】そして、タイミング／パルス定義では、図
４（ａ）に示すごとく、各入力ピンがデータ形式（１サ
イクル内で最大１回変化する）であるとか、図４（ｂ）
，（ｃ）に示すごとく、パルス形式である（１サイクル
内で正または負のパルスが発生する。もしくは発生しな
い。）とかのサイクル内の変化時刻が定義されている。

【００５２】１０３はタイミング／パルス発生回路挿入
・標準規格回路記載形式変換処理で、このタイミング／
パルス発生回路挿入・標準規格回路記載形式変換処理１
０３は、図３に示すように、シミュレータにおいてシミ
ュレーションすべき回路１１４の入力側にテストデータ
変換用付加回路としてのタイミング／パルス発生回路１
１５を挿入（あるいは付加）生成するとともに、標準規
格回路記載形式（ｅｄｉｆ）に変換する処理（プログラ
ム）である。

【００５３】１０４はｅｄｉｆ用データベースで、この
データベース１０４は、標準規格回路記載形式（ｅｄｉ
ｆ）に変換されたデータを格納するものである。

【００５４】１０５は論理シミュレータ（単にシミュレ
ータという）で、このシミュレータ１０５は、ハードウ
ェア処理部とソフトウェア処理部とで構成されており、
更に詳細には、内部データ変換部１０６，１０７とデー
タベース１０８，１０９，１１０とシミュレーションプ
ロセッサ１１１とリスト出力部１１２とで構成されてい
る。

【００５５】ここで、内部データ変換部１０６は、標準
規格回路記載形式（ｅｄｉｆ）のデータをこのシミュレ
ータ１０５で処理しうるデータに変換するもので、内部
データ変換部１０７は、テストデータをこのシミュレー
タ１０５で処理しうるデータに変換するものである。

【００５６】データベース１０８は、内部データ変換部
１０６で変換されたデータを格納するとともに、データ
ベース１０９は、内部データ変換部１０７で変換された
データを格納するもので、データベース１１０は、シミ
ュレーション結果を格納するものである。

【００５７】シミュレーションプロセッサ１１１は、シ
ミュレーション対象回路の構成を決定する対象回路構成
決定手段と、シミュレーション手段とを有し、図３に示
すように、本来のシミュレーション回路（シミュレーシ
ョンすべき回路）１１４と、このシミュレーション回路
１１４の前段に挿入されたタイミング／パルス発生回路
１１５とを生成して、タイミング／パルス発生処理を含
むシミュレーションを行なうようになっている。

【００５８】ここで、本来のシミュレーション回路１１
４は、回路情報用データベース１０２からの回路の情報
により、シミュレータ１０５で生成され、所望の論理回
路のシミュレーションを行なうものである。

【００５９】タイミング／パルス発生回路１１５は、外
部からのタイミング／パルス発生回路挿入・標準規格回
路記載形式変換処理１０３によって、シミュレータ１０
５において生成されたシミュレーション回路１１４の入
力側に挿入生成されたもので、シミュレーションにおけ
るサイクル単位の値で入力されるテストデータ情報をサ
イクル内の詳細入力データに変換するものである。なお
、この挿入されたタイミング／パルス発生回路１１５は
、シミュレーション回路１１４のピンＡ用のもの１１５
Ａとシミュレーション回路１１４のピンＢ用のもの１１
５Ｂとで構成された形となっている。

【００６０】なお、具体的には、データ形式の入力ピン
であれば、そのピンのサイクルの初めからの変化タイミ
ングの時刻に相当する遅延素子を、パルス形式の入力ピ
ンであれば、サイクル時間を周期とする発振回路（発振
波形はパルスの正または負，変化タイミングによって規
定する）とその出力をスイッチしたり、０／１に固定す
る回路をタイミング／パルス発生回路１１５として挿入
する。

【００６１】これにより、シミュレータ自体には、サイ
クル単位で記述されたテストデータ自体を入力すると、
シミュレーション対象回路の入力ピンＡ′，Ｂ′を通じ
タイミング／パルス発生回路１１５にサイクル単位で記
述されたテストデータが入力され、詳細なタイミングが
設定されたテストデータに加工されたのち、本来のシミ
ュレーション回路１１４の入力ピンＡ，Ｂに入力され、
その結果、従来のシミュレーションと等価なシミュレー
ションを実行することができるのである。

【００６２】リスト出力部１１２は、シミュレーション
結果を出力するものである。なお、１１３は表示部で、
この表示部１１３は、シミュレーション結果を表示する
ものである。

【００６３】上述の構成により、所望の論理回路のシミ
ュレーションを行なう場合は、まず、回路情報用データ
ベース１０１からのシミュレーションすべき回路の情報
により、所望の論理回路を生成するとともに、外部から
のタイミング／パルス発生回路挿入・標準規格回路記載
形式変換処理１０３によってシミュレータ１０５におい
てタイミング／パルス発生回路１１５を挿入生成し、更
にテストデータ用データベース１０２からのテストデー
タを内部データに変換してシミュレーションプロセッサ
１１１へ入力する。これにより、テストデータをタイミ
ング／パルス発生回路１１５によってサイクル内の詳細
入力データに変換してから、この変換後のテストデータ
を用いて、シミュレーションすべき回路１１４にて、所
望の論理回路のシミュレーションが行なわれる。

【００６４】このようにシミュレーションを高速に実行
しうるシミュレーションプロセッサ（ハードウェア）を
使用し、且つ、このシミュレーションプロセッサ内に、
タイミング／パルス発生回路１１５を実現しているので
、このタイミング／パルス発生回路１１５によるシミュ
レーション自体の処理時間の増加を極めて少なく抑える
ことができる。なぜなら、テストデータの詳細変換にか
かる時間は、本方式による回路挿入および挿入回路によ
るシミュレーション自体の時間の増加の合計よりも大き
いからである。

【００６５】このように従来のシミュレーション回路の
入力ピンの前段にそのタイミング／パルス定義に従った
タイミング／パルス発生回路１１５を入力し、この回路
の入力にサイクル単位で記述されたテストデータを直接
入力することにより、テストデータの変換処理を削除し
て、シミュレーション全体にかかる時間を削減できるの
である。

【００６６】（ｂ）第２実施例の説明 図５は本発明の第２実施例を説明する図で、この図５に
おいて、２０１は回路情報用データベースで、この回路
情報用データベース２０１も、シミュレーションすべき
回路の情報（例えばＡＮＤゲートとかＯＲゲートという
情報）を論理回路記述言語（ＦＬＤＬ）で格納するもの
である。

【００６７】２０２はテストデータ用データベースで、
このテストデータ用データベース２０２は、入力値と期
待値とが混在したテストデータをテストデータ言語（Ｆ
ＬＤＬ）で格納するものである。

【００６８】２０３は期待値照合回路挿入・入力値分離
回路挿入・標準規格回路記載形式変換処理で、この期待
値照合回路挿入・入力値分離回路挿入・標準規格回路記
載形式変換処２０３は、論理シミュレータ２０５におい
て本来のシミュレーション回路（シミュレーションすべ
き回路）２１４とは別に期待値照合回路２１６を挿入す
るとともに、入力値分離回路２１５を挿入生成するほか
、標準規格回路記載形式（ｅｄｉｆ）に変換する処理（
プログラム）である。

【００６９】２０４はｅｄｉｆ用データベースで、この
データベース２０４は、標準規格回路記載形式（ｅｄｉ
ｆ）に変換されたデータを格納するものである。

【００７０】２０５は論理シミュレータ（シミュレータ
）で、このシミュレータ２０５は、ハードウェア処理部
とソフトウェア処理部とで構成されており、更に詳細に
は、内部データ変換部２０６，２０７とデータベース２
０８，２０９，２１０とシミュレーションプロセッサ２
１１とリスト出力部２１２とで構成されている。

【００７１】ここで、内部データ変換部２０６は、標準
規格回路記載形式（ｅｄｉｆ）のデータをこのシミュレ
ータ２０５で処理しうるデータに変換するもので、内部
データ変換部２０７は、テストデータをこのシミュレー
タ２０５で処理しうるデータに変換するものである。

【００７２】データベース２０８は、内部データ変換部
２０６で変換されたデータを格納するとともに、データ
ベース２０９は、内部データ変換部２０７で変換された
データを格納するもので、データベース２１０は、シミ
ュレーション結果を格納するものである。

【００７３】シミュレーションプロセッサ２１１は、シ
ミュレーション対象回路の構成を決定する対象回路構成
決定手段と、シミュレーション手段とを有し、図６に示
すように、本来のシミュレーション回路（シミュレーシ
ョンすべき回路）２１４と入力値分離回路２１５（この
入力値分離回路２１５はシミュレーション回路１１４の
前段に挿入される）と期待値照合回路２１６とを生成し
て、入力値分離処理および期待値照合処理を含むシミュ
レーションを行なうようになっている。

【００７４】ここで、本来のシミュレーション回路２１
４は、回路情報用データベース２０１からのシミュレー
ションすべき回路の情報に基づいて、所望の論理回路を
つくり、更に入力値分離回路２１５からの入力値データ
を受けて、所望の論理回路のシミュレーションを行なう
ものである。

【００７５】また、入力値分離回路２１５は、外部から
の期待値照合回路挿入・入力値分離回路挿入・標準規格
回路記載形式変換処２０３によりシミュレーションプロ
セッサ２１１内の本来のシミュレーション回路２１４の
入力側に挿入された回路で、テストデータ情報から入力
値を分離するものである。すなわち、この入力値分離回
路２１５は、入力値（０１Ｚ）と期待値（ＺＨＬＸ）と
が混在したテストデータ（０１ＺＨＬＸ）を受けると、
テストデータが入力時の場合は、入力値をそのまま出し
、テストデータが出力時の場合は、出力に影響を与えな
い値（例えばＺ：ハイインピーダンス）を出力するよう
に構成されている〔図７（ａ），（ｂ）参照〕。

【００７６】期待値照合回路２１６は、外部からの期待
値照合回路挿入・入力値分離回路挿入・標準規格回路記
載形式変換処２０３によりシミュレーションプロセッサ
２１１において挿入生成される回路で、本来のシミュレ
ーション回路２１４の出力結果が、テストデータの期待
値と一致しているかどうかを参照するものである。

【００７７】リスト出力部２１２は、シミュレーション
結果を出力するものである。なお、２１３は表示部で、
この表示部２１３は、シミュレーション結果を表示する
ものである。

【００７８】上述の構成により、所望の論理回路のシミ
ュレーションを行なって、シミュレーション結果が所要
の期待値と一致しているかどうかを参照する場合は、ま
ず、シミュレーションすべき回路の情報により、所望の
論理回路を生成するとともに、外部からの期待値照合回
路挿入・入力値分離回路挿入・標準規格回路記載形式変
換処２０３によりシミュレーションプロセッサ２１１に
おいて入力値分離回路２１５と期待値照合回路２１６と
を挿入生成し、更に入力値／期待値が混在したテストデ
ータ情報をシミュレーションプロセッサ２１１に入力す
る。

【００７９】このようにして入力値／期待値が混在した
テストデータ情報がシミュレーションプロセッサ２１１
に入力されると、シミュレーションプロセッサ２１１に
おいて生成された入力値分離回路２１５で、テストデー
タ情報から入力値が分離され、この分離された入力値の
みが、本来のシミュレーション回路２１４の入出力端子
（ピン）ｂへ入力されて、このシミュレーション回路２
１４にて、所望の論理回路のシミュレーションを行なう
とともに、本来のシミュレーション回路２１４の出力結
果が、シミュレーションプロセッサ２１１において生成
された期待値照合回路２１６で、期待値と一致している
かどうかが参照される。

【００８０】このようにシミュレーションを高速に実行
しうるシミュレーションプロセッサ（ハードウェア）を
使用し、且つ、このシミュレーションプロセッサ内に、
入力値分離回路２１５を実現しているので、この入力値
分離回路２１５によるシミュレーション自体の処理時間
の増加を極めて少なく抑えることができる。なぜなら、
テストデータの入力値分離処理にかかる時間は、本方式
による回路挿入および挿入回路によるシミュレーション
自体の時間の増加の合計よりも大きいからである。

【００８１】このように従来のシミュレーション回路の
入出力ピンの前段にテストデータ情報から入力値を分離
する入力値分離回路２１５を挿入し、この入力値分離回
路２１５に、入力値／期待値が混在したテストデータ情
報を直接入力することにより、入力値の分離処理（前処
理）を削除して、シミュレーション全体にかかる時間を
削減できるのである。

【００８２】（ｃ）第３実施例の説明 図８は本発明の第３実施例を説明する図で、この図８に
おいて、３０１は回路情報用データベースで、この回路
情報用データベース３０１も、シミュレーションすべき
回路の情報（例えばＡＮＤゲートとかＯＲゲートという
情報）を論理回路記述言語（ＦＬＤＬ）で格納するもの
である。

【００８３】３０２はテストデータ用データベースで、
このテストデータ用データベース３０２は、シミュレー
ションのサイクル（周期）単位で記述されタイミングや
パルス形式が定義されたテストデータおよび入力値と期
待値とが混在したテストデータをそれぞれテストデータ
言語（ＦＬＤＬ）で格納するものである。

【００８４】３０３はタイミング／パルス発生回路挿入
・期待値照合回路挿入・入力値分離回路挿入・標準規格
回路記載形式変換処理で、このタイミング／パルス発生
回路挿入・期待値照合回路挿入・入力値分離回路挿入・
標準規格回路記載形式変換処理３０３は、図９に示すよ
うに、シミュレータにおいてシミュレーションすべき回
路３１４の入力側にテストデータ変換用付加回路として
のタイミング／パルス発生回路３１５を挿入（あるいは
付加）生成するとともに、シミュレータにおいて本来の
シミュレーション回路３１４とは別に期待値照合回路３
１６を挿入するとともに、入力値分離回路３１７を挿入
生成するほか、標準規格回路記載形式（ｅｄｉｆ）に変
換する処理（プログラム）である。

【００８５】３０４はｅｄｉｆ用データベースで、この
データベース３０４は、標準規格回路記載形式（ｅｄｉ
ｆ）に変換されたデータを格納するものである。

【００８６】３０５は論理シミュレータ（シミュレータ
）で、このシミュレータ３０５は、ハードウェア処理部
とソフトウェア処理部とで構成されており、更に詳細に
は、内部データ変換部３０６，３０７とデータベース３
０８，３０９，３１０とシミュレーションプロセッサ３
１１とリスト出力部３１２とで構成されている。

【００８７】ここで、内部データ変換部３０６は、標準
規格回路記載形式（ｅｄｉｆ）のデータをこのシミュレ
ータ３０５で処理しうるデータに変換するもので、内部
データ変換部３０７は、テストデータをこのシミュレー
タ３０５で処理しうるデータに変換するものである。

【００８８】データベース３０８は、内部データ変換部
３０６で変換されたデータを格納するとともに、データ
ベース３０９は、内部データ変換部３０７で変換された
データを格納するもので、データベース３１０は、シミ
ュレーション結果を格納するものである。

【００８９】シミュレーションプロセッサ３１１は、シ
ミュレーション対象回路の構成を決定する対象回路構成
決定手段と、シミュレーション手段とを有し、図９に示
すように、本来のシミュレーション回路（シミュレーシ
ョンすべき回路）３１４とタイミング／パルス発生回路
３１５（このタイミング／パルス発生回路３１５はシミ
ュレーション回路３１４の前段に挿入される）と期待値
照合回路３１６と入力値分離回路３１７（この入力値分
離回路３１７はシミュレーション回路３１４の前段に挿
入される）とを生成して、タイミング／パルス発生処理
，入力値分離処理および期待値照合処理を含むシミュレ
ーションを行なうようになっている。

【００９０】ここで、本来のシミュレーション回路３１
４は、回路情報用データベース３０２からの回路の情報
に基づいて、シミュレータ３０５で生成され、所望の論
理回路のシミュレーションを行なうものである。

【００９１】タイミング／パルス発生回路３１５は、外
部からのタイミング／パルス発生回路挿入・期待値照合
回路挿入・入力値分離回路挿入・標準規格回路記載形式
変換処理３０３によって、シミュレータ３０５において
生成されたシミュレーション回路３１４の入力側に挿入
生成されたもので、シミュレーションにおけるサイクル
単位の値で入力されるテストデータ情報をサイクル内の
詳細入力データに変換するものである。なお、具体的に
は、データ形式の入力ピンであれば、そのピンのサイク
ルの初めからの変化タイミングの時刻に相当する遅延素
子を、パルス形式の入力ピンであれば、サイクル時間を
周期とする発振回路（発振波形はパルスの正または負，
変化タイミングによって規定する）とその出力をスイッ
チしたり、０／１に固定する回路を、タイミング／パル
ス発生回路３１５として挿入することが行なわれる。

【００９２】これにより、シミュレータ自体には、サイ
クル単位で記述されたテストデータ自体を入力すると、
シミュレーション対象回路を通じタイミング／パルス発
生回路３１５にサイクル単位で記述されたテストデータ
が入力され、詳細なタイミングが設定されたテストデー
タに加工されたのち、本来のシミュレーション回路３１
４に入力されるのである。

【００９３】また、期待値照合回路３１６は、外部から
のタイミング／パルス発生回路挿入・期待値照合回路挿
入・入力値分離回路挿入・標準規格回路記載形式変換処
理３０３によりシミュレーションプロセッサ３１１にお
いて挿入生成される回路で、本来のシミュレーション回
路３１４の出力結果が、テストデータの期待値と一致し
ているかどうかを参照するものである。

【００９４】入力値分離回路３１７は、外部からのタイ
ミング／パルス発生回路挿入・期待値照合回路挿入・入
力値分離回路挿入・標準規格回路記載形式変換処理３０
３によりシミュレーションプロセッサ３１１内の本来の
シミュレーション回路３１４の入力側に挿入された回路
で、テストデータ情報から入力値を分離するものである
。すなわち、この入力値分離回路３１５は、入力値（０
１Ｚ）と期待値（ＺＨＬＸ）とが混在したテストデータ
（０１ＺＨＬＸ）を受けると、テストデータが入力時の
場合は、入力値をそのまま出し、テストデータが出力時
の場合は、出力に影響を与えない値（例えばＺ）を出力
するように構成されている。

【００９５】リスト出力部３１２は、シミュレーション
結果を出力するものであり、また表示部３１３は、シミ
ュレーション結果を表示するものである。

【００９６】このようにして入力値／期待値が混在した
テストデータ情報がシミュレーションプロセッサ３１１
に入力されると、シミュレーションプロセッサ３１１に
おいて生成された入力値分離回路３１５で、テストデー
タ情報から入力値が分離され、この分離された入力値の
みが、本来のシミュレーション回路３１４へ入力されて
、このシミュレーション回路３１４にて、所望の論理回
路のシミュレーションを行なうとともに、本来のシミュ
レーション回路３１４の出力結果が、シミュレーション
プロセッサ３１１において生成された期待値照合回路３
１６で、期待値と一致しているかどうかが参照される。

【００９７】なお、タイミング／パルス発生用テストデ
ータはタイミング／パルス発生回路３１５によってサイ
クル内の詳細入力データに変換されてから、シミュレー
ションすべき回路３１４へ入力される。

【００９８】このようにシミュレーションを高速に実行
しうるシミュレーションプロセッサ（ハードウェア）を
使用し、且つ、このシミュレーションプロセッサ内に、
タイミング／パルス発生回路３１５，期待値照合回路３
１６，入力値分離回路３１７を実現しているので、上記
の各実施例と同様、シミュレーション全体にかかる時間
を削減できるのである。

【００９９】ところで、この第３実施例においても、前
述の第３の従来例と同様、本来のシミュレーション回路
３１４として、ＤフリップフロップＤ−ＦＦを有する４
ビットシフトレジスタを例にして示すと、シミュレータ
３１１によって生成されるシミュレーション対象回路は
、タイミング／パルス発生回路３１５，期待値照合回路
３１６，入力値分離回路３１７を含めて、図１０のよう
になる。

【０１００】ここで、タイミング／パルス発生回路３１
５は、遅延素子Ｄで構成されたり、パルス回路ＰＬと発
振回路ＯＳＣを組み合わせた回路で構成される。なお、
パルス回路ＰＬは、入力がＮ，Ｐの場合は１にし、他の
場合は０にする信号値変換素子Ｘと、トライステートバ
ッファからなるスイッチ回路Ｓとからなる。

【０１０１】また、入力値分離回路３１７は、入力値分
離素子Ｆと遅延素子Ｄとで構成される。

【０１０２】なお、この４ビットシフトレジスタへは双
方向バッフアＢＦ１〜ＢＦ４を通じてサイクル単位のテ
ストデータＩＯ１′〜ＩＯ４′を入力値分離回路３１７
で分離して得られた入力値ＩＯ１〜ＩＯ４が入力される
とともに、この４ビットシフトレジスタからは双方向バ
ッフアＢＦ１〜ＢＦ４を通じて出力値が出力されるよう
になっており、更にサイクル単位のテストデータＩＯ１
′〜ＩＯ４′について入力値分離回路３１７で入力値か
ら分離して得られる期待値と４ビットシフトレジスタか
らの出力値とが期待値照合回路３１６で照合されて、そ
の結果＊ＩＯ１〜＊ＩＯ４が得られるようになっている
。

【０１０３】また、信号ＳＥＬ，ＢＵＳＣ，ＳＥＬ′，
ＢＵＳＣ′は入出力切替信号、信号ＤＡＴＡ，ＤＡＴＡ
′はデータ信号，信号ＣＬＫ′，ＣＬＫはクロック信号
、信号ＣＬＲ′，ＣＬＲはクリア信号であるが、ダッシ
ュのついた信号は、データベース３０２からのテストデ
ータを内部データに変換したもの（サイクル単位のテス
トデータ）で、これらの信号はタイミング／パルス発生
回路３１５にてサイクル内の詳細入力データに変換され
てから、シミュレーションすべき回路（４ビットシフト
レジスタ）３１４へ入力される。

【０１０４】そして、この場合、信号ＳＥＬ′，ＢＵＳ
Ｃ′，ＤＡＴＡ′は、上記のようにサイクルの初めから
の変化タイミングの時刻に相当する遅延素子Ｄからなる
タイミング／パルス発生回路３１５で、サイクル内の詳
細入力データＳＥＬ，ＢＵＳＣ，ＤＡＴＡに変換され、
信号ＣＬＫ′ＣＬＲ′は、サイクル時間を周期とする発
振回路ＯＳＣとその出力をスイッチしたり、０／１に固
定する回路からなるタイミング／パルス発生回路３１５
で、サイクル内の詳細入力データＣＬＫ，ＣＬＲに変換
されるようになっている。

【０１０５】なお、この場合の各信号のタイムチャート
およびテストタイミングは図１８，１９に示したものと
同じになる。

【０１０６】さらに、この図１０で示すものの動作説明
をすると、つぎのようになる。まず、ダッシュのついた
信号には、テスト同期の０ｎｓの時点でサイクル単位の
テストデータがそのまま与えられる。値としては、０，
１，Ｚ，Ｈ，Ｌ　　である。

【０１０７】さらに、入力ピン（ＳＥＬ′参照）に、テ
スト同期の０ｎｓの時点で１が与えられると、その値は
遅延素子Ｄ（タイミング／パルス発生回路３１５）を通
って、１０ｎｓ遅れた信号ＳＥＬとして作成される。

【０１０８】また、バスピン（ＩＯ４′参照）に０ｎｓ
で１が与えられると、この値は入力値分離回路３１７の
入力分離素子Ｆを通り、更に遅延素子Ｄを通って、６０
ｎｓの遅延が与えられ、ＩＯ４の信号となる。また、０
ｎｓでＨが与えられると、この値は入力値分離回路３１
７の入力分離素子Ｆを通ることができず、ＩＯ４（出力
状態）には、影響を与えない。このとき、Ｈの値は期待
値照合回路３１６へ入力され、信号ＩＯ４とＩＯ４′と
の値が照合される。

【０１０９】なお、クロックピン（ＣＬＫ′参照）に０
ｎｓで１が与えられると、タイミング／パルス発生回路
３１５の信号変換素子Ｘとトライステートバッファのス
イッチ回路Ｓにより、入力値１がそのままクロックＣＬ
Ｋとなる。また、クロックピン（ＣＬＫ′）に０ｎｓで
Ｎが与えられると、ＣＬＫ′の値はタイミング／パルス
発生回路３１５のスイッチ回路Ｓによりオフされ、代わ
りにタイミング／パルス発生回路３１５の発振回路ＯＳ
Ｃの信号が出力される。

【０１１０】以上の動作を周期単位に繰り返し行ない、
シミュレータ上でシミュレーションが行なわれるのであ
る。

【０１１１】

【発明の効果】以上詳述したように、本発明の論理シミ
ュレーションシステムによれば、回路情報およびテスト
データ情報を受けてシミュレータで所望の論理回路のシ
ミュレーションを行なう論理シミュレーションシステム
において、シミュレータの外部の回路付加手段からの挿
入処理により、シミュレータにおいて、本来シミュレー
ションすべき回路の前段に、テストデータ変換用付加回
路を加え、これらのシミュレーションすべき回路とテス
トデータ変換用付加回路とを合わせてシミュレーション
を行なうので、時間のかかるサイクル単位のシミュレー
ションテストデータの詳細タイミング変換処理や入力値
分離処理（前処理）が不要となり、これによりシミュレ
ーションをより高速に実行できるという利点がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１実施例を説明する図である。

【図３】本発明の第１実施例のシミュレーション対象回
路を説明する図である。

【図４】テストデータ形式を説明する図である。

【図５】本発明の第２実施例を説明する図である。

【図６】本発明の第２実施例のシミュレーション対象回
路を説明する図である。

【図７】入力値分離回路を説明する図である。

【図８】本発明の第３実施例を説明する図である。

【図９】本発明の第３実施例のシミュレーション対象回
路を説明する図である。

【図１０】本発明の第３実施例のシミュレーション対象
回路の具体例を説明する図である。

【図１１】第１の従来例を説明する図である。

【図１２】第１の従来例のシミュレーション対象回路を
説明する図である。

【図１３】第２の従来例を説明する図である。

【図１４】第２の従来例のシミュレーション対象回路を
説明する図である。

【図１５】第３の従来例を説明する図である。

【図１６】第３の従来例のシミュレーション対象回路を
説明する図である。

【図１７】第３の従来例のシミュレーション対象回路の
具体例を説明する図である。

【図１８】テストデータのタイムチャートである。

【図１９】テストデータのタイミングを説明する図であ
る。

【図２０】テストデータの構成を説明する図である。

【図２１】テストデータのタイミングパートへの記載例
を説明する図である。

【図２２】テストデータのパターンパートへの記載例を
説明する図である。

【符号の説明】

１　　回路情報用データベース ２　　テストデータ用データベース ３　　回路付加手段 ４　　シミュレータ ５　　シミュレーション対象回路 ４１　　対象退路構成決定手段 ４２　　シミュレーション手段 ５１　　テストデータ変換用付加回路 ５２　　本来のシミュレーション回路 １０１　　回路情報用データベース １０２　　テストデータ用データベース１０３　　タイ
ミング／パルス発生回路挿入・標準規格回路記載形式変
換処理 １０４　　ｅｄｉｆ用データベース １０５　　シミュレータ １０６，１０７　　内部データ変換部 １０８，１０９，１１０　　データベース１１１　　シ
ミュレーションプロセッサ１１２　　リスト出力部 １１３　　表示部 １１４　　本来のシミュレーション回路１１５　　タイ
ミング／パルス発生回路２０１　　回路情報用データベ
ース ２０２　　テストデータ用データベース２０３　　期待
値照合回路挿入・入力値分離回路挿入・標準規格回路記
載形式変換処理 ２０４　　ｅｄｉｆ用データベース ２０５　　シミュレータ ２０６，２０７　　内部データ変換部 ２０８，２０９，２１０　　データベース２１１　　シ
ミュレーションプロセッサ２１２　　リスト出力部 ２１３　　表示部 ２１４　　本来のシミュレーション回路２１５　　入力
値分離回路 ２１６　　期待値照合回路 ３０１　　回路情報用データベース ３０２　　テストデータ用データベース３０３　　タイ
ミング／パルス発生回路挿入・期待値照合回路挿入・入
力値分離回路挿入・標準規格回路記載形式変換処理 ３０４　　ｅｄｉｆ用データベース ３０５　　シミュレータ ３０６，３０７　　内部データ変換部 ３０８，２０９，３１０　　データベース３１１　　シ
ミュレーションプロセッサ３１２　　リスト出力部 ３１３　　表示部 ３１４　　本来のシミュレーション回路３１５　　タイ
ミング／パルス発生回路３１６　　期待値照合回路 ３１７　　入力値分離回路 １００１　　回路情報用データベース １００２　　テストデータ用データベース１００３　　
タイミング／パルス変換処理１００４　　テストデータ
用データベース１００５　　シミュレータ １００５′　　本来のシミュレーション回路１００６　
　シミュレーション結果データベース２００１　　回路
情報用データベース ２００２　　テストデータ用データベース２００３　　
期待値照合回路挿入処理 ２００４　　入力値分離処理 ２００５　　入力値用データベース ２００６　　シミュレーション回路（論理シミュレータ
）２００７　　本来のシミュレーション回路２００８　
　期待値照合回路 ３００１　　回路情報用データベース ３００２　　テストデータ用データベース３００３　　
期待値照合回路挿入処理 ３００４Ａ　　タイミング／パルス変換処理３００４Ｂ
　　入力値分離処理 ３００５Ａ　　テストデータ用データベース３００５Ｂ
　　入力値用データベース ３００６　　シミュレーション回路（論理シミュレータ
）３００７　　本来のシミュレーション回路３００８　
　期待値照合回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　回路情報およびテストデータ情報を受
   けてシミュレータ（４）で所望の論理回路のシミュレー
   ションを行なう論理シミュレーションシステムにおいて
   、該シミュレータ（４）の外部の回路付加手段（３）か
   らの挿入処理により、該シミュレータ（４）において、
   本来シミュレーションすべき回路（５１）の前段に、テ
   ストデータ変換用付加回路（５２）を加え、これらのシ
   ミュレーションすべき回路（５１）とテストデータ変換
   用付加回路（５２）とを合わせてシミュレーションを行
   なうことを特徴とする、論理シミュレーションシステム
   。
2. 【請求項２】　　該テストデータ変換用付加回路（５２
   ）が、シミュレーションのサイクル単位の値で入力され
   る該テストデータ情報をサイクル内の詳細入力データに
   変換するタイミング／パルス発生回路であることを特徴
   とする、請求項１記載の論理シミュレーションシステム
   。
3. 【請求項３】　　該テストデータ変換用付加回路（５２
   ）が、入力値と他の値とが混在したテストデータ情報か
   ら入力値を分離する入力値分離回路であることを特徴と
   する、請求項１記載の論理シミュレーションシステム。